专利名称：对集成电路建模的方法和系统的制作方法
技术领域：
本发明一般涉及对集成电路建模的性能。
背景技术：
集成电路(IC)产业依赖于仿真(simulation)以在制造之前验证IC的功能性 并预测其性能。诸如SPICE之类的传统IC仿真器包含可以在IC内制造的各个器件的每 个的行为的模型，并允许用户指定IC设计内的各个器件之间的相互连接，以便对所建模 的IC的整体功能性和性能建模(model)。因此，为了实现预测的准确性，传统IC仿真器必 须包括针对诸如电阻器、电容器、电感器和晶体管(例如，金属氧化物半导体场效应晶体管 (MOSFET))的器件的准确模型。由于晶体管表现出复杂的非线性行为，因此晶体管模型也相应地复杂，通常具有 一百或 更多的参数。从而，准确的晶体管模型花费长时间来刻画(characterize)。例如，当 前在产业中，对于完整的MOSFET模型的研发需要几个月并不少见。为了产生有用的预测， 该模型还必需在所有的温度、电压、器件尺寸和其他制造变量的值之上另外确认或刻画。产 生完整的MOSFET模型然后对其确认所需的时间在设计周期的全部花费和长度中所占相当 尚ο
发明内容
在至少一个实施例中，接收包括具有多个端子的制造晶体管的制造集成电路的多 个经验测量。所述多个经验测量每个包括针对制造晶体管的端子的经验端子电流集(set) 和经验端子电压集。还接收被仿真晶体管的数学仿真模型。利用所述数学仿真模型，通过 对于多个不同的端子电压集的每个确定仿真端子电流集和仿真端子电荷集来计算中间数 据集。建模工具处理所述中间数据集以获得制造晶体管的时域仿真模型，该时域仿真模型 对于所述多个经验测量的每个提供仿真端子电荷集。将所述时域仿真模型存储在计算机可 读数据存储介质中。
图1是可以实践实施例的示例环境的高级框图；图2是根据一个实施例产生时域(time domain)仿真模型的示例方法的高级逻辑 流程图；图3图示根据一个实施例的用于存储从被测(under test)器件中的测试晶体管 搜集(gather)的经验测试数据的表格的示例实施例；图4A绘出根据一个实施例的用于存储利用现有的数学仿真模型产生的中间数据 集(set)的数据的表格的示例实施例；图4B图示根据一个实施例的测试晶体管的时域仿真模型的表格的示例实施例；图5A-5D是根据经验导出的近似仿真模型相对于(versus)数学仿真模型的测试晶体管的四个端子(例如源极、栅极、漏极和主体(body))处的电荷的绘图；图6是根据一个实施例仿真集成电路的操作的示例方法的高级逻辑流程图；图7是MOSFET的漏极-源极电流相对于栅极-源极电压的曲线图；图8是根据一个实施例在基于表格的仿真模型中的项目(entry)之间进行内插的方法的高级逻辑流程图；图9是图示图8所示的内插的方法的图；图10A-10B是图示通过图8所示的内插的方法实现的误差降低的图；图11是一示例方法的高级逻辑流程图，通过该示例方法可以利用基于表格的时 域仿真模型来仿真具有与测试晶体管不同的阈值电压的被仿真晶体管的操作，其中，用于 构建该基于表格的时域仿真模型的经验数据是从该测试晶体管收集的；图12A-12B以图形图示了将图11所绘的处理应用于具有比标定测试MOSFET高 50mV的阈值电压的MOSFET中的电流的仿真，其中该标定测试MOSFET的经验测量被用于构 建基于表格的时域仿真模型；以及图13A-13D以图形图示了将图11所绘的处理应用于在具有比标定测试MOSFET高 50mV的阈值电压的MOSFET的端子上的电荷的仿真，其中该标定测试MOSFET的经验测量被 用于构建基于表格的时域仿真模型。
具体实施例方式现在参考图1，图示了用于刻画集成电路(IC)并用于生成IC内的器件的时域仿真 模型的示例环境100的高级框图。如所示，环境100包括耦接到适合于测试物理的被测器 件(device under test,DUT) 106，比如微处理器、存储器芯片或其他集成电路(IC)，的测试 夹具(test fixture) 104的数据处理系统102。如将认识到的，DUT 106可以包含数千、数 百万或数十亿的晶体管以及诸如电阻器、电容器、电感器、二极管灯的其它器件。在DUT 106 内制造的器件之中的是对于测试夹具104的探针可访问的不同几何尺寸的测试晶体管(总 体地由MOSFET 108a-108d表示)。将MOSFET 108嵌入DUT 106中确保了利用与将被用于 制造集成电路的商业运作相同的制造环境作为用于产生时域仿真模型的基础。可以在例如 通过引用合并于此的美国专利No. 7408372中找到关于DUT 106以及在其中制造的测试晶 体管的进一步细节。数据处理系统102包括耦接到用于处理程序代码和数据的处理器110的至少一个 存储介质112。在各种实施例中，存储介质112可以包括易失和/或非易失性存储器、盘存 储、可移除存储介质或本领域公知的其他计算机可读存储介质。存储介质112存储由处理 器110处理的程序代码用于执行在此所述的操作。在存储介质112内的程序代码包括操作系统114，其管理包括处理器110和存储 介质112的数据处理系统102的各种资源。在存储介质112内的程序代码还包括测量工具 116、建模工具120和仿真工具130。测量工具116通过控制测试夹具104对DUT 106的刺 激(stimulation)并搜集所得到的经验测试数据来刻画DUT 106。测量工具116将从DUT 106的刺激获得的经验测试数据存储在存储介质112内作为经验数据集(data set) 118。建模工具120生成在DUT 106内的至少一个器件(例如MOSFET 108)的行为的时 域仿真模型，如以下参考图2进一步详细所述的。在至少一个实施例中，建模工具120部分地从经验数据集118产生时域仿真模型124。仿真工具130通过参考由建模工具120生成的一个或多个时域仿真模型124来仿 真集成电路设计的操作。仿真工具130将仿真结果存储在轨迹文件(trace file) 132中。 在以下参考图6进一步详细描述了仿真工具130仿真集成电路的操作的示例方法。如图1进一步图示的，示例环境100可选地可以进一步包括一个或多个客户端和 /或对等(一个或多个)设备150，其可以例如与数据处理系统102类似地构建。客户端和 /或对等设备150可以耦接到数据处理系统102以通过诸如局域网(LAN)或广域网(WAN) 的通信网络152通信。(一个或多个)客户端或对等设备150可以从数据处理系统102请 求服务，包括测量工具116、建模工具120和/或仿真工具130的执行。如将认识到的，数据处理系统102可以包括对于理解要求保护的本发明不是必需 的并且因此没有在图1中图示或在此进一步讨论的许多其他组件。现在参考图2，绘出了根据一个实施 例用于从经验测试数据中产生IC中的器件的 时域仿真模型122的示例处理的高级逻辑流程图。如在此所述的其他逻辑流程图那样，图2 指示逻辑而非步骤之间严格按照时间顺序的关系，并且所指示的步骤在某些情况下可以同 时或者以与所示不同的顺序进行。图示的处理开始于块200，然后前进到块202，这图示了图1的测量工具116从DUT 106获得经验数据集118。为了获得经验数据集118，测量工具116指导测试夹具104利用 各种电流和电压刺激DUT 106并捕捉对于每个测试晶体管(例如MOSFET 108)的端子(例 如栅极、源极、漏极和主体)的测量。测量工具116将从DUT 106获得的数据存储在数据存 储112中作为经验数据集118，在一个示例实施例中该经验数据集118可以包括对于每个测 试晶体管108的表格。图3绘出了数据集(data set) 118内的测试晶体管的示例表格300。示例表格300 优选包含大量项目(entry)，其每个包含与测试晶体管的每个端子处的所测量电流(即Is、 Ig、Id和Ib)对应的所测量的栅极-源极电压(Vgs)、漏极-源极电压(Vds)和主体-源极 电压(Vbs)。优选地，表格300的项目包括从测试晶体管的操作的亚阈值(sub-threshold) 区域(Vgs < Vt)、线性区域和饱和区域的数据点的代表采样。应该注意，晶体管端子(Qs、 Qg、Qd和Qb)处的电荷优选地不是直接从DUT 106测量的，而是随后在图2的处理中导出， 从而将其从经验数据集118的示例表格300中省略。再次参考图2，块204绘出图1的建模工具120访问和/或接收晶体管的现有数学 仿真模型。现有数学仿真模型——其可以是BSIM(BerkeleyShort-channel IGFET Model, 伯克立短沟道绝缘栅场效应晶体管模型)、PSP(Perm State-Philips，滨州州立大学-飞利 浦)模型、由紧凑模型委员会(CompactModel Council)支持的其他标准模型之一或者私有 晶体管仿真模型一一通常利用数学公式来将漏极电流和漏极电荷表示为施加在器件上的 端子电压的函数。换句话说，现有数学仿真模型中的假设是端子电压是输入，并且端子电 流(I)和电荷(Q)是通过对该输入端子电压应用适当的复合函数(complexfimction)和众 多模型参数获得的输出。为了易于参考，这些函数一般可以表达为I = f 1 (V)Q = f 2 (V),其中fl和f2是由仿真模型定义的数学函数。
接下来，在块206，建模工具120对端子电压的大量组合采样，并调用现有数学仿 真模型的函数Π和f2以确定相应仿真的端子电流(I)和电荷(Q)。通过进行这些操作， 建模工具120产生包括如图4A所示的对于每个测试晶体管108的表格400的中间数据集 122。然后建模工具120根据所选择的模型生成技术来处理经验数据集118和中间数据集 122，以获得将端子电荷Q表示为V和I的函数的、对于测试晶体管的基于表格的时域仿真 模型124(块208)。在示例实施例中，基于表格的时域仿真模型124包括对于每个晶体管的 如图4B所示的表格402。如所示，给定端子的电压和电流，每个表格402将端子电荷(即 Qs、Qg、Qd和Qb)表示为 输出。在示例实施例中，建模工具120通过直接从经验数据集118填充基于表格的时域 仿真模型124中的每个表格402的每个项目的电压和电流而获得基于表格的时域仿真模型 124。建模工具120将诸如多项式回归之类的建模技术应用于中间数据集122而另外确定 相应的端子电荷(即Qs、Qg、Qd和Qb)。例如，如果应用了线性回归(依赖于一阶多项式的 多项式回归的形式)，则可以给出作为电流I和电压V的函数的电荷Q的线性回归模型为Q = constant+coefI*I+coefV*V其中constant (常数)和系数coefl和coefV是线性模型的参数。当然，替换地， 可以利用二阶(平方)、三阶(立方)或其他阶回归建模。—旦已经构建了基于表格的时域仿真模型124，建模工具120将该基于表格的时 域仿真模型124存储在计算机可读存储介质中，比如存储介质112。其后，图2所绘的处理 结束于块212。因此，利用从测试器件测量的经验电压和电流数据以及通过现有模型预测的电荷 的近似而构建晶体管的基于表格的时域仿真模型124。以此方式，可以避免伴随传统建模技 术的多个月的延迟。基于从具有与商业集成电路的功能性晶体管相同物理特性的测试晶体 管获得的经验数据的仿真确保了商业集成电路的功能性晶体管的时域(充电和放电)行为 的准确预测。可以通过分别绘出测试晶体管的四个端子(例如源极、栅极、漏极和主体)处的 电荷来确认通过基于表格的时域仿真模型实现的“拟合良好性(goodness of fit)”，如图 5A-5D所示。在图5A-5D的每个中，沿着X轴绘出通过现有数学仿真建模预测的电荷，并且沿 着Y轴绘出通过基于表格的时域仿真模型124预测的电荷。沿着X轴绘出残差(residual error)(即多项式回归的误差项)。如由紧密追随具有斜率1的直线的点云所示，通过这两 个模型预测的端子电荷紧密对应，并且从基于表格的时域仿真模型124获得的近似建模提 供了很好的拟合。已经针对测试晶体管的各种信道长度，进一步实验确认了基于表格的时 域仿真模型124的鲁棒性(robustness)。因此，可以直接从实验数据获得对于设计下集成 电路的操作的时域仿真必要的晶体管端子电荷的良好近似，而无需在产生新的数学仿真模 型时引入的多个月的延迟。现在参考图6，绘出了根据一个实施例的、通过其图1的仿真工具130进行集成电 路设计的操作的时域仿真的示例方法的高级逻辑流程图。所绘处理开始于块600，然后前进 到块602，其绘出了仿真工具130接收(例如，从客户端或对等设备150)如下仿真请求其 请求对包括由一个或多个基于时间的仿真模型124表示的一个或多个设备的集成电路设 计的仿真。仿真请求可以包括或指定集成电路设计的网表(netlist)和要应用到集成电路设计的测试数据流。测试数据流包括在相应多个时间步骤中要施加到集成电路的多个输入 数据采样。在块602之后，处理前进到块604，其绘出了仿真工具130确定是否已经处理了测 试数据流中的每个时间步骤。如果是，则仿真工具130已经完成了集成电路设计的仿真，并 且处理终止于块606。但是，如果仿真工具130在块604确定不是测试数据流的所有时间步 骤都已被处理，则处理从块604前进到块610。块610绘出了仿真工具130从测试数据流获 得下一输入数据采样。然后处理进入包括块612-622的处理循环，其中对于当前时间步骤 仿真集成电路设计中的每个器件。因此，如果在块612确定对于当前的时间步骤已经仿真 了集成电路设计中的所有器件的操作，则处理返回到块604，其已经被描述过。但是，如果在 块612确定对于当前时间步骤还没有仿真集成电路设计中的所有器件的操作，则处理前进 到块614。块614绘出了仿真工具130访问存储介质112以获得其操作要被仿真的集成电路 设计中的下一器件的仿真模型(例如基于表格的时域仿真模型124)。然后，仿真工具130 在块616确定是否可以通过参考相应仿真模型(例如基于表格的时域仿真模型124)从对 于当前器件的输入参数(例如端子电压和电流)中直接确定对于要被仿真的当前器件的 (一个或多个)输出参数(例如M0SFET端子电荷)。在基于表格的时域仿真模型124的情 况下，在块616处所绘的确定需要确定在基于表格的时域仿真模型124的表格402的项目 内是否指定了由测试数据流或者由集成电路设计中的先前处理的器件的输出参数给出的 输入参数。如果是，处理从块616前进到块618，块618绘出了仿真工具130直接从该仿真 模型确定对于当前时间步骤的当前器件的输出参数。然后仿真工具130将对于当前时间步 骤的当前器件的输出参数存储在轨迹文件132中。返回到块616，如果仿真工具130确定不能通过参考相应仿真模型从输入参数直 接确定要被仿真的当前器件的(一个或多个)输出参数(例如，因为基于表格的时域仿真 模型124包含有限数量的离散数据点)，则处理从块616来到块620。块620绘出了仿真工 具130利用插值从仿真模型确定要被仿真的当前器件的输出参数。其后，处理来到块622 及随后的块，其已经被描述过。在许多近似环境下，当已知其他统计上接近的(proximate)值时，利用线性插值 来确定近似值。但是，简单线性插值提供了对诸如晶体管的非线性器件的行为的劣质近似。 这是因为，如图7所示，如果Vgs彡Vt，则晶体管电流按平方(quadratically)变化(即 I V2)，并且如果Vgs < Vt,则按指数变化(即I ev)。从而，如果Vgs > Vt,则线性插 值提供了适当的插值，但是如果Vgs < Vt，则不适当。对Vgs < Vt的器件的操作的准确仿 真对于低功率集成电路(例如静态随机存取存储器(SRAM))尤其重要，其需要Ids的准确 亚 Vt(sub-Vt)模型。现在参考图8，图示了根据一个实施例的在基于表格的时域仿真模型中的项目之 间的插值的示例方法的高级逻辑流程图。如在以下描述中假设的，该方法可以例如在图6 的块620处由仿真工具130实现。参考图9中的笛卡尔(Cartesian)坐标图进一步图示和 描述插值的方法。图8所示的处理开始于块800，然后前进到块802，其绘出了仿真工具130访问在 数值上大于输入值(例如M0SFET的输入端子电压)的时域仿真模型124的表格402中的两个数据点以及具有更小值的表格402中的一个数据点。在图9中，输入值被标识为X’，在 表格402中找到的两个较大的值被标识为XI和X2，并且在表格402中找到的一个较小的值 被标识为X0。尽管不要求，但是优选X0、X1和X2是表格402中最接近X’的数据点。仿真 工具130接下来在块804处计算拟合(fit)所有数据点X0、XI和X2的线性曲线900和指 数曲线902。在表格402将其与相应输出值Y相关联的中间数据点XI处，仿真工具130然后确 定线性曲线900上的值YL (XI)和指数曲线902上的值YE (XI)(块806)。如块808所示，仿 真工具130将值YL(X1)与YE(XI)数学组合(mathematically)以根据如下等式确定对于 线性模型和指数模型的每个的加权参数a Y1(X1) = a *YL(Xl) + (l-a )*YE(X1)最后，在块810，仿真工具130根据以下等式利用在块808确定的加权参数a来确 定插值后的输出值r (X’ )(例如M0SFET端处的电荷)Y，(X，) = a*YL(X，)+ (1_ a ) *YE (X，)因此，通过在已知数据点处确定的加权，利用线性插值和指数插值的加权和，确定 插值后的值。在块810之后，图8所会的插值处理终止于块812。现在参考图10A-10B，绘出了通过利用图8-9所示的混合插值处理获得的实验误 差与传统线性和指数插值比较的曲线图。在图10A-10B中，沿着X轴示出了 M0SFET的栅 极-源极电压Vgs，沿着Y轴示出了通过插值预测的栅极电荷的百分比误差。如通过比较图 10A的混合插值误差曲线1000与图10B的线性插值误差曲线1002和指数误差曲线1004可 见，与图8-9的混合插值处理相关的误差比通过单独使用传统的线性或指数插值所获得的 好得多。利用基于表格的时域仿真模型仿真IC操作的一个挑战是如何应对要被仿真的器 件与从其测量了用于构建表格的经验数据的制造器件的特性之间的变化。例如，典型地在 SRAM中使用以实现高器件密度的小的M0SFET可能具有与用于构建基于表格的时域仿真模 型124的测试M0SFET 108明显不同的阈值栅极-源极电压(Vt)。不过，可以利用基于表格 的时域仿真模型124来仿真具有与测试器件不同的特性的器件的操作，如以下进一步描述 的。现在参考图11，图示了基于表格的时域仿真模型可以被利用来仿真具有与测试晶 体管不同的阈值电压的被仿真晶体管的操作的示例方法的高级逻辑流程图，其中从该测试 晶体管收集用于构建基于表格的时域仿真模型的经验数据。例如可以在图6所绘的仿真处 理的块616和618的每个处进行所示的处理。图11所绘的处理开始于块1100，具有需要仿真输出值的给定输入值集合(set)。 例如，对于图4B的表格402，输入值集合将是(VdS、VgS、VbS)，并且要确定的仿真输出值可 以是Igs。因此，表格的函数可以表示如下Igs = TABLE (Vds, Vgs, Vbs)。处理从块1100前进到块1102，其图示了仿真工具130确定A，A是被仿真晶体 管与从其导出基于表格的时域仿真模型的测试晶体管之间的阈值栅极-源极电压上的差。 假设表格402格式如图4B所绘，其中期望的输出值(例如Igs)是Vds、Vgs和Vbs的函数， 则可以通过将指定的输入电压Vgs的查找偏移A (块1104)来在表格402中获得对于输入
9电压Vds、Vgs和Vbs的给定设置的期望输出值。即Igs = TABLE (Vds, Vgs+ A，Vbs)。其后仿真工具130可以直接从表格402提供期望的仿真输出值(例如Igs)，如参 考块618所述的，或者替换地可以利用插值确定仿真输出值，如参考块620及图8-9所述 的。其后，图11所绘的处理终止于块1106。 图12A-12B图形地图示了图11中所绘的处理应用于具有比其经验测量被用于构 建基于表格的时域仿真模型的标定测试M0SFET高50mV的阈值电压Vt的M0SFET的仿真。 具体地，图12A绘出了表示标定M0SFET的栅极-源极电压(Vgs)相对于漏极-源极电流 (Ids)的描绘(plot)的第一曲线1200以及通过描绘对于被仿真M0SFET的Vgs相对Igs形 成的第二曲线1202。尽管曲线1200和1202类似，但是在给出标定M0SFET和被仿真M0SFET 之间的阈值电压差时，它们并不对准(align)。但是，如果如图12B所绘通过50mV的阈值电压差来偏移基于表格的时域仿真模型 124的表格402中的Vgs查找，则被仿真M0SFET的第二曲线1202与从表格402获得的数据 产生的第三曲线1204非常紧密地匹配。图11所绘的表格偏移技术不限于应用于晶体管电流的仿真，如图13A-13D所示， 其图示了可以利用相同的表格偏移技术来准确近似晶体管端子电荷。具体地，图13A绘出 了表示标定M0SFET的栅极-源极电压(Vgs)相对栅极-源极电荷(Qgs)的绘图的第一曲 线1300以及通过描绘对于被仿真M0SFET的Vgs相对Qgs形成的第二曲线1302。如以上提 出的，尽管曲线1300和1302类似，但是在给出标定M0SFET和被仿真M0SFET之间的阈值电 压差时，它们并不对准。但是，如果依据50mV的阈值电压差来偏移基于表格的时域仿真模型124的表格 402中的Vgs查找，如图13B所绘，则被仿真M0SFET的第二曲线1302与从表格402获得的 数据产生的第三曲线1304紧密近似地匹配。图13C类似地图示了表示标定M0SFET的栅极-源极电压(Vgs)相对栅极-基极 电荷(Qgb)的绘图的第一曲线1310以及通过描绘对于被仿真M0SFET的Vgs相对Qgb形 成的第二曲线1312。同样，尽管曲线1310和1312类似，但是在给出标定M0SFET和被仿真 M0SFET之间的阈值电压差时，它们并不对准。如果依据50mV的阈值电压差来偏移基于表格 的时域仿真模型124的表格402中的Vgs查找，如图13D所绘，则被仿真M0SFET的第二曲 线1312与从表格402获得的数据产生的第三曲线1314紧密近似地匹配。如已经描述的，在至少一个实施例中，从制造的集成电路晶体管搜集诸如多个端 子的每个端子处的经验节点电流和经验节点电压的经验测量。通过对于多个不同经验端子 电压的每个确定仿真端子电流和仿真端子电荷来利用被仿真晶体管的输入仿真模型产生 仿真数据集。然后建模工具处理该仿真数据集和经验数据集以获得制造晶体管的时域仿真 模型，该时域仿真模型对于给定的输入端子电压和输入端子电流提供对于多个端子的仿真 端子电荷。然后该时域仿真模型被存储在计算机可读数据存储介质中用于随后对包括至少 一个晶体管的集成电路设计的仿真。在集成电路设计的仿真中，仿真工具通过插值对不能直接从时域仿真模型获得的 期望值进行近似。如果仿真工具进行“混合”插值，则是优选的，在混合插值中，通过根据由 时域仿真模型指定的最接近的数据点处确定的混合参数组合由线性插值模型和指数插值模型提出的值来确定期望值。时域仿真模型的鲁棒之处在于其可以用于仿真具有不同特性的器件。例如，仿真 工具通过将栅极-源极电压的表格查找从标定测试晶体管偏移被仿真晶体管的阈值电压 的变化量来补偿晶体管的阈值电压变化，其中从该标定晶体管建立该时域仿真模型。通过 以此方式偏移表格查找，可以准确地近似端子电流和电荷。尽管已经具体示出并描述了一个或多个实施例，但是本领域技术人员将理解，不 脱离本发明的精神和范围可以做出形式和细节上的各种改变。例如，尽管已经关于执行指 导某些功能的程序代码的计算机系统描述了各个方面和实施例，但是应该理解，可以将本 发明实现为随数据处理系统使用的程序产品。定义了本发明的功能的程序代码可以经由各 种计算机可读存储介质被传递到数据处理系统，各种计算机可读存储介质包括但不限于非 可再写存储介质(例如CD-ROM)和可再写存储介质(例如闪存或硬盘驱动器)。
权利要求
一种利用数据处理系统对集成电路建模的方法，所述方法包括接收来自包括具有多个端子的制造晶体管的制造集成电路的多个经验测量，所述多个经验测量每个包括针对制造晶体管的端子的经验端子电流集和经验端子电压集；接收被仿真晶体管的数学仿真模型；利用所述数学仿真模型，通过对于多个不同的端子电压集的每个确定仿真端子电流集和仿真端子电荷集来计算中间数据集；建模工具处理所述中间数据集以获得制造晶体管的时域仿真模型，该时域仿真模型对于所述多个经验测量的每个提供仿真端子电荷集；以及将所述时域仿真模型存储在计算机可读数据存储介质中。
2.如权利要求1所述的方法，还包括利用测量工具测量所述多个经验测量。
3.如权利要求1所述的方法，其中所述处理包括所述建模工具利用多项式回归从仿真 数据集获得所述仿真端子电荷集。
4.如权利要求1所述的方法，其中所述时域仿真模型包括所述多个经验测量。
5.如权利要求1所述的方法，还包括仿真工具通过参考所述时域仿真模型对包括被仿 真晶体管的集成电路的操作进行时域仿真。
6.如权利要求5所述的方法，其中所述时域仿真模型包括多个离散项目；以及进行时域仿真包括在所述时域仿真模型中的多个离散项目之间插值。
7.如权利要求5所述的方法，其中进行时域仿真包括偏移对所述时域仿真模型的表格 的访问以补偿被仿真晶体管与制造晶体管的特性之间的变化。
8.一种数据处理系统，包括 处理器；以及存储介质，耦接到所述处理器，其包括建模工具，其中所述建模工具利用被仿真晶体管的数学仿真模型，通过对于多个不同的端子电压集的 每个确定仿真端子电流集和仿真端子电荷集来计算中间数据集；所述建模工具处理所述中间数据集以获得制造晶体管的时域仿真模型，该时域仿真模 型对于多个经验测量的每个提供仿真端子电荷集，该多个经验测量每个包括针对制造晶体 管的端子的经验端子电流集和经验端子电压集；以及 所述建模工具存储所述时域仿真模型。
9.如权利要求8所述的数据处理系统，还包括存储介质中的测量工具，其指导对来自制造集成电路的所述多个经验测量的测量。
10.如权利要求8所述的数据处理系统，其中所述建模工具利用多项式回归从仿真数 据集获得所述仿真端子电荷集。
11.如权利要求8所述的数据处理系统，还包括存储介质中的仿真工具，其通过参考所述时域仿真模型对包括被仿真晶体管的集成电 路的操作进行时域仿真。
12.如权利要求11所述的数据处理系统，其中 所述时域仿真模型包括多个离散项目；以及所述仿真工具在所述时域仿真模型中的多个离散项目之间插值以进行所述时域仿真。
13.如权利要求11所述的数据处理系统，其中在所述时域仿真期间，所述仿真工具偏 移对所述时域仿真模型的表格的访问以补偿被仿真晶体管与制造晶体管的特性之间的变 化。
14.一种利用数据处理系统对集成电路建模的系统，所述系统包括用于实现权利要求 1-7的任意方法的部件。
全文摘要
提供了对集成电路建模的方法、数据处理系统和对集成电路建模的系统。根据一个实施例，接收包括具有多个端子的制造晶体管在内的制造集成电路的多个经验测量。所述多个经验测量每个包括针对制造晶体管的端子的经验端子电流集和经验端子电压集。还接收被仿真晶体管的数学仿真模型。利用所述数学仿真模型，通过对于多个不同的端子电压集的每个确定仿真端子电流集和仿真端子电荷集来计算中间数据集。建模工具处理所述中间数据集以获得制造晶体管的时域仿真模型，该时域仿真模型对于所述多个经验测量的每个提供仿真端子电荷集。将所述时域仿真模型存储在计算机可读数据存储介质中。
文档编号G06F17/50GK101866380SQ20101016436
公开日2010年10月20日 申请日期2010年4月9日 优先权日2009年4月9日
发明者卡纳克·B·阿加沃尔, 埃姆拉·阿卡, 戴米尔·A·詹姆塞克, 萨尼·R·纳西夫 申请人:国际商业机器公司