专利名称：通信硬解码电路及感烟探测系统的制作方法
技术领域：
本发明涉及一种通信电路，尤其涉及一种通信硬解码电路以及集成了这种通信硬 解码电路的感烟探测系统。
背景技术：
目前的感烟探测系统，普遍存在功耗高、通信解码难度大和软件流程复杂等问题。 究其原因，现行的感烟探测系统都采用软件解析通信协议的方案，这不仅增加了软件流程 的复杂性和软件解码的资源代价，更重要的是为了实现软件解码通信协议，CPU必须一直处 于运行状态，此时即使CPU选择很低的系统时钟，系统功耗仍然很高。请参见图1所示的感烟探测系统连接示意图，图1中的ICn可以为任一嵌入式系 统。感烟探测系统为了实时检测每个IC附近是否有火警，主机必须不断地与每个IC通信， 而每个IC为了获得主机传送给自己的数据，必须不断地采集总线数据。传统做法是要求每 个IC通过软件不断地采集相应的通信10，这样IC必须处于运行状态，从而大大增加系统功
^^ O
发明内容
本发明的目的在于解决上述问题，提供了一种通信硬解码电路，通过硬件方式实 现数据的传输和解码，避免了软件解码所耗费的IC资源。本发明的另一目的是提供了一种集成上述通信硬解码电路的感烟探测系统，以降 低系统功耗，同时避免了传统系统中软件通信和解码所耗费的IC资源，也大大简化了感烟 探测系统的软件控制流程。本发明的技术方案为本发明揭示了一种通信硬解码电路，实现数据的传输和解 码，该电路包括比特识别模块，连接一通信口，识别总线通过该通信口输入的数据包并输出；通信控制器，连接该比特识别模块，接收系统时钟信号，在检测到起始信号后开始 控制该比特识别模块采集该通信口上的数据包，以完成数据通信；存储模块，包括用户配置区和接收缓冲区，其中该用户配置区进一步包括命令设定寄存器组，用于存储用户设定的命令数据；地址设定寄存器，用于存储用户设定的地址数据；该接收缓冲区进一步包括累加和区，存储数据包中携带的累加和；数据缓冲区，存储采集自该通信口上的数据包；命令缓冲区，存储自该通信口输入的命令数据；地址缓冲区，存储自该通信口输入的地址数据；硬解码控制器，通过信号线连接该通信控制器，通过数据线连接该存储模块，完成通信解码，其进一步包括命令比较器，比较接收自总线的命令与用户配置的位于该命令设定寄存器组的命 令，如果相同则进行累加和校验方式，否则进行两次校验方式；累加和比较器，实现累加和校验方式，计算该接收缓冲区中的数据的累加和，将计 算出的数据包的累加和与由该累加和区接收到的数据包中本身携带的累加和进行比较，如 果相同则硬解码成功；地址比较器，实现两次校验方式中的第一次校验，比较第一次自总线接收到的且 已存入该地址缓冲区中的地址数据和用户配置的位于该地址设定寄存器的地址数据，如果 相同则进入第二次校验，同时将第一次接收到的命令数据放入该命令缓冲区中，否则放弃 本次通信；地址命令比较器，实现两次校验方式中的第二次校验，比较第二次自总线接收到 的地址数据和用户配置的位于该地址设定寄存器的地址数据，如果相同则再将第二次自总 线接收到的命令数据和第一次接收到的且已放入该命令缓冲区中的命令数据进行比较，如 果相同则硬解码成功；CPU唤醒模块，连接该硬解码控制器，在该通信硬解码电路进行数据传输和解码的 过程中，CPU在掉电模式下运行以降低系统功耗，在该硬解码控制器硬解码成功后通过该 CPU唤醒模块唤醒CPU，使其退出掉电模式。根据本发明的通信硬解码电路的一实施例，该通信硬解码电路还包括32K晶振模块，连接该通信控制器，提供系统时钟。根据本发明的通信硬解码电路的一实施例，该电路还包括起始信号检测模块，连接该通信控制器，在检测到起始信号后通知该通信控制器 开始采集该通信口上的数据包。根据本发明的通信硬解码电路的一实施例，该电路还包括移位寄存器，连接该比特识别模块、该通信控制器和该存储模块，接收该比特识别 模块以串行比特方式输出的数据包，以并行比特方式输出数据包至该存储模块。本发明还揭示了一种集成通信硬解码电路的感烟探测系统，包括多个感烟检测器，实时检测安装位置的周边环境，并回复主机火警状态；主机，通过总线与该多个感烟检测器建立通信连接，并控制各感烟检测器的行 为；其中该多个感烟检测器中均设有CPU和通信硬解码电路，在该通信硬解码电路工 作的时候该CPU进入掉电模式，在该通信硬解码电路硬解码成功后唤醒该CPU退出掉电模 式进行火警检测，并回复主机，在回复主机之后该CPU再次进入掉电模式，其中该通信硬解 码电路包括比特识别模块，连接一通信口，识别总线通过该通信口输入的数据包并输出；通信控制器，连接该比特识别模块，接收系统时钟信号，在检测到起始信号后开始 控制该比特识别模块采集该通信口上的数据包，以完成数据通信；存储模块，包括用户配置区和接收缓冲区，其中该用户配置区进一步包括命令设定寄存器组，用于存储用户设定的命令数据；
地址设定寄存器，用于存储用户设定的地址数据；该接收缓冲区进一步包括累加和区，存储数据包中携带的累加和；数据缓冲区，存储采集自该通信口上的数据包；命令缓冲区，存储自该通信口输入的命令数据；地址缓冲区，存储自该通信口输入的地址数据；硬解码控制器，通过信号线连接该通信控制器，通过数据线连接该存储模块，完成 通信解码，其进一步包括命令比较器，比较接收自总线的命令与用户配置的位于该命令设定寄存器组的命 令，如果相同则进行累加和校验方式，否则进行两次校验方式；累加和比较器，实现累加和校验方式，计算该接收缓冲区中的数据的累加和，将计 算出的数据包的累加和与由该累加和区接收到的数据包中本身携带的累加和进行比较，如 果相同则硬解码成功；地址比较器，实现两次校验方式中的第一次校验，比较第一次自总线接收到的且 已存入该地址缓冲区中的地址数据和用户配置的位于该地址设定寄存器的地址数据，如果 相同则进入第二次校验，同时将第一次接收到的命令数据放入该命令缓冲区中，否则放弃 本次通信；地址命令比较器，实现两次校验方式中的第二次校验，比较第二次自总线接收到 的地址数据和用户配置的位于该地址设定寄存器的地址数据，如果相同则再将第二次自总 线接收到的命令数据和第一次接收到的且已放入该命令缓冲区中的命令数据进行比较，如 果相同则硬解码成功；CPU唤醒模块，连接该硬解码控制器，在该通信硬解码电路进行数据传输和解码的 过程中，CPU在掉电模式下运行以降低系统功耗；在该硬解码控制器硬解码成功后通过该 CPU唤醒模块唤醒该CPU，使其退出掉电模式。根据本发明的集成通信硬解码电路的感烟探测系统的一实施例，该通信硬解码电 路还包括32K晶振模块，连接该通信控制器，为该通信控制器提供系统时钟。根据本发明的集成通信硬解码电路的感烟探测系统的一实施例，该通信硬解码电 路还包括起始信号检测模块，连接该通信控制器，在检测到起始信号后通知该通信控制器 开始采集该通信口上的数据包。根据本发明的集成通信硬解码电路的感烟探测系统的一实施例，该通信硬解码电 路还包括移位寄存器，连接该比特识别模块，该通信控制器和该存储模块，接收该比特识别 模块以串行比特方式输出的数据包，以并行比特方式输出数据包至该存储模块。本发明对比现有技术有如下的有益效果本发明的通信硬解码电路中包含了通信 控制器和硬解码控制器，其中通信控制器完成数据通信，硬解码控制器完成通信解码，使得 通信硬解码电路不仅可以实现数据的传输，还可以实现传输数据的解码。对于集成了这种 通信硬解码电路的感烟探测系统而言，一旦通信硬解码电路解码成功，接收数据的IC(也可称为感烟探测器)就知道了通信的目的和用途，进而采取相应的措施，并回复主机执行 结果等信息。由于采用了通信硬解码技术，IC在采集通信IO的过程中可以运行在掉电模 式，即IC除了通信硬解码电路工作外，其他模块皆不工作。掉电模式将大大降低系统的功 耗，同时IC的通信硬解码电路已经完成了数据的传输和解码，这有效降低了软件通信和解 码所耗费的IC资源，以及大大简化了感烟探测系统的软件控制流程。
图1是基于总线协议的感烟探测系统的连接示意图。图2是本发明的通信硬解码电路的实施例的原理图。
具体实施例方式下面结合附图和实施例对本发明作进一步的描述。通信硬解码电路的实施例图2示出了本发明的通信硬解码电路的实施例的原理图。请参见图2，本实施例的 通信硬解码电路包括通信控制器1、硬解码控制器2、存储模块3、32K晶振模块4、起始信 号检测模块5、比特识别模块6、移位寄存器7和CPU唤醒模块8。其中的主要模块是通信控 制器1和硬解码控制器2。通信控制器1完成数据通信，硬解码控制器2完成通信解码。32K晶振模块4提供系统时钟，系统时钟分为两路输出，一路输出至通信控制器1， 作为通信时钟，另一路输出至起始信号检测模块5。采用外部32K晶振为系统时钟，是为了 实现在掉电模式下也可以采集通信数据。按照通信的比特定义约定(下述)，不断用系统时 钟异步采集并识别通信数据。不管一帧数据是MSB优先传送还是LSB优先传送(MSB:Most Significant Bit最高有效位，LSB =LeastSignificant Bit最低有效位)，上升沿有效还是 下降沿有效，本发明的通信硬解码电路都能正确接收，并放置在相应的存储设备中。起始信 号检测模块连接至通信口，根据通信口传来的数据包检测起始信号，如果检测到起始信号 就通知通信控制器1开始采集通信口上的数据包。通信控制器1连接比特识别模块6，在起 始信号检测模块5给出信号之后控制比特识别模块6采集并识别通信口上的数据包。总线 上的数据通过通信口进入比特识别模块6，经识别后的比特数据以串行方式输出至移位寄 存器7，移位寄存器7的时钟来自通信控制器1给的移位时钟。移位寄存器7将串行输入的 数据转换成并行输出，数据被传输到存储模块3中的接收缓冲区32。上述的起始信号检测模块5、比特识别模块6的处理中蕴含了通信协议的部分规 定，例如比特定义、帧定义以及在后续校验匹配中会用到的数据包定义。本实施例中的模块 具体实现了协议规定。比特定义规定了逻辑0和逻辑1的电平和时间定义。帧定义规定了 比特传输的顺序和有效边沿等。数据包定义规定了数据包的格式，本发明的通信硬解码电 路包含了 2种数据包格式一是两次数据码校验方式，一是累加和校验方式。两次数据码校 验方式要求数据包连发2次，而且必须相同。累加和校验方式要求数据包的最后一帧为本 数据包的累加和以校验数据包的正确性。存储模块3分为两块区域用户配置区30和接收缓冲区32。其中用户配置区30 中设有命令设定寄存器组300、地址设定寄存器302和控制寄存器304。接收缓冲区32中 设有累加和区320、数据缓冲区322、命令缓冲区324以及地址缓冲区326。用户配置区30
8专门用来存储用户配置的参数，具体而言，命令设定寄存器组300存储用户配置的命令数 据，地址设定寄存器302存储用户配置的地址数据，控制寄存器304控制比特传输的顺序， 有效边沿选择及硬解码匹配方式等接收缓冲区32存储接收到的数据，具体而言，累加和区 320存储来自总线的数据包中携带的累加和信息。数据缓冲区322存储采集自通信口上的 数据包。命令缓冲区324存储自通信口输入的命令数据。地址缓冲区326存储自通信口输 入的地址数据。硬解码控制器2的内部包含了命令比较器20、电子开关K1、位于第一支路上的累 加和比较器21、位于第二支路上的地址比较器22和地址命令比较器24，整个硬解码控制器 2输出匹配中断。命令比较器20比较用户配置的命令(位于命令设定寄存器组300中)和接收自 总线的命令(位于命令缓冲区324中)，如果总线命令和用户配置的命令相同，则采用累加 和校验方式，如果总线命令和用户配置的命令不相同，则采用两次数据码校验方式。用户 可以在命令设定寄存器组300中配置多个命令，只要其中一个命令与接收到的总线命令匹 配，则采用累加和校验方式。如果接收到的总线命令与用户配置的所有命令都不匹配时，采 用两次数据码校验方式。其中累加和校验方式是通过第一支路的累加和比较器21完成的。累加和比较器 21首先计算接收到的存放在接收缓冲区32中的数据(累加和字节除外)的累加和，将计算 出的累加和与接收到的数据包中本身携带的累加和(已经存放在累加和区320中)比较， 如果相同则代表硬解码成功，如果不同则代表硬解码不成功。两次数据码校验方式是通过第二支路的地址比较器22和地址命令比较器24共同 完成的，同时需要借助命令缓冲区324和地址缓冲区326，用于分别接收总线传送的命令和 地址。在第一次校验中，地址比较器22比较第一次接收到的地址数据(已存放在地址缓冲 区326中)和用户配置的地址数据(位于地址设定寄存器302中)，如果相同，则进入第二 次校验，同时将第一次接收到的命令也放入命令缓冲区324中，如果不相同则放弃本次通 信。然后进入第二次校验，地址命令比较器24将第二次接收到的地址数据和用户设置的地 址数据(位于地址设定寄存器302中)比较，如果相同则再将接收到的命令与命令缓冲区 324中的命令(也就是第一次接收到的命令)比较，如果地址和命令都相同则硬解码成功， 否则放弃本次通信。CPU唤醒模块8连接硬解码控制器2，在通信硬解码电路2进行数据的传输和解码 时，CPU在掉电模式下运行，以降低系统功耗。在硬解码控制器2硬解码成功后通过CPU唤 醒模块8唤醒CPU，使其退出掉电模式。集成通信硬解码电路的感烟探测系统的实施例本实施例的感烟探测系统是上述的通信硬解码电路的一种具体应用。本实施例的 感烟探测系统包括多个感烟检测器(相当于图1中的ICh)和一个主机，感烟探测系统是一 个总线系统，主机通过总线分别与这些感烟检测器建立通信连接，控制各感烟检测器的行 为。感烟检测器用于实时检测安装位置的周边环境，以判断是否产生火警信号，回复主机火 警状态。在感烟检测器中均设有CPU和通信硬解码电路，按照通信要求，设置好通信硬解 码电路，然后打开通信硬解码电路，在通信硬解码电路工作的时候CPU进入掉电模式，等待通信硬解码电路唤醒它。在通信硬解码电路硬解码成功后唤醒CPU，CPU退出掉电模式，CPU 执行通信命令，比如进行火警检测，然后将检测结果回复给主机，在回复完主机之后CPU再 次进入掉电模式，等待通信硬解码电路再次唤醒它。本实施例中的通信硬解码电路和上面详细描述的实施例相同，因此不再赘述。关 于硬解码通信数据的匹配方式呈现多样性，用户可以自行配置匹配方式。用户可以设置匹 配地址、匹配命令及个数、有无火警标志等。可选的匹配方式大大增加了通信硬解码电路的 灵活性，使之可以适应更多的应用要求。为了配合感烟特殊应用，通信硬解码电路的通信口可以配置为普通IO 口，也可以 配置为内置比较器的输出口。当然，除了上述的感烟系统的应用，通信硬解码电路也可以应用在其他领域。应该 说，以总线方式进行通讯的系统，并且只需要一根线，尤其是M-Bus总线系统，当对系统功 耗要求比较高时，通信硬解码电路就可以发挥它的作用。总结本发明的技术效果如下1.大大降低了感烟探测系统的功耗。传统方案在采集通信数据过程中CPU必须处 于运行状态，其功耗高达几百微安；本发明所述方案在数据采集过程中CPU—直处于掉电 模式，其功耗仅有几微安。这大大节省了烟感系统的功耗，提高了能源利用效率，缩减了供 电系统的功率和尺寸，减小了线材的直径和成本，降低了感烟探测器布线难度。2.大大减轻了程序员的负担。采用本发明所述方案后，程序员无需了解通信的具 体细节，就可以完成主从机的通信，这把程序员从相当复杂繁琐的通信细节中解放出来，程 序员可以把更多的精力放在业务设计上，专注自己所擅长的领域。3.增强软件控制的灵活性。传统方案花费了大量时间在数据采集上，而且软件流 程必须围绕数据采集进行。采用本发明所述方案后，数据采集由硬件自动完成，从而软件流 程设计变得灵活起来，用户可以根据需要设计相应的软件流程。4.节省了软件通信解码所需的硬件资源。为了完成软件通信解码，用户需要一段 很长的通信解码代码，以及相当数量的解码RAM，采用本发明所述方案后，通信解码由硬件 自动完成，从而可以节省大量ROM空间和RAM空间。上述实施例是提供给本领域普通技术人员来实现或使用本发明的，本领域普通技 术人员可在不脱离本发明的发明思想的情况下，对上述实施例做出种种修改或变化，因而 本发明的保护范围并不被上述实施例所限，而应该是符合权利要求书提到的创新性特征的 最大范围。
10
权利要求
一种通信硬解码电路，实现数据的传输和解码，该电路包括比特识别模块，连接一通信口，识别总线通过该通信口输入的数据包并输出；通信控制器，连接该比特识别模块，接收系统时钟信号，在检测到起始信号后开始控制该比特识别模块采集该通信口上的数据包，以完成数据通信；存储模块，包括用户配置区和接收缓冲区，其中该用户配置区进一步包括命令设定寄存器组，用于存储用户设定的命令数据；地址设定寄存器，用于存储用户设定的地址数据；该接收缓冲区进一步包括累加和区，存储数据包中携带的累加和；数据缓冲区，存储采集自该通信口上的数据包；命令缓冲区，存储自该通信口输入的命令数据；地址缓冲区，存储自该通信口输入的地址数据；硬解码控制器，通过信号线连接该通信控制器，通过数据线连接该存储模块，完成通信解码，其进一步包括命令比较器，比较接收自总线的命令与用户配置的位于该命令设定寄存器组的命令，如果相同则进行累加和校验方式，否则进行两次校验方式；累加和比较器，实现累加和校验方式，计算该接收缓冲区中的数据的累加和，将计算出的数据包的累加和与由该累加和区接收到的数据包中本身携带的累加和进行比较，如果相同则硬解码成功；地址比较器，实现两次校验方式中的第一次校验，比较第一次自总线接收到的且已存入该地址缓冲区中的地址数据和用户配置的位于该地址设定寄存器的地址数据，如果相同则进入第二次校验，同时将第一次接收到的命令数据放入该命令缓冲区中，否则放弃本次通信；地址命令比较器，实现两次校验方式中的第二次校验，比较第二次自总线接收到的地址数据和用户配置的位于该地址设定寄存器的地址数据，如果相同则再将第二次自总线接收到的命令数据和第一次接收到的且已放入该命令缓冲区中的命令数据进行比较，如果相同则硬解码成功；CPU唤醒模块，连接该硬解码控制器，在该通信硬解码电路进行数据传输和解码的过程中，CPU在掉电模式下运行以降低系统功耗，在该硬解码控制器硬解码成功后通过该CPU唤醒模块唤醒CPU，使其退出掉电模式。
2.根据权利要求1所述的通信硬解码电路，其特征在于，该通信硬解码电路还包括 32K晶振模块，连接该通信控制器，提供系统时钟。
3.根据权利要求1所述的通信硬解码电路，其特征在于，该电路还包括起始信号检测模块，连接该通信控制器，在检测到起始信号后通知该通信控制器开始 采集该通信口上的数据包。
4.根据权利要求1所述的通信硬解码电路，其特征在于，该电路还包括移位寄存器，连接该比特识别模块、该通信控制器和该存储模块，接收该比特识别模块 以串行比特方式输出的数据包，以并行比特方式输出数据包至该存储模块。
5. 一种集成通信硬解码电路的感烟探测系统，包括多个感烟检测器，实时检测安装位置的周边环境，并回复主机火警状态； 主机，通过总线与该多个感烟检测器建立通信连接，并控制各感烟检测器的行为； 其中该多个感烟检测器中均设有CPU和通信硬解码电路，在该通信硬解码电路工作的 时候该CPU进入掉电模式，在该通信硬解码电路硬解码成功后唤醒该CPU退出掉电模式进 行火警检测，并回复主机，在回复主机之后该CPU再次进入掉电模式，其中该通信硬解码电 路包括比特识别模块，连接一通信口，识别总线通过该通信口输入的数据包并输出； 通信控制器，连接该比特识别模块，接收系统时钟信号，在检测到起始信号后开始控制 该比特识别模块采集该通信口上的数据包，以完成数据通信； 存储模块，包括用户配置区和接收缓冲区，其中 该用户配置区进一步包括 命令设定寄存器组，用于存储用户设定的命令数据； 地址设定寄存器，用于存储用户设定的地址数据； 该接收缓冲区进一步包括 累加和区，存储数据包中携带的累加和； 数据缓冲区，存储采集自该通信口上的数据包； 命令缓冲区，存储自该通信口输入的命令数据； 地址缓冲区，存储自该通信口输入的地址数据；硬解码控制器，通过信号线连接该通信控制器，通过数据线连接该存储模块，完成通信 解码，其进一步包括命令比较器，比较接收自总线的命令与用户配置的位于该命令设定寄存器组的命令， 如果相同则进行累加和校验方式，否则进行两次校验方式；累加和比较器，实现累加和校验方式，计算该接收缓冲区中的数据的累加和，将计算出 的数据包的累加和与由该累加和区接收到的数据包中本身携带的累加和进行比较，如果相 同则硬解码成功；地址比较器，实现两次校验方式中的第一次校验，比较第一次自总线接收到的且已存 入该地址缓冲区中的地址数据和用户配置的位于该地址设定寄存器的地址数据，如果相同 则进入第二次校验，同时将第一次接收到的命令数据放入该命令缓冲区中，否则放弃本次 通信；地址命令比较器，实现两次校验方式中的第二次校验，比较第二次自总线接收到的地 址数据和用户配置的位于该地址设定寄存器的地址数据，如果相同则再将第二次自总线接 收到的命令数据和第一次接收到的且已放入该命令缓冲区中的命令数据进行比较，如果相 同则硬解码成功；CPU唤醒模块，连接该硬解码控制器，在该通信硬解码电路进行数据传输和解码的过程 中，CPU在掉电模式下运行以降低系统功耗；在该硬解码控制器硬解码成功后通过该CPU唤 醒模块唤醒该CPU，使其退出掉电模式。
6.根据权利要求5所述的集成通信硬解码电路的感烟探测系统，其特征在于，该通信 硬解码电路还包括32K晶振模块，连接该通信控制器，为该通信控制器提供系统时钟。
7.根据权利要求5所述的集成通信硬解码电路的感烟探测系统，其特征在于，该通信 硬解码电路还包括起始信号检测模块，连接该通信控制器，在检测到起始信号后通知该通信控制器开始 采集该通信口上的数据包。
8.根据权利要求5所述的集成通信硬解码电路的感烟探测系统，其特征在于，该通信 硬解码电路还包括移位寄存器，连接该比特识别模块，该通信控制器和该存储模块，接收该比特识别模块 以串行比特方式输出的数据包，以并行比特方式输出数据包至该存储模块。
全文摘要
本发明公开了通信硬解码电路及感烟探测系统，通过硬件方式实现数据的传输和解码，避免了软件解码所耗费的IC资源。其技术方案为通信硬解码电路包含了通信控制器和硬解码控制器，通信控制器完成数据通信，硬解码控制器完成通信解码，不仅实现数据传输，还实现传输数据的解码。对集成了通信硬解码电路的感烟探测系统，一旦通信硬解码电路解码成功，接收数据的IC(也可称为感烟探测器)就知道了通信的目的和用途，进而采取相应的措施，并回复主机执行结果等信息。IC在采集通信IO的过程中运行在掉电模式，大大降低系统功耗，同时IC的通信硬解码电路已经完成了数据传输和解码，有效降低了软件通信和解码所耗费的IC资源，简化软件控制流程。
文档编号G06F13/38GK101916493SQ20101023074
公开日2010年12月15日 申请日期2010年7月20日 优先权日2010年7月20日
发明者张季, 胡伟, 艾敏华 申请人:中颖电子有限公司