专利名称：用于插入器板的方法和系统的制作方法
用于插入器板的方法和系统
背景技术：
存在许多类型的计算机体系结构。某些计算机体系结构将多个计算节点结合到共享的资源外壳中。此类体系结构可能需要定制在该共享的资源外壳中实现的每个计算节点的功率、冷却以及管理。作为示例，该定制可能涉及对与每个计算节点中的基板管理控制器(BMC)有关的核心固件以及硬件的显著改变。该定制可能有以下问题中的一个或多个1)高设计成本；2)长的开发周期；3)由于有限的资源和进度冲突导致的对于计算节点的有限选择。
为了本发明的示例性实施例的详细描述，现在将对附图进行参考，在附图中
图I图示出了根据本公开内容的实施例的系统；
图2图示出了根据本公开内容的实施例的服务器外壳；
图3示出了根据本公开内容的实施例的用于插入器可编程接口控制器(PIC)的微控制器寄存器的表。图4图示出了根据本公开内容的实施例的方法。符号和命名法
特定术语被遍及以下说明书和权利要求书使用以指代特定的系统部件。如本领域技术人员将理解的那样，计算机公司可能通过不同的名称来指代一个部件。本文不意图区分在名称方面不同而不是在功能方面不同的部件。在以下的讨论中和在权利要求中，以开放的方式使用术语“包含”和“包括”，并且因此术语“包含”和“包括”应当被解释为意指“包含，但是不限于……”。同样地，术语“耦合”或“耦联”意图意指间接的、直接的、光学的或无线的电气连接。因此，如果第一设备耦合到第二设备，则该连接可以是通过直接的电连接、通过经由其他设备和连接的间接的电连接、通过光学的电连接、或通过无线的电连接。同样地，术语“服务器外壳”意指能够托管具有共同基础设施(例如，电源和风扇)的多个计算节点的服务器系统机箱。如本文所使用的，“服务器机架”可以包含多个此类服务器外壳。
具体实施例方式以下讨论是针对本发明的各种实施例。虽然这些实施例中的一个或多个可能是优选的，但是所公开的实施例不应当被解释或以其他方式使用为限制包括权利要求的本公开内容的范围。此外，本领域的技术人员将理解的是，以下描述具有广泛应用，并且任何实施例的讨论仅意指是该实施例的示例性的，而不意图暗示包括权利要求的本公开内容的范围被限制到该实施例。根据本公开内容的实施例，实现插入器板以用于在计算系统(例如，服务器)的外壳中容纳的多个计算节点中的每一个。每个插入器板将其对应的计算节点对接到聚合器底板，所述聚合器底板管理用于服务器外壳的风扇和电源。每个插入器板提供预定的功能，其简化了在具有聚合器底板的服务器外壳中的计算节点的配置。在没有插入器板的情况下，每个计算节点将需要被设计或定制以直接地与聚合器底板进行通信。该定制是可能的，但是成本高和/或导致新产品(例如，多节点服务器外壳和/或具有多个服务器外壳的机架)的发布方面的不合意的等待时间。图I图示出了根据本公开内容的实施例的系统100。例如，系统100可以表示在服务器外壳中构建的部件。如图I中所示出的那样，系统100包括多个计算节点102A-102N。每个计算节点102A-102N包括母板或包含资源104 (诸如处理资源106、存储资源108以及输入/输出(I/O)资源110中的任何一个或多个)的其他印刷电路板(PCB)。此外，计算节点102A-102N中的每个可以包括被耦合至管理逻辑112的网络接口 114。例如，管理逻辑112可以监视和/或记录传感器数据。在某些实施例中，管理逻辑112被配置成响应于所检测的温度/电条件来发送风扇控制信号和/或电源控制信号。此外，管理逻辑112可以处理经由网络接口 114接收的远程计算请求。例如，管理逻辑122可以对应于本领域中已知的基板管理控制器(BMC)。在系统100中，多个风扇120A-120N提供用于多个计算节点102A-102N的气流/制冷。图2图示出了根据本公开内容的实施例的服务器外壳200。如图2中所示，服务器外 壳200包括8个计算节点(节点1-8)，其共享多个风扇(例如，风扇1-8)。通常，节点(例如，节点1-8)被组织到多个区域内，其中每个区域具有被分配到此的至少一个节点以及一个风扇。更具体地，图2的实施例中的服务器外壳200具有4个区域，其中每个区域中两个节点以及两个风扇。如所示出的那样，节点I和3共享两个风扇，节点2和4共享两个风扇，节点5和7共享两个风扇，以及节点6和8共享两个风扇。其他区域配置是可能的，并且可以根据外壳的大小、计算节点板以及附着于此的部件的大小、由每个计算节点生成的热、由每个风扇提供的气流和/或其他特征而改变。参见图1，多个电源122A-122N为多个计算节点102A-102N提供功率。风扇120A-120N以及电源122A-122N被耦合到聚合器底板124，该聚合器底板124合并风扇120A-120N和电源122A-122N的监视以及控制。在至少某些实施例中，聚合器底板124包括底板可编程接口控制器(PIC)126(例如，微控制器)，其被耦合至中断处理器逻辑128(例如，复杂可编程逻辑设备(CPLD))。底板PIC 126合并从风扇120A-120N接收的风扇状态信息以及从电源122A-122N接收的电源状态信息。底板PIC 126还对针对从计算节点102A-102N接收的信息的请求或控制信号进行响应。根据至少某些实施例，来自聚合器底板124的信息和/或控制信号被选择性地经由其对应的插入器板130A-130N发送到计算节点102A-102N中的每个。类似地，来自计算节点102A-102N中的每个的信息和/或控制信号被经由其对应的插入器板130A-130N发送到聚合器底板124。根据至少某些实施例，中断处理器逻辑128利用中断协议促进在底板PIC 126和每个插入器板130A-130N之间的通信。在图I中，插入器板130A-130N中的每个包括相同或类似的部件。为了方便起见，只有插入器板130A的部件被示出以及被讨论，但是应当理解的是，插入器板130A的讨论也适用于其他插入器板(130B-130N)。在图I中，插入器板130A对应于具有被安装于其上且被配置成执行如本文将描述的各种功能的插入器可编程接口控制器(PIC) 132的印刷电路板(PCB)。插入器板130A还包括至少一个被安装在PCB上的电源连接器134以提供从电源122A-122N中的至少一个到对应的计算节点的电源接口。由电源连接器134提供的电源接口还使得聚合器底板126能够监视对应的计算节点的功率消耗。插入器板130A还包括至少一个被安装在PCB上并且被耦合至插入器PIC 132的风扇连接器136。风扇连接器136为对应的计 算节点提供接口以发出风扇控制信号(请求)以及接收针对此类请求的响应。插入器板130A还包括串行总线连接器(例如，I2C总线连接器)138，其被安装到PCB并且被耦合至插入器PIC 132。串行总线连接器128提供在插入器板130A和其对应的计算节点之间的串行通信接口(例如，单主I2C总线)。根据至少某些实施例，插入器PIC 132转化在聚合器底板126和对应于插入器板130A的计算节点之间传递的信息。例如，插入器PIC 132可以将风扇控制信号从脉宽调制(PWM)转化为串行总线协议数据分组(例如，I2C数据分组)。更具体地，插入器PIC 132可以接收来自其对应的计算节点的风扇控制PWM信息，并且经由I2C总线将风扇控制PWM信息的转化版本提供给底板PIC 126。此外,插入器PIC 132可以将风扇状态信号从故障转化为转速风扇仿真(Tach fan emulation)。更具体地,插入器PIC 132可以基于PWM占空比以及实际风扇状态将风扇转速计信号提供给其对应的计算节点。在至少某些实施例中，插入器PIC 132接收计算节点风扇PWM输入并且按照占空比数字化该输入。经数字化的占空比然后经由多主I2C总线被传递到底板PIC 126。作为示例，风扇PWM值为0将表示0%的占空比，而100将表示100%的占空比。可选地，计算节点BMC可以将风扇PWM设置直接地写至插入器PIC 132的寄存器。在某些实施例中，可以基于直流电(DC)转换完成风扇PWM信号的数字化。在DC转换中，PWM信号被转换成模拟DC信号并且被经由模拟到数字转换数字化。替换地，可以使用计时器和捕获/比较(CCP)技术完成PWM信号的数字化。在计时器和CCP技术中，插入器PIC分析作为数字输入的PWM信号并且使用内部计时器和CCP计算占空比。插入器PIC 132还经由I2C总线从底板PIC 126读取系统风扇状态信息。一旦风扇状态信息已经被读取，插入器PIC 132就能够生成风扇转速信号来驱动计算节点的风扇转速信号。如果任何系统风扇失效，则不再由插入器PIC 132针对失效的风扇生成转速信号。否则，插入器PIC 132使用方程式FanTachCount per Sec = (PWM_DC/100) *(MaxFanRPM/60) * (FanTachPulse/Rev)以对应于风扇的PWM的频率驱动风扇转速信号，其中FanTachPulse/Rev的值通常为2，而MaxFanRPM是以100%风扇PWM占空比的Fan RPM。在至少某些实施例中，插入器PIC 132被配置成桥接用于在插入器板130A和其对应的计算节点之间通信的单主串行总线拓扑结构(例如，单主I2C)与用于在插入器板130A和聚合器底板126之间通信的多主串行总线拓扑结构(例如，多主I2C)。例如，插入器PIC132可以基于用于I2C总线的请求/准许(REQ/GNT)信号提供I2C MUX仲裁。换句话说，插入器PIC 132充当在计算节点的BMC和底板PIC 126之间的I2C通路(pass thru)以避免多主I2C问题。与桥接功能相关，插入器PIC 132还可以管理用于多主串行总线拓扑结构的通信量水平(traffic level)。例如，在至少某些实施例中，插入器PIC 132被配置成管理数据(诸如风扇状态信息、电源状态信息、以及功率消耗计信息)的合并和高速缓存。使用被高速缓存的信息，插入器PIC 132在不请求来自聚合器底板124的更新的信息的情况下，能够选择性地响应于来自对应的计算节点的请求。例如，插入器PIC 132可以具有来自插入器PIC 132内的被高速缓存的信息的通信量控制定时阈值(例如，2秒)，在此期间，来自对应于插入器板130A的计算节点的所有请求(例如，风扇控制信号，对于信息的请求)被响应。一旦达到通信量控制定时阈值，插入器PIC 132就可以请求来自聚合器底板124的更新的信息。对于更新的信息的请求可以是自动的或可以是响应于来自对应于插入器板102A的计算节点的相关请求。此外，在至少某些实施例中，聚合器底板124能够在不等待插入器PIC132发出或转发请求的情况下，将更新的信息发送到插入器PIC 132。先前描述的通信量控制定时阈值可以根据预定标准(例如，在给定系统中的计算节点的数量)或正在进行的通信量分析而改变。在至少某些实施例中，插入器PIC 132使得能够经由单主I2C总线刷(flash)底板PIC 126的固件。例如，在刷处理期间，插入器PIC 132经由单主I2C总线接收来自计算节点的代码的每行并且将该代码进行内部存储。插入器PIC 132然后通过生成请求(REQ)并接收来自底板PIC 126的准许(GNT)来获得对多主I2C总线的访问。一旦插入器PIC 132 具有多主I2C总线的主权，所述代码行就经由多主I2C总线等传递到底板PIC 126。在底板PIC 126的刷处理期间，插入器PIC 132具有完整功能。在某些实施例中，底板PIC 126可以将系统风扇设定成具有100%占空比的全速以避免在刷期间的任何热事件。在刷期间，插入器PIC 132可以响应于在刷处理期间接收的各请求/命令返回预定值(例如，最后已知的电源状态、最后已知的风扇状态、针对当如风扇PWM值的100%的占空比)。在至少某些实施例中，也可以经由单主I2C总线刷插入器PIC 132的固件。为了执行所述刷，计算节点通过将值写至插入器PIC邮箱寄存器来访问插入器PIC 132的寄存器。计算节点还将固件更新密钥写至固件更新锁眼寄存器以将插入器PIC置于引导装载模式中。在至少某些实施例中，插入器PIC 132的引导装载模式具有各种属性。例如，插入器PIC 132将限制其寄存器对与刷相关功能的访问。换句话说，在引导装载模式期间，对非刷相关的寄存器的访问将被否定应答。一旦刷处理完成(例如，通常在30秒到3分钟之间)，插入器PIC 132就自动地复位其本身并且将其本身带回联机。可以在少于一秒内完成复位处理，并且复位处理不需要多节点系统或任何计算节点来关机重启(cycle power)或复位。在引导装载模式中，对应于插入器PIC 132的计算机节点将不访问底板PIC 126的寄存器。然而，插入器PIC 132继续以100%的PWM占空比为两个风扇生成风扇转速信号。一旦刷处理完成，插入器PIC 132就复位其本身，并且计算节点BMC将再次访问底板PIC 126的所有的寄存器。希望的是，对应的计算节点的BMC将识别插入器PIC 132的刷处理并且避免记 录错误。如果功率损耗在刷处理期间出现(例如，插入器PIC 132损耗其VDD或PIC复位引脚被断言为低达一持续时间(其使得PIC复位))，则一旦恢复电力，插入器PIC 132就返回到引导装载模式。对应的计算节点的BMC然后能够重新开始刷处理。在图I中，聚合器底板124的中断处理器逻辑128管理在底板PIC 126和每个插入器板130A-130N之间的通信。如所示出的那样，利用I2C总线(或其他串行通信总线)以用于在底板PIC 126和中断处理器逻辑128之间的通信。由准许信号(GNT)、请求信号(REQ)以及中断信号(INT)来控制串行通信的定时。更具体地，底板PIC 126可以断言REQ信号以请求I2C总线的主权。REQ信号的断言可以基于底板PIC 126的预定操作或到底板PIC 126的由中断处理器逻辑128断言的INT信号。响应于由底板PIC 126断言的REQ信号，中断处理器逻辑128选择性地对底板PIC 126准许I2C总线的主权，并且断言GNT信号以就主权的准许而言通知底板Pic 126。响应于被断言的GNT信号，底板PIC 126能够经由I2C总线将信息发送到中断处理器逻辑128。类似地，利用I2C总线(或其他串行通信总线)以用于在中断处理器逻辑128和插入器板132之间的通信。此外，由准许信号(GNT)、请求信号(REQ)以及中断信号(INT)来控制串行通信的定时。更具体地，插入器PIC 132可以断言REQ信号以请求I2C总线的主权。REQ信号的断言可以基于插入器PIC 132的预定操作或到插入器PIC 132的由中断处理器逻辑128断言的INT信号。响应于由底板PIC 126断言的REQ信号，中断处理器逻辑128选择性地对插入器PIC 132准许I2C总线的主权，并且断言GNT信号以就主权的准许而言通知插入器PIC 132。响应于被断言的GNT信号，插入器PIC 132能够经由I2C总线将信息发送到中断处理器逻辑128。中断处理器逻辑128因此能够将信息从底板PIC 126路由到每个插入器板130A-130N。类似地，中断处理器逻辑128能将信息从每个插入器板130A-130N路由到底板PIC 126。针对图I描述的系统100可以被理解为抽象体系结构，其通过使得能够使用具有 很少(如果有的话)的修改的可用计算节点板来减少多节点服务器外壳的开发时间。此外，系统100的风扇120A-120N可以是例如转速(Tach)或故障(Fault)。此外，电源122A-122N可以是行业标准或HP的“公共插槽”电源。在操作中，聚合器底板124在系统100的初始接通电源处评估、监视并且控制电源122A-122N以及风扇120A-120N，消除了对于执行这个任务的计算节点102A-102N中的任何一个的需求。聚合器底板124还执行针对整个系统100 (例如，被封闭在外壳中的)以及针对每个计算节点102A-102N的功率计量以及限制。聚合器底板124还经由它们的对应插入器板130A-130N将相关管理数据导引到每个计算节点102A-102N以及从每个计算节点102A-102N导引相关管理数据。在某些实施例中，该管理数据的导引可以是自动的，并且可以基于外壳内每个计算节点102A-102N的位置。底板PIC 126还控制用于多主12C总线的REQ/GNT仲裁，并且因此知道哪个计算节点正在访问其寄存器组。本文描述的抽象体系结构大大地简化了每个计算节点的BMC管理支持(其通常通过行业标准来加以处理)，在BMC固件中的智能平台管理接口(IPMI)兼容的传感器数据记录(SDRs)。根据至少某些实施例，计算节点102A-102N中的每一个包含一相同组的SDR，并且不必根据每个计算节点在服务器外壳中、或在特定计算节点正在参与的那个风扇区域(或电源区域)中的位置而携带多组SDR。以这样的方式，降低了设计系统100或另一抽象体系结构系统的复杂度。在系统100的抽象体系结构中，每个插入器板130A-130N的目的是为了简化并且使用于单个计算节点的功率、制冷以及管理信号适用于多节点共享资源体系结构中。例如，来自计算节点的风扇PWM输出被其对应的插入器板捕获为PWM信号或简单的I2C总线写入，并且然后被转换(通过插入器PIC)成多主I2C总线事务，该多主I2C总线事务被作为风扇速度请求向下传递至底板PIC 126。此外，每个插入器板可以取回并且高速缓存服务器管理数据，诸如电源状态(例如，AC OK, DC 0K，以及冗余状态)、风扇状态、实际风扇速度、计算节点功率消耗、以及定期地来自底板PIC 126的总的机箱功率消耗。服务器管理数据然后对于对应于具有高速缓存的服务器管理数据的插入器板的计算节点的BMC而言是可迅速访问的。在某些实施例中，多组计算节点(例如，8、16或更多)被支撑在单个外壳中。随着计算节点的数量在多节点共享资源体系结构中增加，使得每个插入器PIC能够控制/最小化多主I2C总线上的通信量的优点也增加了。根据各种行业标准，BMC常常轮询(由SDR驱动的)传感器的状态，好像该传感器是专用于特定计算节点。在本文描述的多节点体系结构中，插入器PIC能够限制在共享的多主I2C总线上的通信量的数量。例如，计算节点的BMC可以被配置成每秒读取风扇状态一次。同时，插入器PIC 132能够以固定的较慢速率(例如，每隔两秒)读取来自底板PIC 126的风扇状态信息。通过使得插入器PIC将本地高速缓存的风扇状态的副本返回到计算节点的BMC，可以在不需要对计算节点进行任何设计改变的情况下减少到底板PIC 126的通信量的数量。图3示出了根据本公开内容的实施例的插入器PIC (例如，插入器PIC 132)的微控制器寄存器的表。如所示出的那样，该表包括实际风扇PWM占空比寄存器，风扇I转速计计数寄存器、风扇2转速计计数寄存器、风扇故障寄存器、电源状态寄存器(“PS状态寄存器”)、固件更新锁眼寄存器、风扇I速度请求寄存器、风扇2速度请求寄存器、邮箱寄存器， 以及备用寄存器。在至少某些实施例中，只有邮箱寄存器是可直接访问的。只有在邮箱寄存器已经被采用正确的访问密钥写入之后，剩余的寄存器才是可访问的。备用寄存器是只读寄存器，其在此时不被使用。图4图示出了根据本公开内容的实施例的方法400。方法400用于将计算节点与多节点服务器的聚合器底板对接。如所示出的那样，方法400包括通过与计算节点分离的插入器板、经由单主串行总线接收来自该计算节点的风扇控制信号(块402)。在块404处，插入器板转化所接收的风扇控制信号。在至少某些实施例中，转化风扇控制信号包括访问可编程接口控制器(PIC)的寄存器，诸如实际风扇脉宽调制(PWM)占空比寄存器、风扇转速计计数寄存器、以及风扇故障寄存器。如果通信量控制计时器已经期满(确定块406)，则插入器板经由多主串行总线将所转化的风扇控制信号路由到聚合器底板(块408)。块408的路由步骤包括,例如,将单主I2C总线拓扑结构桥接到多主I2C总线拓扑结构，同时管理多主I2C总线拓扑结构的通信量水平。插入器板然后将对于风扇控制信号的响应进行高速缓存并将其从聚合器底板路由到计算节点(块410)。如果通信量控制计时器没有期满(确定块408)，那么插入器板采用从聚合器板接收的先前高速缓存的信息来响应于所转化的风扇控制信号(块412)。上述讨论旨在说明本发明的原理和各种实施例。一旦上述公开内容被充分地理解，许多变化和修改对于本领域的技术人员而言将变得显而易见。其意图是以下权利要求被解释成包含所有这样的变化和修改。
权利要求
1.一种系统(100)，包括 聚合器底板(124)，其被耦合至多个风扇(120A-120N)和电源(122A-122N)并且被配置成合并针对所述多个风扇(120A-120N)和电源(122A-122N)的监视和控制； 多个计算节点(102A-102N)，其被耦合至所述聚合器底板(124)，其中每个计算节点(102A-102N)选择性地经由对应的插入器板(130A-130N)与聚合器底板(124)进行通信， 其中每个插入器板(130A-130N)被配置成转化在其对应的计算节点(102A-102N)与所述聚合器底板(124)之间传递的信息。
2.如权利要求I中所述的系统(100)，其中所述聚合器底板(124)包括底板控制器(126)，其被耦合至中断处理器部件(128)，其中所述底板控制器(126)被配置成合并针对所述多个风扇(120A-120N)和电源(122A-122N)的监视和控制，并且其中所述中断处理器部件(128)被配置成处理在所述底板控制器(126)和所述插入器板(130A-130N)中的每个之间的中断。
3.如权利要求I或2中所述的系统(100)，其中所述底板控制器(124)包括底板可编程接口控制器(PIC) (126)，并且所述中断处理器部件(128)包括复杂可编程逻辑设备(CPLD)0
4.如权利要求1、2或3中所述的系统(100)，其中每个插入器板(130A-130N)包括插入器控制器(132)，其被配置成将风扇控制信号从脉宽调制(PWM)转化为I2C数据分组，以及将风扇状态信号从故障转化为转速风扇仿真。
5.如权利要求4中所述的系统(100)，其中所述插入器控制器(132)对应于插入器可编程接口部件(PIC)，并且其中所述插入器PIC被配置成管理风扇状态信息、电源状态信息、功率消耗计信息的高速缓存和数据合并。
6.如权利要求5中所述的系统(100)，其中所述插入器PIC(132)被配置成将单主I2C总线拓扑结构桥接到多主I2C总线拓扑结构，并且管理用于所述多主I2C总线拓扑结构的通信量水平。
7.一种用于将计算节点(102A)与服务器外壳(200)的聚合器底板(124)进行对接的插入器板(130A)，所述插入器板(130A)包括 印刷电路板(PCB);以及 插入器可编程接口控制器(PIC) (132)，其被安装在所述PCB上，所述插入器PIC被配置成桥接用于在所述计算节点(102A)和所述插入器板(130A)之间通信的单主串行总线拓扑结构与用于在所述插入器板(130A)和所述聚合器底板(124)之间通信的多主串行总线拓扑结构。
8.如权利要求7中所述的插入器板(130A)，其中所述插入器PIC(132)被配置成将风扇控制信号从脉宽调制(PWM)转化为串行总线拓扑结构数据分组以及将风扇状态信号从故障转化为转速风扇仿真。
9.如权利要求7或8中所述的插入器板(130A)，其中所述插入器PIC(132)被配置成通过高速缓存风扇状态信息、电源状态信息、以及功率消耗计信息来管理到所述多主串行总线拓扑结构的通信量。
10.如权利要求7、8或9中所述的插入器板(130A)，其中所述插入器PIC(132)包括多个控制寄存器(图3)，其包含实际风扇脉宽调制(PWM)占空比寄存器、风扇转速计计数寄存器、以及风扇故障寄存器、以及电源状态寄存器。
11.如权利要求7、8、9或10中所述的插入器板(130A)，进一步包括风扇连接器(136)，其被安装在所述PCB上并且被耦合至所述插入器PIC (132);以及单主串行总线连接器(138)，其被安装到所述PCB并且被耦合至所述插入器PIC (132)。
12.一种用于将计算节点(102A)与多节点服务器外壳(200)的聚合器底板(124)进行对接的方法，所述方法包括 通过与所述计算节点(102A)分离的插入器板(130A)转化从所述计算节点(102A)接收的风扇控制信号；以及 通过所述插入器板(130A)将所转化的风扇控制信号经由多主串行总线接口选择性地路由到所述聚合器底板(124)。
13.如权利要求12中所述的方法，进一步包括通过所述插入器板(132)高速缓存用于由所述计算节点(102A)访问的来自所述聚合器底板(124)的服务器管理数据。
14.如权利要求12或13中所述的方法，进一步包括通过所述插入器板(132)将单主I2C总线拓扑结构桥接到多主I2C总线拓扑结构，以及管理用于所述多主I2C总线拓扑结构的通信量水平。
15.如权利要求12、13或14中所述的方法，进一步包括选择性地访问插入器板可编程接口控制器(PIC) (132)的寄存器(图3)，其包含实际风扇脉宽调制(PWM)占空比寄存器、风扇转速计计数寄存器、以及风扇故障寄存器。
全文摘要
根据至少某些实施例，系统(100)包括聚合器底板(124)，其被耦合至多个风扇(120A-120N)和电源(122A-122N)并且被配置成合并针对多个风扇(120A-120N)和电源(122A-122N)的监视和控制。系统(100)还包括多个计算节点(102A-102N)，其被耦合至所述聚合器底板(124)，其中每个计算节点(102A-102N)选择性地经由对应的插入器板(130A-130N)与聚合器底板(124)进行通信。每个插入器板(130A-130N)被配置成转化在其对应的计算节点(102A-102N)与所述聚合器底板(124)之间传递的信息。
文档编号G06F15/163GK102713885SQ201080062651
公开日2012年10月3日 申请日期2010年1月29日 优先权日2010年1月29日
发明者C.V.华, D.J.切普利斯, M.M.雷扎, M.斯蒂尔恩斯 申请人:惠普发展公司，有限责任合伙企业