专利名称：全nmos四晶体管非易失性存储器单元的制作方法
技术领域：
本发明涉及集成电路存储器装置，且尤其涉及一种全NMOS四晶体管非易失性存储器(NVM)单兀,其利用反向福勒-诺德海姆隧穿(reverse Fowler-Nordheim tunneling)来进行编程。
背景技术：
2007年I月16日颁于抛坡威恩(Poplevine)等人的共同转让的第7，164，606号美国专利揭示一种全PMOS四晶体管非易失性存储器(NVM)单元，其利用反向福勒-诺德海姆隧穿来进行编程。
参看图1，如第7，164，606号美国专利所揭示，根据对包含浮动栅极电极被共同连接到存储节点Ps的全PMOS四晶体管NVM单元100的NVM阵列进行编程的方法，对于所述阵列中待编程的每一 NVM单元，使所述单元的所有电极接地。接着，将禁止电压Vn施加到所述单元的读取晶体管己的主体连接的源极电极I、所述单元的擦除晶体管匕的共同连接的漏极、主体区和源极电极Ve以及读取晶体管匕的漏极电极W。使所述单元的编程晶体管Pw的源极电极Vp和漏极电极Dp接地。施加到编程晶体管Pw的主体区电极Vnw的电压是任选的；其可接地或其可保持处于禁止电压Vn。对于所述阵列中未经选择用于编程的所有NVM单元，将禁止电压Vn施加到\、Ve和&电极，且还将禁止电压Vn施加到Vp、Dp和Vnw电极。对于待编程的单元，接着，使所述单元的控制晶体管P。的控制电压V。在编程时间Tprog中从OV扫掠到最大编程电压V ax。接着，使控制电压V。从最大编程电压Vcmax倾斜下降到OV0接着，使所述单元的所有电极和禁止电压Vn返回到接地。如丨606专利详细地所描述，其中所揭示的全PMOS四晶体管NVM单元依赖于反向福勒-诺德海姆隧穿来进行编程。也就是说，当全PMOS NVM单元的编程晶体管的浮动栅极电极与所述编程晶体管的漏极、源极和主体区电极之间的电势差超过隧穿阈值电压时，电子从漏极和源极电极隧穿到浮动栅极，从而使浮动栅极带负电。第7，164，606号美国专利的全文特此以引用的方式并入本文中，以提供关于本发
明的背景信息。' 606专利所揭示的全PMOS四晶体管NVM单元编程技术提供低电流消耗和简单编程序列两个优点，其中低电流消耗实现在无需高电流电源的情况下同时对单元阵列中的大量单元进行编程的能力。然而，在某些集成电路制造过程中无法使用四晶体管PM0SNVM单元，在所述制造过程中会生长将所有N阱短接在一起的η外延硅，或在所述制造过程中每
一N阱都需要由个别Ν+、Ρ+或渠沟保护环包围，且如果浮动多晶硅栅极跨越所述保护环，那么电荷将会丢失。因此，需要一种NVM单元设计，所述NVM单元设计可在其中全PMOS四晶体管NVM单元是不可能的过程中使用，但仍保留全PMOS四晶体管单元的优点
发明内容
本发明提供一种对非易失性存储器(NVM)单元阵列进行编程的方法，所述单元阵列包含多个全NMOS四晶体管NVM单元。NVM单元阵列中的每一全NMOS NVM单元包含第一NMOS编程晶体管，其具有漏极电极、主体区电极、源极电极以及连接到共同存储节点的栅极电极；第二 NMOS读取晶体管，其具有漏极电极、主体区电极、源极电极以及连接到共同存储节点的栅极电极；第三NMOS擦除晶体管，其具有共同连接的源极、漏极和主体区电极以及连接到共同存储节点的栅极电极；以及第四NMOS控制晶体管，其具有共同连接的源极、漏极和主体区电极以及连接到共同存储节点的栅极电极。编程方法包括对于所述阵列中的每一 NVM单元，将第一、第二、第三和第四NMOS晶体管的源极、漏极和主体区电极以及栅极电极设置为正参考电压；对于所述阵列中经选择用于编程的每一 NVM单元，将禁止电压施加到第二 NMOS读取晶体管的源极、漏极和主体区电极，同时将第一 NMOS编程晶体管的源极和漏极电极设置为正参考电压且使第一 NMOS编程晶体管的主体区电极维持处于正参考电压或处于禁止电压；对于NVM单元阵列中未经选择用于编程的每一 NVM单元，将第二 NMOS读取晶体管和第一 NMOS编程晶体管的源极、漏极和主体区电极设置为禁止电压；对于所述阵列中经选择用于编程的每一 NVM单元，使第四NMOS控制晶体管的互连的源极、漏极和主体区电极从正参考电压倾斜下降到最小控制电压持续预选定编程时间，同时使第三匪OS擦除晶体管的互连的源极、漏极和主体区电极从正参考电压倾斜下降到最小擦除电压持续 预选定编程时间；对于所述阵列中经选择用于编程的每一 NVM单元，在预选定编程时间结束时，使第四NMOS控制晶体管的互连的源极、漏极和主体区电极从最小控制电压倾斜上升到正参考电压，同时使第三NMOS擦除晶体管的互连的源极、漏极和主体区电极从最小擦除电压倾斜上升到正参考电压；以及对于所述阵列中经选择用于编程的每一 NVM单元，使第一、第三和第四NMOS晶体管的源极和漏极电极以及栅极电极返回到正参考电压，同时将第
二NMOS读取晶体管的源极、漏极和主体区电极设置为禁止电压。在考虑本发明的以下详细描述和附图后，随即将更全面地理解和了解本发明的各种方面的特征和优点，所述详细描述和附图陈述其中利用本发明的概念的说明性实施例。
图I是说明全PMOS四晶体管NVM单元的示意图。图2是说明根据本发明的概念的全NMOS四晶体管NVM单元的实施例的示意图。图3是说明适应于并入到NVM单元阵列中的图2的NVM单元的实施例的示意图。图3A是说明适应于并入到NVM单元阵列中的图2的NVM单元的替代实施例的示意图。图4是说明包含图3和3A所示的类型的多个适应NVM单元的NVM单元阵列的实施例的示意图。图5是说明图I的全PMOS四晶体管NVM单元的剖面图。图6是说明根据本发明的概念的全NMOS NVM单元的图2的实施例的剖面图。
具体实施例方式图2展示全NMOS四晶体管非易失性存储器(NVM)单元200，其包含连接到共同存储节点Ns的四个NMOS晶体管。如下文较详细地所描述，针对以下四个NVM单元功能中的每一者提供一个NMOS晶体管编程(或写入)、读取、擦除和控制。NVM单元200的编程功能受到第一 NMOS编程晶体管Nw控制，第一 NMOS编程晶体管Nw具有接收源极编程电压Vp的源极电极、接收漏极编程电压Dp的漏极电极以及接收主体编程电压V胃的主体区电极。编程晶体管Nw的栅极电极连接到共同存储节点Ns。NVM单元200的读取功能受到第二 NMOS读取晶体管队控制，第二 NMOS读取晶体管队具有接收源极读取电压 ' 的源极电极、接收漏极读取电压W的漏极电极以及接收主体读取电压的主体区电极。读取晶体管队的栅极电极连接到共同存储节点Ns。NVM单元200的擦除功能受到第三NMOS擦除晶体管Ne控制，第三NMOS擦除晶体管凡具有擦除电压Ve被施加到的互连的源极、漏极和主体区电极。擦除晶体管凡的栅极电极连接到共同存储节点Ns。 NVM单元200的控制功能受到第四NMOS控制晶体管N。控制，第四NMOS控制晶体管N。具有控制电压V。被施加到的互连的源极、漏极和主体区电极。控制晶体管N。的栅极电极连接到共同存储节点Ns。上文所参考的'606专利详细地描述了反向福勒-诺德海姆隧穿编程技术对于全PMOS四晶体管NVM单元如何起作用以及用于编程、擦除和读取操作的序列。用于本发明的全NMOS四晶体管NVM单元200的编程、擦除和读取操作与用于全PMOS单元的那些操作互补。也就是说，编程、擦除和读取序列相同，而电压的极性不同。在全PMOS单元的情况下，电路参考电压是OV ;对于全NMOS单元，参考电压为正(Vdd)。在全PMOS单元的情况下，禁止电压Vn是正电压；在全NMOS单元的情况下，禁止电压Vn是0V。在全PMOS单元的情况下，控制电压V。和擦除电压V6分别是正电压Vanax和Vemax ;对于全NMOS单元，控制电压V。和擦除电压入分别是负电压Vanin和VMin。参看图2，为了对全NMOS四晶体管NVM单元200进行编程，最初将第一 NMOS编程晶体管Nw、第二 NMOS读取晶体管队、第三NMOS擦除晶体管凡和第四NMOS控制晶体管N。的源极、漏极、主体区和栅极电极全部设置为正参考电压VDD。将禁止电压Vn(OV)施加到第二NMOS读取晶体管队的源极、漏极和主体区电极，同时将第一 NMOS编程晶体管Nw的源极和漏极电极设置为正参考电压Vdd且使第一 NMOS编程晶体管Nw的主体区电极维持处于正参考电压Vdd或禁止电压Vn(OV)。接着，使第四NMOS控制晶体管N。的互连的源极、漏极和主体区电极从正参考电压Vdd倾斜下降到最小负控制电压Vemin持续编程时间TpMg，同时使第三NMOS擦除晶体管Ne的互连的源极、漏极和主体区电极从正参考电压Vdd倾斜下降到最小负擦除电压Vraiin持续编程时间Tprog。在编程时间Tpms结束时，使第四NMOS控制晶体管N。的互连的源极、漏极和主体区电极从最小负控制电压Vcmin倾斜上升到正参考电压，同时使第三NMOS擦除晶体管Ne的互连的源极、漏极和主体区电极从最小负擦除电压Vemin倾斜上升到正参考电压VDD。接着，使第一、第三和第四NMOS晶体管的源极、漏极和主体区电极返回到正参考电压VDD，同时将第二NMOS读取晶体管队的源极、漏极和主体区电极设置为禁止电SVn (OV)。图3展示全NMOS四晶体管NVM单元200，其适应于包含额外N沟道传送晶体管NI和N2以用于促进在NVM单元阵列内使用NVM单元200。举例来说，为了从共同存储节点Ns读取数据，通过将逻辑高置于读取字线节点RWL上且感测读取位线节点RBL上的电流来使用N沟道传送晶体管NI。为了将数据编程到共同存储节点Ns，通过将逻辑高置于编程字线节点PWL上且将逻辑高置于编程位线节点PBL上以在待编程的单元的编程晶体管源极节点Vp上得到逻辑高(或通过将逻辑低置于节点PBL上以在源极节点Vp上得到逻辑低以使所述单元保持处于擦除阶段)来使用N沟道传送晶体管N2。图3中的虚线圆圈展示具有互连的源极、漏极和主体区电极的编程晶体管Np的可能替代实施方案，其利用具有互连的源极和漏极电极以及主体区电极的编程晶体管Np，所述主体区电极可被设置为正参考电压Vdd或禁止电压0V。图3A展示图3的适应NVM单元的替代实施例。除了编程晶体管Nw的配置以外，图3A的适应单元的所有方面均与图3的适应单元的所有方面相同。图3A展示编程晶体管Nw，其具有源极电极以及共同连接的漏极和主体区电极，以及连接到共同存储节点Ns的栅极电极。图3A中的虚线圆圈展示另一可能替代实施例，其中编程晶体管Nw具有独立的源极、漏极和主体区电极以及连接到共同存储节点Ns的栅极电极。因此，用于编程晶体管Nw的可能偏压组合如下 I) Vp = VDD, Dp = VDD, Vpwp = Vdd (图 3)2) Vp = VDD, Dp = VDD, Vpwp = Vss (图 3 的替代方案)3) Vp = VDD, Dp =浮动,Vpwp = Vdd (图 3A)4) Vp = VDD, Dp =浮动，Vpwp = Vss(图 3A 的替代方案)所属领域的技术人员将了解，根据晶体管的观点，源极和漏极是可互换的，因此，根据功能性的观点，Vp = VDD, Dp浮动等于Vp浮动，Dp = VDD。图4展示并入到NVM单元阵列400中的多个NVM单元200，其可具有图3和3A所示的类型。将擦除电压Ve和控制电压V。直接施加到阵列500中的每一 NVM单元。在没有高电压开关或其它支持电路的情况下，可进行从阵列500到外部或内部电压和信号源以及到信号目的地的显著简化连接。如上文所叙述，个别地通过N沟道传送晶体管N2 (图3、3A)将编程电压Vp递送到每一单元以对所述单元进行编程或使所述单元保持处于擦除阶段。在擦除模式期间，阵列400的所有读取字线(RWL)和编程字线(PWL)均处于逻辑低，且施加擦除电压Ve ;使阵列400的其余电路线保持处于正参考电压VDD。在编程模式期间，阵列400的所有读取字线(RWL)均处于逻辑低，编程字线中的一者(例如，PWL(O))将处于逻辑高，而剩余编程字线PWL(I)-PWL(N-I)将处于逻辑低。为了对阵列400中的特定单元进行编程，对应的编程位线(例如，PBL(O))将处于逻辑高；为了使阵列500中的剩余单元保持处于擦除状态，对应的编程位线PBL将处于逻辑低。接着，将控制电压V。和擦除电压Ve两者施加到阵列400中的所有单元，而将其余信号线设置为处于正参考电压vDD。在读取模式期间，阵列400中的所有编程字线(PWL)均处于逻辑低，读取字线中的一者(例如，RWL(O))将处于逻辑高，而阵列400中的剩余读取字线RWL(O)-RWL(N-I)将处于逻辑低。在读取位线RBL(O)-RBL(M-I)中的每一者上，将针对所述阵列中已被编程的每一对应单元接收高电流或电压，而将针对已被擦除的每一对应单元接收低电流或电压。参看图2、3、3A和4，用于阵列400中的全NMOS单元的编程、擦除和读取序列的概述如下编程序列将第一 NMOS编程晶体管Nw、第二 NMOS读取晶体管队、第三NMOS擦除晶体管Ne和第四NMOS控制晶体管N。的源极、漏极、主体区和栅极电极设置为正参考电压(Vdd)。对于NVM单元阵列400中经选择用于编程的每一 NVM单元，将禁止电压(OV)施加到读取晶体管Nr的源极、漏极和主体区电极，同时将编程晶体管Nw的源极和漏极电压设置为正参考电压且使编程晶体管的主体区电极维持处于正参考电压(Vdd)或禁止电压(OV)。对于NVM单元阵列400中未经选择用于编程的每一 NVM单元，将读取晶体管队和编程晶体管Nw的源极、漏极和主体区电极设置为禁止电压(OV)。使控制晶体管N。的互连的源极、漏极和主体区电极从正供应电压(Vdd)倾斜下降到预定义负控制电压Vanin持续预选定编程时间Tpms，同时使擦除晶体管凡的互连的源极、漏极和主体区电极倾斜下降到预定义负擦除电压Vailin持续预选定编程时间TpMg。对于NVM单元阵列400中经选择用于编程的每一 NVM单元，在预选定编程时间Tpms结束时，使控制晶体管N。的互连的源极、漏极和主体区电极从预定义负控制电压Vcmin倾斜上升到正参考电压(Vdd)，同时使擦除晶体管Ne的互连的源极、漏极和主体区电极从预定义负擦除电压Vemin倾斜上升到正参考电压(Vdd)。对于NVM单元阵列中的每一NVM单元，使编程晶体管Nw、擦除晶体管凡和控制晶体管N。的源极、漏极、主体区和栅极电、极返回到正参考电压(Vdd)，同时将读取晶体管队的源极、漏极和主体区电极设置为禁止电压(OV)。擦除序列对于阵列400中待擦除的每一 NVM单元，使擦除电压电极Ve从正参考电压(Vdd)倾斜下降到预定义负擦除电压Vraiin持续预选定擦除时间且接着，使擦除电压电极入从负擦擦电压Vemin倾斜回到正参考电压(Vdd)。将待擦除的单元中的所有其它电极设置为正参考电压(Vdd)。读取序列对于阵列400中待读取的每一 NVM单元，将读取电压电极 ' 设置为约IV且将读取晶体管队的漏极和主体区电极设置为OV(例如，足以能够读取单元电流且同时防止对经编程单元造成扰乱的电压)。将待读取的单元中的所有其它电极设置为正参考电压(Vdd)。所属领域的技术人员将了解，编程、擦除和读取序列中所利用的电压电平将取决于NVM单元的NMOS晶体管中所利用的栅极氧化物的厚度。举例来说，对于80 A的栅极氧化物厚度，Vdd = 3. 3V, Vcmin = Vemin = -6. 7V, Tprog = Terase = 20_50ms。对于HO A的栅极氧化物厚度，Vdd = 5V, Vcfflin = Vefflin = -11V。图5和图6分别展示图I的全PMOS四晶体管NVM单元和图2的全NMOS NVM单元的剖面。如图6所示，全NMOS NVM单元利用隔离的P阱(PWELL)。这与全PMOS单元相比导致较小的单元面积，这是因为在P衬底中，分离的P阱之间的间隔(其表示最小N阱宽度)小于分离的N阱之间的间隔。应理解，已借助实例而提供了上文所描述的本发明的特定实施例，且在不脱离如所附权利要求书及其等效物中所表达的本发明的范围的情况下，所属领域的技术人员可想到其它修改。
权利要求
1.一种非易失性存储器NVM单元，其包括 第一 NMOS编程晶体管，其具有漏极电极、主体区电极、源极电极以及连接到共同存储节点的栅极电极； 第二 NMOS读取晶体管，其具有漏极电极、主体区电极、源极电极以及连接到所述共同存储节点的栅极电极； 第三NMOS擦除晶体管，其具有互连的源极、漏极和主体区电极以及连接到所述共同存储节点的栅极电极；以及 第四NMOS控制晶体管，其具有互连的源极、漏极和主体区电极以及连接到所述共同存储节点的栅极电极。
2.一种对非易失性存储器NVM单元进行编程的方法，所述NVM单元包含第一 NMOS编程晶体管，其具有漏极电极、主体区电极、源极电极以及连接到共同存储节点的栅极电极；第二 NMOS读取晶体管，其具有漏极电极、主体区电极、源极电极以及连接到所述共同存储节点的栅极电极；第三NMOS擦除晶体管，其具有互连的源极、漏极和主体区电极以及连接到所述共同存储节点的栅极电极；以及第四NMOS控制晶体管，其具有互连的源极、漏极和主体区电极以及连接到所述共同存储节点的栅极电极，所述NVM单元编程方法包括 将所述第一、第二、第三和第四NMOS晶体管的所述源极、漏极、主体区和所述栅极电极设置为正参考电压； 将禁止电压施加到所述第二 NMOS读取晶体管的所述源极、漏极和主体区电极，同时将所述第一 NMOS编程晶体管的所述源极和漏极电极设置为所述正参考电压，且使所述第一NMOS编程晶体管的所述主体区电极维持处于所述正参考电压或所述禁止电压； 使所述第四NMOS控制晶体管的所述互连的源极、漏极和主体区电极从所述正参考电压倾斜下降到预定义负控制电压持续预选定编程时间，同时使所述第三NMOS擦除晶体管的所述互连的源极、漏极和主体区电极从所述正参考电压倾斜下降到预定义负擦除电压持续所述预选定编程时间； 在所述预选定编程时间结束时，使所述第四NMOS控制晶体管的所述互连的源极、漏极和主体区电极从所述预定义负控制电压倾斜上升到所述正参考电压，同时使所述第三NMOS擦除晶体管的所述互连的源极、漏极和主体区电极从所述预定义负擦除电压倾斜上升到所述正参考电压；以及 使所述第一、第三和第四NMOS晶体管的所述源极、漏极、主体区和栅极电极返回到正供应电压，同时将所述第二 NMOS读取晶体管的所述源极、漏极和主体区电极设置为所述禁止电压。
3.根据权利要求2所述的方法，其中所述禁止电压是0V。
4.一种对非易失性存储器NVM单元阵列进行编程的方法，所述NVM单元阵列包含多个NVM单元，所述阵列中的每一 NVM单元包括第一 NMOS编程晶体管，其具有漏极电极、主体区电极、源极电极以及连接到共同存储节点的栅极电极；第二 NMOS读取晶体管，其具有漏极电极、主体区电极、源极电极以及连接到所述共同存储节点的栅极电极；第三NMOS擦除晶体管，其具有互连的源极、漏极和主体区电极以及连接到所述共同存储节点的栅极电极；以及第四NMOS控制晶体管，其具有互连的源极、漏极和主体区电极以及连接到所述共同存储节点的栅极电极，所述NVM单元阵列编程方法包括将所述第一、第二、第三和第四NMOS晶体管的所述源极、漏极、主体区和栅极电极设置为正参考电压； 对于所述NVM单元阵列中经选择用于编程的每一 NVM单元，将禁止电压施加到所述第二 NMOS读取晶体管的所述源极、漏极和主体区电极，同时将所述第一 NMOS编程晶体管的所述源极和漏极电极设置为所述正参考电压且使所述第一 NMOS编程晶体管的所述主体区电极维持处于所述正参考电压或所述禁止电压； 对于所述NVM单元阵列中未经选择用于编程的每一 NVM单元，将所述第二 NMOS读取晶体管和所述第一 NMOS编程晶体管的所述源极、漏极和主体区电极设置为所述禁止电压；使所述第四NMOS控制晶体管的所述互连的源极、漏极和主体区电极从正供应电压倾斜下降到预定义负控制电压持续预选定编程时间，同时使所述第三NMOS擦除晶体管的所述互连的源极、漏极和主体区电极从所述正参考电压倾斜下降到预定义负擦除电压持续所述预选定编程时间； 对于所述NVM单元阵列中经选择用于编程的每一 NVM单元，在所述预选定编程时间结 束时，使所述第四NMOS控制晶体管的所述互连的源极、漏极和主体区电极从所述预定义负控制电压倾斜上升到所述正参考电压，同时使所述第三NMOS擦除晶体管的所述互连的源极、漏极和主体区电极从所述预定义负擦除电压倾斜上升到所述正参考电压；以及 对于所述NVM单元阵列中的每一 NVM单元，使所述第一、第三和第四NMOS晶体管的所述源极、漏极、主体区和栅极电极返回到所述正参考电压，同时将所述第二 NMOS读取晶体管的所述源极、漏极和主体区电极设置为所述禁止电压。
5.根据权利要求4所述的方法，其中所述禁止电压是0V。
全文摘要
本发明提供一种对非易失性存储器NVM单元阵列进行编程的方法，所述NVM单元阵列包含多个全NMOS四晶体管NVM单元。单元中的四个NMOS晶体管的栅极电极连接到共同存储节点。根据所述编程方法的实施例，将第一NMOS编程晶体管、第二NMOS读取晶体管、第三NMOS擦除晶体管和第四NMOS控制晶体管的漏极、主体区和源极以及栅极电极全部设置为正参考电压。对于所述阵列中经选择用于编程的每一NVM单元，接着将禁止电压施加到所述读取晶体管的所述源极、漏极和主体区电极，同时使所述编程晶体管的所述源极和漏极电极维持处于所述正参考电压且使所述编程晶体管的所述主体区电极维持处于所述正参考电压或处于所述禁止电压。对于所述阵列中未经选择用于编程的每一NVM单元，将所述读取晶体管和所述编程晶体管的所述源极、漏极和主体区电极设置为所述禁止电压。对于所述阵列中待编程的那些单元，使所述控制晶体管的所述互连的源极、漏极和主体区电极从所述正参考电压倾斜下降到预定义负控制电压持续预选定编程时间，同时使所述擦除晶体管的所述互连的源极、漏极和主体区电极从正供应电压倾斜下降到预定义负擦除电压持续所述预选定编程时间。对于待编程的每一单元，在所述预选定时间结束时，使所述控制晶体管的所述互连的源极、漏极和主体区电极从所述预定义负控制电压倾斜上升到所述供应电压，同时使所述擦除晶体管的所述互连的源极、漏极和主体区电极从所述预定义负擦除电压倾斜上升到所述正参考电压。对于所述阵列中的每一NVM单元，接着使所述编程、擦除和控制晶体管的所述源极、漏极、主体区和栅极电极返回到所述正参考电压，同时将所述读取晶体管的所述源极、漏极和主体区电极设置为所述禁止电压。
文档编号G06F13/38GK102741825SQ201080062922
公开日2012年10月17日 申请日期2010年11月29日 优先权日2010年2月2日
发明者乌梅尔·卡恩, 安德鲁·J·富兰克林, 帕维尔·波普勒瓦因, 恒扬·詹姆斯·林 申请人:国家半导体公司