专利名称：双处理器系统及双处理器系统的通信方法
技术领域：
本发明涉及一种双处理器系统，尤其涉及一种基于双口随机存取存储器(DoublePorts Random Access Memory, DPRAM)的双处理器系统及其通信方法。
背景技术：
双处理器系统广泛应用于电子装置中。随着3G无线网络的盛行，双处理器之间传输速度的要求也越来越高，传统的串口传输速度已难以满足双处理器的传输速度的要求，在此背景下，DPRAM被广泛应用在双处理器平台当中，以满足双处理器系统的高速传输速度的要求。在该双处理器系统中，第一处理器与第二处理器共享DPRAM进行数据和消息的交互，以实现二者的通信。 所述DPRAM包括用以存储数据的数据区、用以存储中断信号的邮箱(Mail Box)区及分别连接至第一处理器及第二处理器的第一中断引脚及第二中断引脚。请参阅图1，第一处理器40及第二处理器50通过DPRAM60建立通信的原理如下步骤(I)、第一处理器40向数据区61写入数据；步骤(2)、第一处理器40向DPRAM60内设的第二 Mail Box622写中断数据(告知第二处理器50数据区61内有第一处理器40发送的数据)，此时第二中断引脚Int2将产生一个低电平信号并保持低电位；步骤(3)、第二处理器50在第二中断引脚Int2的低电平信号的触发下读取第二 Mail Box622中的信号，待第二 Mail Box622中的信号读取完后，第二中断引脚Int2将产生一个高电平信号并保持高电位；步骤(4)、第二处理器50在高电平信号的触发下读取数据区61内的数据；步骤(5)、第二处理器50向DPRAM60内设的第一 MailBox621写中断数据(告知第一处理器发送的数据已被处理)，此时，第一中断引脚Intl将产生一个低电平信号并保持低电位；步骤￠)、第一处理器40在第一中断引脚Intl产生的低电平信号的触发下读取第一Mail Box621内的内容，即可获知第二处理器50已处理了第一处理器4发送的数据。可见，上述现有双处理器通信系统中每一次数据的传输都需要在两个处理器之间进行多次通信，还需要设置专门的总线控制电路实现两个处理器对DPRAM的分时访问，工作流程较为复杂，而且数据交换的速度较慢，容易影响双处理器系统的传输速度。
发明内容
针对上述问题，有必要提供一种传输速度较快的双处理器系统。另，还有必要提供一种上述双处理器系统的通信方法。一种双处理器系统，其包括第一处理器、第二处理器及双口随机存取存储器(Double Ports Random Access Memory, DPRAM),所述 DPRAM 包括数据区、Mail Box 区及配置区，Mail Box区包括对应第一处理器设置的第一 Mail Box、对应第二处理器设置的第二MailBox、第一中断引脚及第二中断引脚，该第一中断引脚及第二中断引脚均连接至第一处理器及第二处理器，所述第一处理器向数据区写入待发送至第二处理器的数据，并向第二Mail Box写入数据，且当第二处理器读取第二 Mail Box内的数据时，第二中断引脚将产生一高电平信号，所述第一处理器还向配置区写入中断数据，第二处理器预先读取配置区内的中断数据，并根据中断数据提取数据区内存储的数据后，再读取第二 Mai I Box内的数据，使第二中断引脚产生一高电平信号，第一处理器根据是否接收到第二中断引脚产生的高电平信号判断发送的数据是否已被处理。一种双处理器系统的通信方法，包括以下步骤提供一种双处理器系统，包括第一处理器、第二处理器及双口随机存取存储器(Double Ports Random Access Memory,DPRAM)，所述DPRAM包括数据区及Mail Box区，MaiI Box区包括第一 Mail Box、第二 MailBox、第一中断引脚及第二中断引脚，该第一中断引脚及第二中断引脚均连接至第一处理器及第二处理器；第二处理器向数据区写入发送至第一处理器的数据；第二处理器向第一Mail Box及配置区写入中断数据；第一处理器读取配置区内的中断数据；第一处理器读取数据区内存储的数据；第一处理器读取第一 Mail Box中的数据，使第一中断引脚产生一高电平信号；第二处理器根据是否接收到第一中断引脚产生的高电平信号判断第二处理器发送至数据区内的数据是否已被处理。相较于现有技术，本发明所述的双处理器系统，DPRAM的第一中断引脚及第二中断引脚均连接至第一处理器及第二处理器，且其待数据区内的数据被对应处理器处理后才使对应的中断引脚高电位，如此，发送数据的处理器即可通过是否接收到对应中断引脚产生的高电位信号判断发送的数据是否已被处理，而无需再次建立通信连接，再通过由处理方发送反馈信息的方式告知发送方数据已被处理。显然，与现有技术相比，本发明的双处理器系统的工作流程得到简化，传输速度更快，使用更加方便。
图I是现有双处理器系统的结构框图。图2是本发明较佳实施方式的双处理器系统的第二处理器向第一处理器传送数据的功能框图。图3是图2所示双处理器系统的第二处理器向第一处理器传送数据实现通信的方法流程图。主要元件符号说明
权利要求
1.一种双处理器系统，其包括第一处理器、第二处理器及双口随机存取存储器(DoublePorts Random Access Memory,DPRAM),所述DPRAM包括数据区及邮箱(Mail Box)区,MailBox区包括第一 Mail Box、第二 Mail Box、第一中断引脚及第二中断引脚,该第一中断引脚及第二中断引脚均连接至第一处理器及第二处理器，当所述第二处理器向数据区写入待发送至第一处理器的数据，并向第一 Mail Box内写入数据，且第一处理器读取第一 Mail Box内的数据后，第一中断引脚将产生一高电平信号，其特征在于所述DPRAM还包括配置区，当所述第二处理器还向配置区写入中断数据，第一处理器预先读取配置区内的中断数据，并根据中断数据提取数据区内存储的数据后，再读取第一 Mail Box内的数据，以使第一中断引脚产生一高电平信号，第二处理器根据是否接收到第一中断引脚产生的高电平信号相应判断发送的数据是否已被处理。
2.如权利要求I所述的双处理器系统，其特征在于所述第二处理器向第一Mail Box写入数据时，所述第一中断引脚将产生一低电平信号，所述第一处理器在该低电平信号的触发下预先读取配置区内的中断数据。
3.如权利要求I所述的双处理器系统，其特征在于所述数据区包括若干子数据区，所述配置区内的中断数据用以告知第一处理器，某一子数据区内存储有发送至第一处理器的数据。
4.如权利要求I所述的双处理器系统，其特征在于当第一处理器向第二处理器发送数据时，第一处理器先将数据发送至数据区，并向第二Mail Box及配置区均写入中断数据，使第二中断引脚产生一低电平信号。
5.如权利要求4所述的双处理器系统，其特征在于所述第二处理器接收到第二中断引脚的低电平信号后，第二处理器读取配置区内的中断数据，并根据中断数据读取数据区内数据，再读取第二 Mailbox内的数据，以使第二中断引脚产生一高电平信号，第一处理器根据是否接收到第二中断引脚产生的高电平信号判断发送的数据是否已被处理。
6.一种双处理器系统的通信方法，包括以下步骤 提供一种双处理器系统，包括第一处理器、第二处理器及双口随机存取存储器(DoublePorts Random Access Memory, DPRAM),所述 DPRAM 包括数据区及 Mail Box 区，Mail Box区包括第一 MailBox、第二 Mail Box、第一中断引脚及第二中断引脚，该第一中断引脚及第二中断引脚均连接至第一处理器及第二处理器； 第二处理器向数据区写入发送至第一处理器的数据； 第二处理器向第一 Mail Box及配置区写入中断数据； 第一处理器读取配置区内的中断数据； 第一处理器读取数据区内存储的数据； 第一处理器读取第一 Mail Box中的数据，使第一中断引脚产生一高电平信号； 第二处理器根据是否接收到第一中断引脚产生的高电平信号判断第二处理器发送至数据区内的数据是否已被处理。
7.如权利要求6所述的双处理器系统的通信方法，其特征在于所述第二处理器向第一 Mail Box及配置区写入中断数据及第一处理器读取配置区内的中断数据的步骤包括以下子步骤所述第二处理器向第一 Mail Box及配置区写入中断数据；使第一中断引脚产生一低电平信号；第一处理器接收到所述低电平信号并在该信号的触发下读取配置区内的数据。
8.如权利要求6所述的双处理器系统的通信方法，其特征在于所述第二处理器根据是否接收到第一中断引脚产生的高电平信号判断第二处理器发送至数据区内的数据是否已被处理这一步骤还包括以下子步骤若第二处理器接收到第一中断引脚产生的高电平信号，则通信结束；若第二处理器未接收到第一中断引脚产生的高电平信号，则继续执行判断是否接收到第一中断引脚产生的高电平信号的步骤。
全文摘要
本发明提供一种双处理器系统，包括第一处理器、第二处理器及DPRAM，DPRAM包括数据区、Mail Box区及配置区，Mail Box区包括第一Mail Box、第二Mail Box、第一中断引脚及第二中断引脚，第一处理器向数据区写入待发送的数据，并向第二Mail Box及配置区写入数据，且当第二处理器读取第二Mail Box内的数据时，第二中断引脚产生一高电平信号，第二处理器预先读取配置区内的中断数据，并提取数据区内存储的数据后，再读取第二Mail Box内的数据，使第二中断引脚产生一高电平信号，第一处理器根据是否接收到高电平信号判断数据是否已被处理。本发明还提供一种双处理器系统的通信方法。
文档编号G06F15/167GK102654858SQ201110053259
公开日2012年9月5日 申请日期2011年3月4日 优先权日2011年3月4日
发明者熊文飞 申请人:国基电子(上海)有限公司, 鸿海精密工业股份有限公司