专利名称：一种irig-b(dc)码的串口智能解码实现方法
技术领域：
本发明涉及时间统一技术领域，用于IRIG-B(DC)码解调或检测设备中，是一种IRIG-B (DC)码RS232串口智能解码方法，具体地说，是涉及一种IRIG-B (DC)码的正反极性的RS232串口智能解码的实现方法。
背景技术：
IRIG-B(DC)码是传递时间的一种编码方式。IRIG-B(DC)码具有在有线传递时间信息上抗干扰能力强、传播距离远，精度高等特点，因此，它被广泛运用于时间统一技术上。现在对时间的要求越来越高，除了准确性，可靠性是同样重要的一个指标。用最小的，最简单的电路，实现所需的功能，是解决可靠性的一个重要途径。本发明与传统解码方法相比，具有电路结构简单，可靠性高，成本低，且可实现IRIG-B (DC)码的正、反极性 解码等特点。
发明内容
本发明的目的在于提供一种简单的解调IRIG-B(DC)码的方法，除了硬件电路结构简单以外，软件设计也相对简单，可以解正负极性的IRIG-B(DC)码，提高了系统的可靠性，智能性。为了实现上述目的，本发明采用的技术方案如下
一种IRIG-B (DC)码的串口智能解码实现方法，其特征在于，包括实现解码功能的具有双RS232串行接口的Atmegal28芯片，一个串口负责解码，另外一个串口负责通信。外加一个能够放出准秒信号和反相，整形等功能的逻辑可编程芯片XC9536。在电路上，将IRIG-B (DC)码接入具有双RS232串行接口的芯片，同时接入XC9536
-H-* I I
心/T OIRIG-B(DC)码是由一系列2ms、5ms、8ms的脉冲信号组成，速率是每秒100个这样的脉冲。由于速率慢，它具有良好的抗干扰能力。同时，在解码上，如果把IRIG-B(DC)码倒相，则脉冲的有效信息在每个脉冲周期后面，每个脉冲周期最前面都有一个下降沿，形成低电平，后面有了上升沿，形成高电平，这正好符合RS232串行信息的格式，以Ibit低电平为起始位，以Ibit高电平为停止位，为RS232串行解调IRIG-B(DC)码提供了可能。在RS232串行解调IRIG-B(DC)码电路中，由上述分析可知，软件在串行接收程序上，将速率设置成为lkbit，在正常情况下将会在串行数据中收到OxFE，OxFO,0x80，对应着IRIG-B(DC)码的编码脉冲2ms、5ms、8ms。因此可进行实现解码，并由此放出准秒控制脉冲到可编程逻辑芯片XC9536，放出准秒信息。如果解调出的信息连续的不是OxFE，OxFO, 0x80中的一个，但同时又有信息，则传送一个倒相信息给XC9536，可实现IRIG-B(DC)码的正负极性解码功能。本发明可用于IRIG-B(DC)码解调或检测设备上，解码精度在O. Ius左右，属于时间统一技术。
图I为本发明的原理框图。图2为本发明的物理结构示意图。图3为本发明实现方法的程序流程图。
具体实施方式
下面结合附图对本发明作进一步说明。如图1，IRIG-B (DC)码RS232串口智能解码方法，其硬件部分包括双RS232串口的单片机Atmegal28，可编程逻辑器件XC9536。输入的IRIG-B (DC)码送入XC9536，经过XC9536 反相的 IRIG-B (DC)码再送入 ATmegal28 的 RS232 串口。单片机Atmegal28的工作包括接收来自己XC9536倒相的IRIG-B (DC)码，即可以收到OxFE，OxFO,0x80，即2ms，5ms, 8ms脉冲信号，然后再根据IRIG-B (DC)码的编码规则进行解码。首先是要收到两个0x80，即可知道，已经收到秒头，然后数码元个数，进行相应时间的解码。如果收到的数不是0xFE，0xF0，0x80，则发一个倒相信号给XC9536，XC9536将不到相的信号送给单片机RS232串口，进行解码。同时，在解码过程中，如果上位机进行访问，则用另外一个串行接口送出解码信息，完成和上位机的通信功能。XC9536的功能是把IRIG-B (DC)码反相，如果极性本来就是反相的，则在单片机的控制信号下，直接把IRIG-B (DC)码送入单片机串口进行解码。同时，XC9536还可以将信号整形成需要的脉冲宽度，然后输出，作为准秒信号。
权利要求
1.一种IRIG-B (DC)码的串口智能解码实现方法，其特征在于，包括具有双RS232串口的解码芯片，以及可编程逻辑芯片CPLD，所述控制芯片与可编程逻辑芯片相连接，信号输入CPLD，输出信号通过RS232串口输出，并通过CPLD放出准秒信号。
2.根据权利要求I所述的IRIG-B(DC)码的串口智能解码实现方法，其特征在于，所述控制芯片为ATmegal28。
3.根据权利要求I所述的IRIG-B(DC)码的串口智能解码实现方法，其特征在于，所述控制芯片为双RS232串口的单片机。
4.根据权利要求I所述的IRIG-B(DC)码的串口智能解码实现方法，其特征在于，所述可编程逻辑芯片为XC9536。
5.根据权利要求I所述的IRIG-B(DC)码的串口智能解码实现方法，其特征在于，所述电路与上位机的通信接口为RS232串行接口。
6.根据权利要求I所述的IRIG-B(DC)码的串口智能解码实现方法，实现过程的特征包括单片机的RS232串行接口接收来自己经过CPLD的倒相的IRIG-B (DC)码，倒相受单片机的控制；倒相后的IRIG-B (DC)码，在串口波特率为1000的接收速率下，可以接收到OxFE，OxFO, 0x80,分别代表编码脉冲2ms，5ms, 8ms，然后可以找到2个8ms脉冲的起始位置，进行解码；倒相控制脚是单片机接入CPLD的IO接口，程序能过串口数据判断输入的信号是正极性还是反极性信号，判断的过程是如果收到的信号连续的不是0XFE，0XF0，0X80，则进行倒相控制，让CPLD把极性倒相，再送到单片机的串口上来解码。
全文摘要
本发明提出的一种IRIG-B(DC)码的RS232串口智能解码方法，具体地说，是涉及一种IRIG-B(DC)码的正反极性的RS232串口智能解码的实现方法，解决了现有的IRIG-B(DC)码的解码硬件电路复杂，输入信号极性不能接错的缺点。该解码方法中硬件部分包括带有双RS232串口的单片机，可编程逻辑器件。本发明电路结构简单，可实现IRIG-B(DC)码的正、反极性解码。
文档编号G06F13/38GK102915288SQ20111021614
公开日2013年2月6日 申请日期2011年7月31日 优先权日2011年7月31日
发明者李猛, 沈卓 申请人:成都天奥电子股份有限公司