专利名称：一种半实物信号发生器及其使用方法
技术领域：
本发明涉及一种信号发生器，尤其涉及一种半实物信号发生器及其使用方法，具体适用于将Nios II软核处理器、DDS技术、SOPC技术与上位机软件、下位机硬件相结合以
产生信号。
背景技术：
目前，市面上专用的函数信号发生器主要有模拟和数字两种类型。模拟信号发生器采用模拟电路完成信号的变换，精度低、失真大，已经基本不再使用；数字信号发生器多采用DDS技术，利用DSP与FPGA相结合的方式完成信号的计算并且输出，虽然精度较高，但要求电路具有较强的运算能力，成本较高。此外，现有的信号发生器多采用面板按键控制的方式设置波形的参数和类型，不仅人机界面显示不够直观，而且设备体积较大、成本较高。中国专利公开号为CN101162398A，
公开日为2008年4月16日的发明专利公开了一种基于FPGA的任意信号发生器，包括PC、USB控制器、MCU3、MCU接口模块、晶振、EPC2、时钟控制器、双通道DA输出电路、频率控制器、寄存器矩阵单元、键盘、键盘扫描模块、FLASH、 FLASH控制模块、TFT显示器、TFT控制模块、DDS信号产生器、波形合成模块及其它波形产生器；使用时，在软件控制界面上，输入频谱图和相位谱图参数后，软件自动完成频谱信息识别，得到频点的幅度与相位参数；然后将采样值量化编码后得到时域信息表，下载到DDS 产生电路的RAM中，实现周期或非周期的时域信号还原输出，且波形幅度在线步进可调。虽然该发明能够通过频域输入、时域输出的方式产生所需的信号，但其仍旧具有以下缺陷
首先，该发明是通过频域输入、时域输出的方式产生所需的信号，而不是对信号波形的各种参数进行直接设定，直接针对性较弱，存在一定程度的失真，尤其在频域输入、时域输出之间还要经傅里叶变换才能实现，这进一步增加了失真的可能性，因此该发明的精确度较差；
其次，该发明通过PC机及其上装载的软件完成信号数据，再通过USB接口依次传送到 MCU、下位机中的FPGA芯片以产生信号，其中，在信号数据产生时，只能得到时域信息表，而对于实际产生信号的具体情况没有仿真显示，直观性太差，一旦设置有误，只能在下位机显示后才能反映出来，然后进行返工，较大的浪费了人力与物力，增加了生产成本，此外，该发明没有充分利用FPGA芯片的内部资源，而是通过MCU、FPGA芯片相组合的方式对信号数据进行运算，从而完成信号发生，这不仅增加了设备的体积，而且再次增加了生产成本，因此该发明不仅直观性较弱，而且生产成本较高；
第三，该发明中频谱图与相位谱图的输入、傅里叶变换、周期采样等操作，都依赖于手工输入，这增加了操作难度，因此该发明的自动化程度较低；
第四，该发明中的上位机是通过USB接口将信号数据依次传送到MCU、FPGA芯片中的， 不仅传输距离有限，而且只能进行一对一的传输，极大的限制了该装置的应用范围，因此该发明的应用范围较窄。
发明内容
本发明的目的是克服现有技术中存在的精确度较差、直观性较弱、生产成本较高、 自动化程度较低、应用范围较窄的缺陷与问题，提供一种精确度较高、直观性较强、生产成本较低、自动化程度较高、应用范围较广的半实物信号发生器及其使用方法。为实现以上目的，本发明的技术解决方案是一种半实物信号发生器，包括相互连接的上位机和下位机，所述下位机包括FPGA芯片与DA转换器电路，FPGA芯片的一端与上位机通信连接，另一端与DA转换器电路相连接，且在FPGA芯片上连接有电源、串行FLASH与时钟；
所述上位机上装载有波形设计仿真软件，所述下位机的数量至少为一个，且下位机还包括信号调理电路；所述FPGA芯片上还连接有RS232接口、以太网接口与SDRAM存储器，且在FPGA芯片内设置有Nios II软核处理器、DDS模块、双口 RAM与频率控制字寄存器；
所述Nios II软核处理器包括CPU处理器、URAT控制器、SDRAM控制器、EPCS控制器、 以太网控制器、一号PIO控制器与二号PIO控制器，CPU处理器通过URAT控制器、SDRAM控制器、EPCS控制器、以太网控制器分别与RS232接口、SDRAM存储器、串行FLASH、以太网接口通信连接，RS232接口、以太网接口的另一端均与上位机通信连接，CPU处理器通过一号 PIO控制器与双口 RAM相连接，双口 RAM的另一端分别与DDS模块、DA转换器电路相连接， DDS模块的另一端依次通过频率控制字寄存器、二号PIO控制器与CPU处理器相连接，DA转换器电路的另一端与信号调理电路相连接。所述上位机为PC机，所述FPGA芯片采用Altera公司的Cyclone、Cyclone II或 Cyclone III系列芯片。所述DA转换器电路包括一个高速DA转换器和一个低速高精度DA转换器，高速DA 转换器的一端与双口 RAM相连接，另一端与信号调理电路相连接，低速高精度DA转换器的一端与双口 RAM相连接，另一端作为高速DA转换器的基准源输入。所述信号调理电路包括固定增益放大器、LC滤波器与功率放大器，该固定增益放大器与高速DA转换器的另一端相连接。一种上述半实物信号发生器的使用方法，该使用方法依次包括以下步骤 第一步先对上位机内装载的波形设计仿真软件进行设置，其设置方法包括界面手动
设置和程序调用自动设置，其设置内容包括通信端口、信号类型、幅值、频率、相位和高低电平；所述通信端口包括RS232接口或以太网接口，所述信号类型包括标准波形中的正弦波、三角波与方波；
第二步上述设置内容结束后，再在上位机的屏幕上显示出仿真波形，如果显示的仿真波形符合要求，则由该波形设计仿真软件生成下位机中DDS模块所需的模块参数，该模块参数包括波形ROM表数据、相位累加器初始值与幅值控制信号，然后通过RS232接口或以太网接口将该模块参数传送到下位机；
第三步先接通电源，再通过串行FLASH对FPGA芯片进行配置，并对Nios II软核处理器进行程序加载，然后由Nios II软核处理器通过RS232接口或以太网接口接收上位机发送来的模块参数，并将该模块参数存入SDRAM存储器中，再由CPU处理器进行运算，然后将运算所得的数字信号存入双口 RAM中，并与DDS模块配合将该数字信号传给DA转换器电路，再由DA转换器电路将该数字信号转换为模拟信号，然后由信号调理电路处理，此时即可得到最终信号。所述第一步中的设置内容还包括信号的运算与调制，其设置方法为先完成两组信号的设置，再选择运算方式，该运算方式包括加、减、乘运算与信号调制，然后确定，即可结束信号的运算与调制的设置。所述第一步中，当采用界面手动设置方式时，其信号类型还包括任意波形，该任意波形的设置方式为先打开波形绘制面板，再用鼠标在波形绘制面板中手工绘制想要的波形，然后点击完成，即可结束任意波形的设置。所述第一步中，幅值的最大值为5V，频率为0. IHz - IOMHz。与现有技术相比，本发明的有益效果为
1、由于本发明一种半实物信号发生器及其使用方法中先在波形设计仿真软件中设置通信端口、信号类型、幅值、频率、相位和高低电平，再在上位机的屏幕上显示出仿真波形， 如果显示的波形符合要求，则由该波形设计仿真软件生成DDS模块需要的模块参数；首先， 本发明设置的内容为信号波形的直接参数，直接针对性较强，不易失真，具有较高的精确度，而且，本发明在设置时还可以进行信号的运算与调制，能够进一步的提高精确度；其次， 本设计是先显示仿真波形，符合要求才生成模块参数，不仅直观性较强，而且便于提高精确度与避免返工，节省了生产成本，尤其是当采用界面手动设置方式时，其信号类型为任意波形，该任意波形完全靠手绘制成，直观性极强。因此本发明不仅精确度较高、直观性较强，而且生产成本较低。2、由于本发明一种半实物信号发生器及其使用方法中在FPGA芯片内嵌有Nios II软核处理器，该Nios II软核处理器能对上位机传输来的数据进行存储、运算，并将运算所得的数字信号存入双口 RAM中，并与DDS模块配合将该数字信号传给DA转换器电路，该种Nios II软核处理器设计充分利用了 FPGA芯片的内部资源，结合了 FPGA芯片处理数字电路速度快的优点以及Nios II软核处理器处理控制任务与数据通信方便的优点，而不是像现有技术那样通过MCU、FPGA芯片相组合的方式对信号数据进行运算，本设计不仅减少了系统的运算量，而且节省了一块MCU、集成的键盘与显示屏，简化了硬件结构，缩小了设备的体积，降低了设备的成本。因此本发明的生产成本较低。3、由于本发明一种半实物信号发生器及其使用方法在波形设计仿真软件中设置通信端口、信号类型、幅值、频率、相位和高低电平时，其设置方法包括界面手动设置和程序调用自动设置，该程序调用自动设置是指可通过编写程序(Matlab、VC++)的方式完成设置， 大大减轻了手工操作的疲劳。因此本发明的自动化程度较高。4、由于本发明一种半实物信号发生器及其使用方法中的上位机可以采用为普通的PC机，该设计不仅能够有效利用PC机运算速度快、人机界面友好的特点，以解决下位机运算量大、按键设置不方便的技术难题，而且还可广泛应用在实验室等已经配备有PC机、 需要信号源的场合，能在不降低仪器性能的条件下，降低信号发生器的体积与成本，达到以较低成本、简单硬件、较小体积实现信号仿真与输出的目的；而且，本发明中的上位机可通过以太网接口将数据输送给多台下位机，不仅传输距离较远，而且传输对象为一对多，大大扩大了本发明的应用范围；此外，本发明不仅可以应用到仪器仪表的设计，还可以应用到需要任意信号发生的电路中，作为其中的子模块独立使用，即可由下位机将上位机传输的数
6据保存到串行FLASH中，然后将下位机脱离上位机使用，即不再需要上位机软件往下位机传输数据，使用时只需上电，串行FLASH中保存的数据就会加载到SDRAM存储器中，扩大了本设计的应用范围。因此本发明的应用范围较广。5、由于本发明一种半实物信号发生器及其使用方法中的DA转换器电路包括一个高速DA转换器和一个低速高精度DA转换器，低速高精度DA转换器的输出是高速DA转换器的基准源输入，该设计用一片高精度的低速DA转换器的输出电压作为高速DA转换器的参考电压，此时，在较小的输出电压时每一位分辨率对应的电压值更小，便于对波形信号的幅值进行调整，大大提高了系统动态调节幅值过程中的精度，减少了噪声，降低了误差。因此本发明的精确度较高。
图1是本发明的结构示意图。图2是图1中DA转换器电路的结构示意图。图中上位机1、下位机2、FPGA芯片3、串行FLASH4、RS232接口 5、SDRAM存储器 6,Nios II软核处理器7、CPU处理器71、URAT控制器72、SDRAM控制器73、EPCS控制器74、 以太网控制器75、一号PIO控制器76、二号PIO控制器77、DDS模块8、DA转换器电路9、高速DA转换器91、低速高精度DA转换器92、信号调理电路10、电源11、时钟12、以太网接口 13、双口 RAM14、频率控制字寄存器15。
具体实施例方式以下结合
和具体实施方式
对本发明作进一步详细的说明。参见图1 -图2，一种半实物信号发生器，包括相互连接的上位机1和下位机2，所述下位机2包括FPGA芯片3与DA转换器电路9，FPGA芯片3的一端与上位机1通信连接， 另一端与DA转换器电路9相连接，且在FPGA芯片3上连接有电源11、串行FLASH4与时钟 12 ；
所述上位机1上装载有波形设计仿真软件，所述下位机2的数量至少为一个，且下位机2还包括信号调理电路10 ；所述FPGA芯片3上还连接有RS232接口 5、以太网接口 13与 SDRAM存储器6，且在FPGA芯片3内设置有Nios II软核处理器7、DDS模块8、双口 RAM14 与频率控制字寄存器15 ；
所述Nios II软核处理器7包括CPU处理器71、URAT控制器72、SDRAM控制器73、EPCS 控制器74、以太网控制器75、一号PIO控制器76与二号PIO控制器77，CPU处理器71通过 URAT控制器72、SDRAM控制器73、EPCS控制器74、以太网控制器75分别与RS232接口 5、 SDRAM存储器6、串行FLASH4、以太网接口 13通信连接，RS232接口 5、以太网接口 13的另一端均与上位机1通信连接，CPU处理器71通过一号PIO控制器76与双口 RAM14相连接， 双口 RAM14的另一端分别与DDS模块8、DA转换器电路9相连接，DDS模块8的另一端依次通过频率控制字寄存器15、二号PIO控制器77与CPU处理器71相连接，DA转换器电路9 的另一端与信号调理电路10相连接。所述上位机1为PC机，所述FPGA芯片3采用Altera公司的Cyclone、Cyclone II 或Cyclone III系列芯片。
所述DA转换器电路9包括一个高速DA转换器91和一个低速高精度DA转换器 92，高速DA转换器91的一端与双口 RAM14相连接，另一端与信号调理电路10相连接，低速高精度DA转换器92的一端与双口 RAM14相连接，另一端作为高速DA转换器91的基准源输入。所述信号调理电路10包括固定增益放大器、LC滤波器与功率放大器，该固定增益放大器与高速DA转换器91的另一端相连接。—种上述半实物信号发生器的使用方法，该使用方法依次包括以下步骤 第一步先对上位机1内装载的波形设计仿真软件进行设置，其设置方法包括界面手
动设置和程序调用自动设置，其设置内容包括通信端口、信号类型、幅值、频率、相位和高低电平；所述通信端口包括RS232接口 5或以太网接口 13，所述信号类型包括标准波形中的正弦波、三角波与方波；
第二步上述设置内容结束后，再在上位机1的屏幕上显示出仿真波形，如果显示的仿真波形符合要求，则由该波形设计仿真软件生成下位机2中DDS模块8所需的模块参数，该模块参数包括波形ROM表数据、相位累加器初始值与幅值控制信号，然后通过RS232接口 5 或以太网接口 13将该模块参数传送到下位机2 ；
第三步先接通电源11，再通过串行FLASH4对FPGA芯片3进行配置，并对Nios II软核处理器7进行程序加载，然后由Nios II软核处理器7通过RS232接口 5或以太网接口 13接收上位机1发送来的模块参数，并将该模块参数存入SDRAM存储器6中，再由CPU处理器71进行运算，然后将运算所得的数字信号存入双口 RAM14中，并与DDS模块8配合将该数字信号传给DA转换器电路9，再由DA转换器电路9将该数字信号转换为模拟信号，然后由信号调理电路10处理，此时即可得到最终信号。所述第一步中的设置内容还包括信号的运算与调制，其设置方法为先完成两组信号的设置，再选择运算方式，该运算方式包括加、减、乘运算与信号调制，然后确定，即可结束信号的运算与调制的设置。所述第一步中，当采用界面手动设置方式时，其信号类型还包括任意波形，该任意波形的设置方式为先打开波形绘制面板，再用鼠标在波形绘制面板中手工绘制想要的波形，然后点击完成，即可结束任意波形的设置。所述第一步中，幅值的最大值为5V，频率为0. IHz - IOMHz。本发明的原理说明如下
波形设计仿真软件该软件装载于上位机内，具有动态链接调用功能，而动态链接调用功能可以实现信号参数的程序设定，在Matlab、VC++等程序中可通过编写程序代码完成设定，因而该软件才能通过程序调用自动设置仿真波形的参数。电源输入220V交流电压，输出士5V、士 15V或3. 3V直流电压，供整个系统工作。RS232接口 其对应的接口电路由MAX232芯片完成，可以通过串口互联线与上位机进行通信。时钟主要供给FPGA芯片的时钟使用，因为系统的最高输出信号频率为10M，根据乃奎斯特采样定律，最高输出频率为系统时钟的一半，此处采用50M晶振完全可以满足要求。SDRAM存储器用于存储数据进行高速读写。
FPGA芯片上的SDRAM电路用于提供Nios II软核运行的内存空间以及存储高速数据。EPCS系列串行Flash配置芯片用来保存FPGA的配置文件，保证FPGA上电后程序的加载。FPGA芯片上的EPCS电路采用Altera公司的EPCS16芯片，用于保存FPGA的配置文件，并且在复位后，自动将程序代码从EPCS中复制到SDRAM中。PIO控制器的作用是中间控制器由于FPGA芯片不像普通单片机一样控制IO 口， 因此需要PIO控制器来模拟类似单片机上的普通IO 口的功能，一号、二号PIO控制器的设置是为了说明NiOS II软核处理器要控制其他电路就必需这样一个中间控制器。DA转换器电路参见图2，采用两级DA芯片共同工作的结构，利用一个串行高精度 DA作为另外一个高速DA转换器的基准源，大大提高了系统动态调节幅值过程中的精度、减少了噪声、降低了误差。一般而言，幅值调节可以通过直接修改波形ROM表的幅值大小来实现，但这种方法只能实现幅值较大时的调节，幅值小时，用这种方法就不精确了。为此，本发明在DA转换器电路里采用两级DA芯片共同工作的设计，该设计采用硬件来实现高精度的幅值调节，用一片高精度的低速DA转换器的输出电压作为高速DA转换器的参考电压，在较小的输出电压时每一位分辨率对应的电压值更小，便于在幅值小时对幅值进行调节，从而提高了系统的精度。信号调理电路包括固定增益放大器、LC滤波器、功率放大器三个部分，由于DA转换器电路输出的信号为2Vpp，需要增加固定增益为5的放大器，LC滤波器设置截止频率为 20M，滤除系统的高次噪声，功率放大电路增加电流的输出能力，并且保证输出信号不因负载的变化而变化。以太网接口 包括网络变压器与以太网控制芯片，它可以将该种信号发生器接入局域网，通过不同的ID识别每一台仪器，可以通过网络接受数据，实现网络控制。实施例1
一种半实物信号发生器，包括上位机1和至少一个下位机2，上位机1上装载有波形设计仿真软件，下位机2包括FPGA芯片3、DA转换器电路9与信号调理电路10，FPGA芯片 3上连接有串行FLASH4、RS232接口 5、电源11、SDRAM存储器6、时钟12与以太网接口 13， FPGA芯片3内嵌有Nios II软核处理器7、DDS模块8、双口 RAM14与频率控制字寄存器15， Nios II软核处理器7包括CPU处理器71、URAT控制器72、SDRAM控制器73、EPCS控制器 74、以太网控制器75、一号PIO控制器76与二号PIO控制器77，CPU处理器71通过URAT控制器72、SDRAM控制器73、EPCS控制器74、以太网控制器75分别与RS232接口 5、SDRAM存储器6、串行FLASH4、以太网接口 13通信连接，RS232接口 5、以太网接口 13的另一端均与上位机1通信连接，CPU处理器71通过一号PIO控制器76与双口 RAM14相连接，双口 RAM14 的另一端分别与DDS模块8、DA转换器电路9相连接，DDS模块8的另一端依次通过频率控制字寄存器15、二号PIO控制器77与CPU处理器71相连接，DA转换器电路9的另一端与信号调理电路10相连接。所述DA转换器电路9包括一个高速DA转换器91和一个低速高精度DA转换器92，高速DA转换器91的一端与双口 RAM14相连接，另一端与信号调理电路 10相连接，低速高精度DA转换器92的一端与双口 RAM14相连接，另一端作为高速DA转换器91的基准源输入。所述信号调理电路10包括固定增益放大器、LC滤波器与功率放大器，该固定增益放大器与高速DA转换器91的另一端相连接。一种上述半实物信号发生器的使用方法，该使用方法依次包括以下步骤 第一步先对上位机1内装载的波形设计仿真软件进行设置，其设置方法包括界面手
动设置和程序调用自动设置，其设置内容包括通信端口、信号类型、幅值、频率、相位和高低电平；所述通信端口包括RS232接口 5或以太网接口 13，所述信号类型包括标准波形中的正弦波、三角波与方波；
所述设置内容还包括信号的运算与调制，其设置方法为先完成两组信号的设置，再选择运算方式，该运算方式包括加、减、乘运算与信号调制，然后确定，即可结束信号的运算与调制的设置；
当采用界面手动设置方式时，其信号类型还包括任意波形，该任意波形的设置方式为 先打开波形绘制面板，再用鼠标在波形绘制面板中手工绘制想要的波形，然后点击完成，即可结束任意波形的设置；
所述幅值的最大值为5V，频率为0. IHz - IOMHz ；
第二步上述设置内容结束后，再在上位机1的屏幕上显示出仿真波形，如果显示的仿真波形符合要求，则由该波形设计仿真软件生成下位机2中DDS模块8所需的模块参数，该模块参数包括波形ROM表数据、相位累加器初始值与幅值控制信号，然后通过RS232接口 5 或以太网接口 13将该模块参数传送到下位机2 ；
第三步先接通电源11，再通过串行FLASH4对FPGA芯片3进行配置，并对Nios II软核处理器7进行程序加载，然后由Nios II软核处理器7通过RS232接口 5或以太网接口 13接收上位机1发送来的模块参数，并将该模块参数存入SDRAM存储器6中，再由CPU处理器71进行运算，然后将运算所得的数字信号存入双口 RAM14中，并与DDS模块8配合将该数字信号传给DA转换器电路9，再由DA转换器电路9将该数字信号转换为模拟信号，然后由信号调理电路10处理，此时即可得到最终信号。由上可见，本发明不仅精确度较高、直观性较强、生产成本较低，而且自动化程度较高、应用范围较广。
权利要求
1.一种半实物信号发生器，包括相互连接的上位机(1)和下位机(2)，所述下位机(2) 包括FPGA芯片(3)与DA转换器电路(9)，FPGA芯片(3)的一端与上位机(1)通信连接，另一端与DA转换器电路(9)相连接，且在FPGA芯片(3)上连接有电源(11)、串行FLASH (4) 与时钟(12)，其特征在于所述上位机(1)上装载有波形设计仿真软件，所述下位机(2)的数量至少为一个，且下位机(2)还包括信号调理电路(10)；所述FPGA芯片(3)上还连接有RS232接口(5)、以太网接口(13)与SDRAM存储器(6)，且在FPGA芯片(3)内设置有Nios II软核处理器(7)、DDS 模块(8)、双口 RAM (14)与频率控制字寄存器(15)；所述Nios II软核处理器(7)包括CPU处理器(71)、URAT控制器(72)、SDRAM控制器 (73),EPCS控制器(74)、以太网控制器(75)、一号PIO控制器(76)与二号PIO控制器(77)， CPU处理器(71)通过URAT控制器(72 )、SDRAM控制器(73 )、EPCS控制器(74)、以太网控制器(75)分别与RS232接口(5)、SDRAM存储器(6)、串行FLASH (4)、以太网接口(13)通信连接，RS232接口(5)、以太网接口(13)的另一端均与上位机(1)通信连接，CPU处理器(71) 通过一号PIO控制器(76)与双口 RAM (14)相连接，双口 RAM (14)的另一端分别与DDS模块(8)、DA转换器电路(9)相连接，DDS模块(8)的另一端依次通过频率控制字寄存器(15)、 二号PIO控制器(77)与CPU处理器(71)相连接，DA转换器电路(9)的另一端与信号调理电路(10)相连接。
2.根据权利要求1所述的一种半实物信号发生器，其特征在于所述上位机(1)为PC 机,所述FPGA芯片(3)采用Altera公司的Cyclone、Cyclone II或Cyclone III系列芯片。
3.根据权利要求1或2所述的一种半实物信号发生器，其特征在于所述DA转换器电路(9 )包括一个高速DA转换器(91)和一个低速高精度DA转换器(92 )，高速DA转换器(91) 的一端与双口 MM (14)相连接，另一端与信号调理电路(10)相连接，低速高精度DA转换器(92)的一端与双口 RAM (14)相连接，另一端作为高速DA转换器(91)的基准源输入。
4.根据权利要求1或2所述的一种半实物信号发生器，其特征在于所述信号调理电路(10)包括固定增益放大器、LC滤波器与功率放大器，该固定增益放大器与高速DA转换器 (91)的另一端相连接。
5.一种权利要求1所述的半实物信号发生器的使用方法，其特征在于该使用方法依次包括以下步骤第一步先对上位机(1)内装载的波形设计仿真软件进行设置，其设置方法包括界面手动设置和程序调用自动设置，其设置内容包括通信端口、信号类型、幅值、频率、相位和高低电平；所述通信端口包括RS232接口(5)或以太网接口(13)，所述信号类型包括标准波形中的正弦波、三角波与方波；第二步上述设置内容结束后，再在上位机(1)的屏幕上显示出仿真波形，如果显示的仿真波形符合要求，则由该波形设计仿真软件生成下位机(2)中DDS模块(8)所需的模块参数，该模块参数包括波形ROM表数据、相位累加器初始值与幅值控制信号，然后通过RS232 接口(5)或以太网接口( 13)将该模块参数传送到下位机(2)；第三步先接通电源(11)，再通过串行FLASH (4)对FPGA芯片(3)进行配置，并对Nios II软核处理器(7)进行程序加载，然后由Nios II软核处理器(7)通过RS232接口(5)或以太网接口(13)接收上位机(1)发送来的模块参数，并将该模块参数存入SDRAM存储器(6)中，再由CPU处理器(71)进行运算，然后将运算所得的数字信号存入双口 RAM (14)中，并与DDS模块(8 )配合将该数字信号传给DA转换器电路(9 )，再由DA转换器电路(9 )将该数字信号转换为模拟信号，然后由信号调理电路(10)处理，此时即可得到最终信号。
6.根据权利要求6所述的一种半实物信号发生器的使用方法，其特征在于所述第一步中的设置内容还包括信号的运算与调制，其设置方法为先完成两组信号的设置，再选择运算方式，该运算方式包括加、减、乘运算与信号调制，然后确定，即可结束信号的运算与调制的设置。
7.根据权利要求5或6所述的一种半实物信号发生器的使用方法，其特征在于所述第一步中，当采用界面手动设置方式时，其信号类型还包括任意波形，该任意波形的设置方式为先打开波形绘制面板，再用鼠标在波形绘制面板中手工绘制想要的波形，然后点击完成，即可结束任意波形的设置。
8.根据权利要求5或6所述的一种半实物信号发生器的使用方法，其特征在于所述第一步中，幅值的最大值为5V，频率为0. IHz - IOMHz。
全文摘要
一种半实物信号发生器，包括实物与非实物部分，非实物部分为装载有波形设计仿真软件的上位机，实物部分为下位机，该下位机包括DA转换器电路、信号调理电路与内嵌有NiosII软核处理器的FPGA芯片，使用时，非实物部分通过手动或程序调用自动的方式设置仿真波形的参数，若显示的仿真波形符合要求，则生成、传输模块参数给下位机，再由NiosII软核处理器、双口RAM、DDS模块配合以将经处理的数字信号传给DA转换器电路，最后由DA转换器电路、信号调理电路处理后即可得到最终信号。本设计不仅精确度较高、直观性较强、生产成本较低，而且自动化程度较高、应用范围较广。
文档编号G06F1/02GK102426472SQ20111023950
公开日2012年4月25日 申请日期2011年8月19日 优先权日2011年8月19日
发明者刘畅, 孟磊, 徐华中 申请人:刘畅, 孟磊, 徐华中