专利名称：数字存储示波器的采集内存分配的制作方法
技术领域：
本发明一般涉及信号采集设备，更具体地涉及适合用于具有多个输入通道的数字存储示波器(digital storage oscilloscope)或者其他信号采集和显示设备的信号采集显示结构。
背景技术：
通常，数字存储示波器具有多个输入通道，多个通道中的每一个能够接收被测试的模拟信号。多个输入通道中的每一个具有各自的模/数(A/D)转换器，该模/数(A/D)转换器以预定的采样率将接收到的被测试的模拟信号数字化成一连串数字采样(digitalsamples)(或采样数据(sampledata))。如本领域技术人员所知的,数字存储示波器包括采集内存(acquisition memory)来存储多串数字化的采样来表示被测试的模拟信号。在采集内存中累积了足够的数字采样之后，数字存储示波器重构所接收的被测试模拟信号并将它们显示在显示屏上。尽管现有的数字存储示波器大体上满足了特定应用的需要，它们仍然存在一些缺点。具体地说，在现有的示波器中，采样率(sampling rates)和(内存)记录长度(recordlengths)对所有的输入通道来说都是相同的，该输入通道获取和/或测量不同的测试输入信号。在获取和/或测量不同的测试模拟信号的所有输入通道之间分享采集内存通常是不可能的，或者至少是不灵活的。现有的数字存储示波器可以使用两个(或者四个)通道来获取和/或测量一个输入信号，两个(或者四个)通道中的每一个接收该输入信号数据采样的一部分并且将这两(或者四)部分的采样数据存储入为这两个(或者四个)通道在采集内存中分配的两个(或四个)相应内存区域中。然后，现有的数字存储示波器基于存储在采集内存的两个(或者四个)内存区域中的两(或者四)部分的采样数据重构这一个输入信号。通过这种方式，现有的数字存储示波器可以使用所谓的“交织技术”通过关闭其他一个(或三个)输入通道而将其他一个(或三个)闲置的输入通道的路径“内部并入”一个工作的输入通道，使这个工作(active)的输入通道的采样率或者记录长度增加为两倍或者四倍。尽管现有的数字存储示波器可以为一个输入信号共享多个内存区域(通常为偶数个)，它们不能为所选中的(或工作的)通道(这些通道获取和/或测量不同的测试输入信号)按比例地分配采集内存中的内存区域(多个内存区域)，但不为未选的(或者闲置的)通道在采集内存中分配任何内存区域。换句话说，现有的数字存储示波器不能为所选的(或者工作的)通道(这些通道获取和/或测量不同的测试输入信号)动态地分配采集内存中的内存区域。此外，当数字存储示波器的多个输入通道获取和/或测量低频率和高频率(或速度)的信号时，现有的数字存储示波器使用的采样率与最高频率(或速度)的信号相适应。因此，在现有的数字存储示波器中，对于重构从输入通道各自所接收到的信号来说，分配给一个输入通道(该输入通道获取较低速度的信号)的采集内存资源可能不必要的大，而分配给另一个输入通道(该输入通道获取较快速度的信号)的采集内存资源则是不足够的。因此，需要提供改进的数字存储示波器中的信号采集显示结构，从而该数字存储示波器可以在多数个输入通道中的一个或多个通道未被选择(或者闲置)时，在获取和/或测量不同的输入信号的多个输入通道之间灵活地分享内存资源。另一个需求是，提供改进的数字存储示波器中的信号采集显示结构，从而该数字存储示波器可以在多个输入通道获取和/或测量具有不同频率(或者速度)的测试的信号时，在多个输入通道之间高效地分配采集内存资源。
发明内容
为了克服现有的数字存储示波器中的缺陷，本发明提供改进的采集系统。在第一方面，本发明提供不波器的米样系统，该米样系统包括多个通道，用于获取和/或测量不同的输入信号；多个A/D转换器(2.1，2.2，...，2.n)，该多个A/D转换器中的每一个从多个通道中的一个通道接收测试信号，并且将接收到的信号数字化为数字采样；采集内存(10)，该采集内存与多个A/D转换器连接，用于存储来自多个A/D转换器的数字化的采样；以及内存分配处理器(4)，用于将采集内存中的一个或多个内存长度(或内存深度)分配给多个通道中的至少一个所选通道。与第一方面的采集系统相对应，本发明提供用于分配内存资源的方法，该方法包括以下步骤从获取和/或测量不同的测试信号的多数个通道中选择一个或者多个通道；以及根据对多个通道的选择，将采集内存(10)划分成一个或者多个内存长度，以将该采集内存(10)中的内存资源分配给被选择的通道。在第二方面，本发明提供具有多通道的示波器的采集系统，该采集系统包括多个A/D转换器(2.1，2.2，. . .，2.n)，该多个A/D转换器的每一个从多个通道中的一个通道接收测试信号，并且将接收到的信号数字化为数字采样；采样率控制器(7)，基于来自多个通道的信号的速度(或者频率)来控制多个A/D转换器的采样率；以及采集内存(10)，用于存储来自多个A/D转换器的数字化的采样。与第二方面的采集系统相对应，本发明提供用于分配内存资源的方法，该方法包括步骤为多个通道指定一个或多个采样率，使用指定的一个或者多个采样率将输入信号转化成数字化的采样数据；以及根据指定的一个或多个采样率，将采集内存(10)划分成多个内存长度，以将该采集内存(10)中的内存资源分配给多个通道。与第二方面的采集系统相对应，本发明提供用于分配内存资源的另一种方法，该方法包括步骤检测从多个通道获取到的信号的频率；根据检测到的信号的频率为多个通道指定采样率；根据指定的采样率将输入信号转换成数字化的采样数据；以及根据指定的采样率，将采集内存(10)划分成多个内存长度，以将该采集内存(10)中的内存资源分配给多个通道。通过提供上述改进的采集系统中的结构以及上述分配内存资源的方法中的步骤，本发明克服了以上提及的现有数字存储示波器中的缺陷。
参考附图来描述本发明，其中图1示出根据本发明的多通道数字存储示波器100的示意性框图；图2A示出根据本发明一个实施例中图1的内存分配处理器4的更详细结构；图2B示出根据本发明另一个实施例中图1的内存分配处理器4的更详细结构；图2C示出图1所示的n个A/D转换器2. = 1,2,.. .，n)的每一个中的可调脉冲发生器的框图；图3-6示出根据本发明实施例的采集内存中的不同的内存分配方案；图7A和7B分别示出多通道数字存储示波器100的前面板700的中文版和英文版，该多通道数字存储示波器100具有适用于本发明的控制功能；图8示出示例的流程图，用于设立内存分配参数，包括被选择通道号码(selectedchannel numbers)采样率、分配内存区域(即，内存长度或记录长度)以及将采样数据存储入采集内存10中已分配好的内存区域中；以及图9示出算法 的示例的流程图，该算法用于基于n个通道(CH. ,,CK2,.. .，CH.n)中所选通道所接收到的信号的频率(或速度)来分配内存区域(即，内存长度或记录长度)。
具体实施例方式现提及实施例，该实施例的示例在附图中示出。图1示出根据本发明的多通道数字存储示波器100的示意性框图。如图1中所示，数字存储示波器100包括n个通道(C H.1，CH. 2，. . .，CH. n)、n个模/数(A/D)转换器2(2. !,2.2,... ,2. n)、采样数据处理器3 (可用专用集成电路-ASIC)、系统处理器12、采集内存10、显示缓存器13以及显示设备14。n个通道中的每一个CH.1与相应的转换器2.,连接，通过探针和电缆设置(未示出)来接收测试的模拟信号，并且以预定的时间间隔将接收到的模拟信号数字化为一连串的数字采样(或者采样数据)。每个数字采样与一数值相关联(或用一数值表示)。然后，将来自n个A/D转换器2(2.:，2.2，...，或2. n)的数字化的采样送给采样数据处理器3，采样处理器3处理并重构数字采样(或采样数据)以最终在显示设备14上显示被测试的信号。为了控制数字存储示波器100的全部活动(或操作)，系统处理器12与采样数据处理器3连接，该采样数据处理器3进一步与采集内存10、显示缓存器13和显示设备14连接。为了使用户能够从外部将内存分配和/或数据显示参数输入数字存储示波器100，前面板13和通信接口 14 (比如USB、UART, LAN或者GPIB接口 )与系统处理器12连接。通信接口 14允许用户远程控制数字存储示波器100或者从控制设备建立自动化的测试系统。用户可通过操作前面板13上的旋钮或者按钮(在图7A和7B中示出)或者通过一控制设备，诸如个人电脑(未示出)，与通信接口 14进行通信而从外部输入显示参数(包括所选通道号、指定的采样率以及指定的内存长度)。一旦接收到来自前面板13或者通信接口 14的要求/指令，系统处理器12将它们转换为可由采样数据处理器3识别的信号，并且将该信号传送给采样数据处理器3。 如图1中所示出的，采样数据处理器3包括内存分配处理器4，用于处理来自n个A/D转换器2 (2. p 2.2，...，或2. n)的采样数据并且将已处理的采样数据存储入采集内存10中。采样数据处理器3还包括显示处理器5，该显示处理器5与内存分配处理器4连接，用来将存储在采集内存10中的采样数据进一步处理为可显示的格式、将再处理过的采样数据存储入显示缓存器13中来释放采集内存10以用于随后的采样数据群，以及在显示设备14上以波形格式显示采样数据。更具体地说，内存分配处理器4包括数据采集控制器6、采样率控制器7、内存分配参数寄存器8和内存分配控制器9。为了控制内存分配处理器4的全部活动(或操作)，数据采集控制器6与采样率控制器7、内存分配参数寄存器8和内存分配控制器9连接。采样率控制器7、内存分配参数寄存器8和内存分配控制器9可以在数据采集控制器6的控制下相互通信。在内存分配处理器4内，根据来自前面板13/通信接口 14的输入或者来自从n个通道(CH. p CH. 2，. . .，CH. n)所接收的信号的输入，采样率控制器7可以设置采样率，以及控制n个A/D转换器2(2M，2.2，...，或2.n)中所选的A/D转换器的采样率。内存分配参数寄存器8可以接收和存储从数据采集控制器6或者系统处理器12接收的内存分配参数(包括所选通道号、指定的采样率和指定的内存长度)。根据内存分配参数寄存器8中的内存分配参数，内存分配控制器9可为n个通道(CH. p CH. 2，. . .，CH. n)中的所选通道分配内存长度(或者记录长度)，并且将采样数据存储入采集内存10中已分配的内存区域中。显示处理器5包括显示控制器11、显示参数寄存器12和波形处理器24。显示参数寄存器12与显示控制器11以及波形处理器24连接。在显示处理器5中，显示参数寄存器12存储包括所选通道号、内存长度和其他参数(比如垂直偏移和标度、水平偏移和标度等)的显示参数。显示控制器11和波形处理器24均与显示缓存器13连接。波形处理器24接收来自内存分配处理器4的采样数据，根据显示参数寄存器12中的显示参数将它们处理成适合显示的所需要的波形格式，并且将波形格式的采样数据存储入显示缓存器13中。显示控制器11从显示缓存器13中读出波形格式的采样数据，并且根据显示参数寄存器12中的显示参数将它们以波形格式显示在显示设备14上。图2A示出根据本发明一个实施例中内存分配处理器4的更详细结构。如图2A中所示，内存分配处理器4还包括内存R/W(读/写)电路18、n个DEMUX(多路分配器单元)19 (19.丨，19.2，...，19. n)和 n 个逻辑抽取器 20 (20. 1 20.2， ，20. n)。n个DEMUX中的每一个DEMUX 19^(1 = 1,2, . . . , n)与相应的n个逻辑抽取器中的每一个逻辑抽取器20.1 (i = 1，2，. . .，n)连接，并且响应n个通道的触发信号T进而控制采样数据流进入n个通道中的相应通道CH. = 1,2, . . .，n)的采集内存10中。没有触发信号T时，DEMUX 19. = 1，2，. . .，n)连续不断地将采样数据写入采集内存10中。当接收到触发信号T时，DEMUX 19. = 1，2，. . .，n)只是必要地继续将采样数据写入采集内存10中来存储必要数量的触发后数据。在那时，DEMUX 19.1(i = 1,2,... ,n)停止将采样数据写入采集内存10中，直到接收到表示采集内存10已经被释放进入显示处理器5中的信号。
n个逻辑抽取器中的每一个逻辑抽取器20.1(i = 1，2，...，n)具有两个输入和一个输出，这两个输入中的一个与n个A/D转换器中相应的A/D转换器2. = 1，2，...，n)的输出连接，并且这两个输入中的另一个与采样率控制器7的输出连接。n个逻辑抽取器中的每一个逻辑抽取器20. = 1，2，. . .，n)的输出与n个DEMUX中相应的DEMUX 19.
= l，2，...，n)的输入连接。为了根据内存分配参数将采样数据存储入采集内存10中，内存R/W(读/写)电路18与内存分配控制器9、采集内存10和DEMUX 19.1 (i = 1，2，.，n)的输出连接。采样率控制器7可以根据内存分配参数寄存器8中的信息控制n个逻辑抽取器20(20. !,20.2,. . . , 20. n)的采样率。为了自动设立n个通道(CH. .，CH. n)的采样率，采样率控制器7与n个通道(CH. CH. 2，. . .，CH. n)连接以便它能够检测由n个通道获取和/或测量的测试信号的频率(或者速度)。在如图2A中示出的内存分配处理器4中，n个A/D转换器2 (2.工，2.2，...，或2. n)都以最高的采样率运行来产生n个通道(OL1, CH.2，...，CH. n)的采样数据。为了使n个A/D转换器2(2q，2.2，...，或2.n)中不同的转换器形成不同的采样率，n个逻辑抽取器中的每一个逻辑抽取器20.1(i = 1，2，. . .，n)在采样率控制器7的控制下选择性地丢弃来自11个六/1)转换器中相应的六/1)转换器2.力=1，2，...，11)的数字采样。一般来说，为了使n个A/D转换器中的A/D转换器2. = 1，2，...，n)以1/k的最高采样率运行，相应的逻辑抽取器20. = 1，2，...，n)在预定的时间间隔中从来自相应的A/D转换器2. = 1，2，...，n)的连续k个数字采样中(或之间)只分送一个数字采样，而丢弃k-1个数字采样。通过举例来说明，为了使A/D转换器2. = 1,2, . . .，n)以l/6(k = 6)的最高采样率运行，采样率控制器7基于内存分配参数寄存器8中的信息发送控制信号给相应的逻辑抽取器20.1(i = 1，2，. . .，n)以便逻辑抽取器20.1在预定的时间间隔过程中从来自A/D转换器2.1(i = 1，2，...，n)的连续6个数字采样中(或之间)只分送一个数字采样，而丢弃5个数字采样。对本领域技术人员来说应当理解的是，可将n个逻辑抽取器20 (20. ,,20.2,,20. n)分别结合入(设置到)n个DEMUX(多路分配器单元)19(19.1，19.2，…，19. n)中。而这样的结合应当被视为在本发明的范围内。为了选择一部分或者所有的n个通道(OL15OL25^qOLn)并且为所选通道指定相应的内存长度和/或采样率，用户可以操作前面板13(在图7A和7B中示出)上的旋钮或者按钮或者通过诸如PC的控制设备来操作通信接口 14。系统处理器12将选择要求和/或指定要求转换为内存分配参数(包括所选通道号、内存长度和/或采样率)，并且将它们发送到数据采集控制器6。一旦接收到内存分配参数，数据采集控制器6将它们存入内存分配参数寄存器8中。或者，采样率参数可以由采样率控制器7自动设立，而不是通过用户设立。具体地说，采样率控制器7可以在预定的时间间隔过程中检测来自n个通道(CH. !,CH12,.. .，CH.n)的测试信号的频率(或者速度)。在知道来自特定通道^.,。=。〗，...，!!)的信号的频率之后，采样率控制器7计算适合通道CH.1(i = 1，2，. . .，n)的采样率，并且将该通道的采样率存储入内存分配参数寄存器8中。在操作图2所示的数字存储示波器100时，在所有必要的内存分配参数已被存储入内存分配参数寄存器8之后，n个A/D转换器2(2.1，2.2，...，或2. n)以最高的采样率分别将数字化的采样数据输送到n个逻辑抽取器20 (20.^201，. . .，20. n)。在采样率控制器7的控制下，基于内存分配参数寄存器8中的信息，n个逻辑抽取器20 (20. ,,20.2,
20. n)在预定的时间间隔过程中选择性地选取期望数量的采样数据给n个DEMUX 19 (19. 1 19.2，...，19.n)，并且丢弃剩余的采样数据。对于任何未选择的通道，n个逻辑抽取器20(20.^20.2, ...,20.J中相应的逻辑抽取器丢弃接收到的所有的采样数据。然后，n个DEMUX19 (19. !,19.2,... ,19. n)将所选择的采样数据发送给内存R/W电路18。在内存分配控制器9的控制下，基于内存分配参数寄存器8中的信息，内存R/W电路18将n个通道(CH. 1 CH. 2，. . .，CH.n)中所选通道的所选择的采样数据以指定的内存长度存储入采集内存10中。然而，内存R/W电路18将不会为未选通道存储任何采样数据。图2B示出根据本发明另一个实施例的更详细的内存分配处理器4’。如图2B所示，内存分配处理器4’具有与图2A中所示的内存分配处理器4相类似的结构，但是省略了图2A中所示的n个逻辑抽取器20 (20. p 20.2，. . .，20. n)，并且采样率控制器7的控制线25与n个A/D转换器2 (2. 2.2，...，或2. n)连接，以便采样率控制器7可以直接控制采样脉冲，从而根据内存分配参数寄存器8中的采样率参数，使用经控制的采样脉冲对n个A/D转换器2 (2. p 2.2，...，或2. n)进行采样。图2C是示出图2B中所示的每个A/D转换器2. = 1，2，...，n)中的采样脉冲发生器40.1(i = 1，2，...，n)的框图。如图2C中所示，采样脉冲发生器40.1(i = 1,2,...,n)包括振荡器(或晶体振荡器)42，用来产生一连串固定频率的初始脉冲并且将该一连串初始脉冲施加给可调脉冲发生器43。该可调脉冲发生器43包括控制代码寄存器44，用来缓存/存储来自采样率控制器7的输出25的采样率控制代码(即，采样率参数)，该可调脉冲发生器43对初始脉冲实施波形整形并且根据控制代码寄存器44中的控制代码产生一定频率的采样脉冲。控制代码寄存器44接收来自采样率控制器7的采样率控制代码，采样脉冲产生器40. = 1，2，…，n)通过其输出46将采样脉冲发送到相应的A/D转换器2.
=I, 2, , n)。图3-6示出根据本发明实施例的采集内存10中不同的内存分配方案。为了便于对图3-6中的内存分配方案进行描述，为作演示说明，假设数字示波器100具有四个通道(n=4)。在图3-6中，点划线表示采集内存10中的内存分配界限(或者内存分配界限地址)。图3示出一种内存分配方案，其中，所有四个通道(CH.1、CH. 2、CH. 3和CH. 4)都被选择，并且采集内存10被等份地划分/分割成四个内存区域(或者四个内存长度)，用于从四个所选通道接收/获取的四个信号。图4示出一种内存分配方案，其中，四个通道中的三个通道(OLpOLdPaL4)被选择，并且采集内存10被等份地划分/分割成三个内存区域(或者三个内存长度)，用于从三个所选通道接收/获取的三个信号。如所示出的，在图4中，数据采集控制器6不给通道CH. 3分配任何内存区域，因为这个通道未被选择(或者是闲置的)。图5示出一种内存分配方 案，其中，四个通道中的三个通道(CH. 2、CH. 3和CH. 4)被选择，并且采集内存10被划分/分割成三个内存区域，这三个内存区域与三个接收到的信号的频率成比例，用于从所选三个通道接收/获取的三个信号。在图5中示出的内存分配方案中，假设来自通道CH.3的信号的频率(或速度)是来自通道CH. 2的信号的频率的两倍；并且来自通道CH. 4的信号的频率(或速度)是来自通道CH. 2的信号的频率的三倍。因此，分配给通道CH. 3的内存区域(或内存长度)是分配给通道CH. 2的两倍；并且分配给通道CH. 4的内存区域(或内存长度)是分配给通道CH. 2的三倍。如图5中所示出的，数据采集控制器6不分配任何内存区域给通道CH. p因为这个通道未被选择(或者是闲置的)。图6示出一种内存分配方案，其中，四个通道中的两个通道(CH. 2和肌3)被选择，并且采集内存10被划分/分割成两个内存区域，这两个内存区域与两个接收到的信号的频率(或者速度)成比例，用于从所选两个通道接收/获取的两个信号。在图6中示出的内存分配方案中，假设来自通道CH. 3的信号的频率是来自通道CH. 2的信号的频率的五倍。因此分配给通道CH. 3的内存区域(或内存长度)是分配给通道CH. 2的五倍。如所示出的，在图6中，数据采集控制器6不分配任何内存区域给通道CH.:和CH. 4，因为这两个通道未被选择(或者是闲置的)。如图3-6中所示出的，本发明的具体实施例可灵活地分配采集内存来响应获取/测量不同输入信号的n个通道的任何选择排列(或组合)。在本发明中，如果n个通道中只有一个通道被选择，数据采集控制器6将采集内存10中的所有内存区域分配给所选的这个通道。图7A和7B分别示出多通道数字存储示波器100的前面板700的中文版和英文版，该多通道数字存储示波器100具有适用于本发明的控制器。为了便于对图7A和7B中的前面板700进行描述，为作说明，假设数字示波器100具有四个通道(n = 4)。更具体地说，前面板700上的示波器控制器设置为功能组710、720、730、740和750。功能组740和750 —起设置在另外的功能组760中。前面板700包括诸如光标和自动设置的标准控制按钮以及其他未详细描述的控制旋钮。功能组710包括用于菜单选择、用于选择通道以及用于调整所显示的信号波形的标度和位置的控制器。功能组720控制待获取信号的时基(或间隔)方面(或多个间隔)，比如延迟、分辨率、记录长度和采样率。功能组730控制显示并且包括水平位置、垂直位置、垂直标度和水平标度控制器。功能组760包括功能组740和750，并且还包括一组用于控制示波器如何获取测试信号的波形采样的控制器。具体地说，按钮被提供用于在示波器的显示屏上显示Acquire菜单。第二个按钮，被标示为MODE，从RE⑶LAR MODE、DUAL MODE和FastAcq MODE中选择模式。指示器紧靠这些刻印文字中的每一个，指示器点亮从而显示哪种模式被选择。被点亮的指示器在图7A和7B中以交叉阴影线的形式示出。当操作者想要为第二触发事件的采集后搜索获取长长度的数据记录，他/她选择DUAL MODE。在这个模式中，主要的数据采集记录长度被设置为最大值，而采集后记录长度(帧尺寸)通过功能组720的记录长度控制器设置。功能组740控制采集后事件搜索，并且包括MENU按钮，用于显示包括一系列触发事件条件的菜单。注意，长长度的数据记录的“重放”(replay)是通过按钮控制器控制，该按钮控制器在形式和功能上类似于VCR的控制器。在功能组740中，指示器被点亮，从而显示采集后事件搜索正在运行，并且显示长长度的记录数据在向前的方向上正被播放。功能组740还包括SCROLL旋钮，用于从一个事件手动地滚动通过暂停的长记录长度的波形到下一个事件。功能组750包括标准的触发控制器和指示器。响应对前面板700上任何旋钮或按钮的操作，启动电路(未示出)产生施加给系统处理器12的要求/指令。一旦接收该要求/指令，系统处理器12将它转化成可由采样数据处理器3识别的信号。图8示出示例的流程图，用于设立内存分配参数(包括所选通道号、采样率、分配内存区域(即，内存长度或记录长度))，以及根据从前面板13、通信接口 14或采样率控制器7接收的内存分配参数寄存器8中的信息将采样数据存储入采集内存10中已分配好的内存区域中。在步骤801中，系统处理器12将多通道数字存储示波器，包括内存分配参数寄存器8设置在初始状态。在步骤802中，为了选择通道，用户可以选择性地按下功能组710中的四个通道按钮CHpCHyCH3和CH4 ;为了指定所选通道的内存长度(或记录长度)，用户操作功能组720中的记录长度旋钮；以及为了指定所选通道的采样率，用户操作功能组720中的采样率旋钮；或者，用户可通过通信接口 14使用标准指令来将这些参数发送给数字存储示波器100。该标准指令可以在数字存储示波器100的操作程序指南中提供给用户。一旦接收由操作按钮和旋钮或者操作通信接口 14启动(activated)的信号，系统处理器12将这些信号转化为内存分配参数并且将它们发送给数据采集控制器6 (在采集数据处理器3中)，进而数据采集控制器6将它们存储入内存分配参数寄存器8中。在步骤804中，数据采集控制器6检测内存分配参数寄存器8，从而确定用户是否已经设立所有的内存分配参数。该步骤804的检测可产生两种可能。在步骤804中，如果用户已经设立所有的内存分配参数(包括所选通道号、内存长度和采样率)，操作直接进入步骤812。在步骤804中，如果用户并没有设立所有的内存分配参数，操作进入步骤806，在步骤806中，数据采样控制器6进一步检测内存分配参数寄存器8来确定用户是否已经设立一部分的内存分配参数或者用户根本没有有效地设立任何内存分配参数。步骤806的检测也可以产生两种可能。在步骤806中，如果用户还没有操作功能组710中的任何通道按钮或者还没有操作通信接口 14，操作直接进入步骤808，在该步骤中，数字存储示波器100以普通模式运行，通过使用相同的采样率和相同的内存长度(或记录长度)将采集内存10中的内存长度(或记录长度)分配给所有的n个通道。在步骤806中，如果用户已经操作功能组件710中的一些或所有通道按钮，或者已经操作通信接口 14，但还未指定任何采样率和/或内存长度(或记录长度)，操作直接进入步骤810，在该步骤中，采样率控制器7检测从所选通道接收的信号的频率(或速度)，并且将检测到的频率发送给数据采集控制器6。基于检测到的信号的频率，数据采集控制器6确定/计算所选通道的适当的采样率和内存长度，并且将确定的采样率和内存长度存储入内存分配寄存器8中。由于本领域的人知道根据特定频率(或速度)的信号确定适当采样率，确定/计算适当采样率的细节将不在此处详细描述。然后，操作进入步骤812。在步骤812中，数据采集控制器6根据内存分配参数寄存器8中的信息，通过将采集内存10划分成内存区域(或内存长度)将内存资源按比例地分配给所选的通道。数据采集控制器6还基于采集内存10的内存大小和内存份额Mi (见图9中的步骤910)计算采集内存10 (如图3-6中所示出的)中的内存分配界限(或者内存分配界限地址)，并且将这些内存分配界限存储入内存分配参数寄存器8中。因此，内存分配控制器9可以根据内存分配参数寄存器8中的内存分配界限(或内存分配界限地址)将采样数据写入并将它们读出采集内存10。在步骤814中，在图2A中示出的采样率控制器7基于内存分配参数寄存器8中的信息将控制信号施加给n个DEMUX 19 (19. 1 19.2，. . .，19. n)中所选择的DEMUX，以便n个DEMUX 19 (19. 19.2，. . .，19. n)中所选择的DEMUX根据指定的采样率在预定的时间间隔过程中，对来自n个A/D转换器2 (2. p 2.2，...，或2. n)中相应的A/D转换器的采样数据进行选择和丢弃。或者，图2B中示出的采样率控制器7基于内存分配参数寄存器8中的信息，将控制信号施加给n个A/D转换器中所选择的A/D转换器2.1 (i = 1，2，. . .，n)中的可调脉冲发生器40. = 1，2，. . .，n)，以便相应的可调脉冲发生器根据指定的采样率在预定的时间间隔过程中产生采样脉冲。在步骤816中，如图2A中所示，n个DEMUX 19 (19. 19.2，. . .，19. n)中所选择的DEMUX将所选的采样数据传送给内存R/W电路18。或者，如图2B中所示，n个DEMUX19(19.1，19.2，. ..，19.n)中所选择的 DEMUX 将来自相应的 A/D 转换器 2. = 1，2，...，n)的所有的采样数据传送给内存R/W电路18。在步骤818中，内存R/W电路18根据内存分配参数寄存器8中的信息，将如图2A中示出的所选通道的所选择的采样数据(或者如图2B中示出的采样数据)写入指定的内存区域中。然而，内存R/W电路18将不为未选(或闲置)通道写入任何采样数据。在步骤820中，数据采集控制器6将内存分配寄存器8中的参数发送给显示处理器5中的显示控制器11，进而显示控制器11将参数存储入显示参数寄存器12中。在数据采集控制器6的控制下，内存R/W电路18将采集内存10中的采样数据发送给波形处理器24，该波形处理器24进而根据显示参数寄存器12中的信息，包括所选通道号、内存长度(或者记录长度)和/或采样率，对该采样数据进行处理并且将处理后的采样数据存储入显示缓存器13中。
在将采集内存10中所有的采样数据发送出之后，采样数据处理器3准备获得来自所选通道的下一组采样数据，并且将随后的采样数据存储入采集内存10中。在步骤822中，显示控制器11将采样数据以波形格式显示在显示设备14上。如果n个通道中只有一个通道被选择，数据采集控制器6将采集内存10中的所有内存资源分配给所选的一个通道。图9示出根据本发明的一个实施例中算法的示例的流程图，该算法用于基于接收到的信号的频率(或速度)，或指定的采样率，将采集内存10中的内存区域分配给n个通道(CH. !,CH. 2,. . . ,CH. n)中所选的通道。为了便于说明，假定所有的n个通道(CH. n CH. 2，...，CH. n)都被选择，并且采样率参数已经被存储入内存分配参数寄存器8中。而这里的原理应当应用于n个通道(CH.1，CH. 2，. . .，CH. n)中只有一部分通道被选择的情况。在步骤902中，数据采集控制器6检验内存分配参数寄存器8中关于n个通道采样率(S.pS.2，...，s.n)的参数。在步骤904中，数据采集控制器6在n个采样率S. p S. 2，. . .，S. n中选择最小值S. m,表示为 S. min =最小值在步骤906中，数据采集控制器6计算n个内存基数Hpi = U,..., n,用于n个通道(CH. !, CK2,..., CH. n)，如下所示
B.1 =取整[S.1/S. min], i = I, 2, , n在步骤908中，数据采集控制器6通过将所有的内存基数B.1(i = 1，2，...，n，)加在一起来计算用于η个通道(CH. 1； CH. 2，. . .，CH. η)的内存基数总和Τ，如下所示 T = B. j+B. 2+· . . +Β. η在步骤910中，数据采集控制器6计算η个内存份额Mpi = U,..., η,用于η个通道(CH. 1； CH. 2, , CH. η)中的每一个,如下所示M-J = B. j/T, i = I, 2, . . . , η在步骤912中，数据采集控制器6根据它们的内存份额将用于η个通道(CH. 1；CH. 2，. . .，CH. η)的内存份额Μ. y i = 1，2，. . .，η按照升序排列，从而获得最大的内存份额Μ. max和其相应的通道CH. _。在步骤914中，数据采·集控制器6将采集内存10划分成η个内存长度(或者记录长度)L.1，i = 1，2，. . .，n，用于η个通道(CH. 1； CH. 2，. . .，CH. η)，并且将内存资源分配给除通道CH. _之外的η-l个通道，如下所示L.1 =内存大小 xM.1； i = I, 2, ... , η在步骤916中，在将内存长度(或者记录长度)分配给η-l个通道之后，数据采集控制器6将剩下的内存长度(或者剩下的记录长度)分配给CH.Max。应当注意的是，将内存长度(或记录长度)最后分配给CH. Max可以避免过多分配或者过少分配采集内存10中的内存资源。应当理解的是，本发明的采集结构可以基于输入通道的选择、内存区域(或者内存长度)和/或采样率的指定动态地并且按比例地分配采集内存资源。尤其是，该采集结构可以高效地并且灵活地将采集内存资源分配给所选通道，即使每个所选通道获取/测量不同的信号。以这种方式，采集结构可以灵活地将采集内存资源分配给获取和/或测量不同输入信号的η个通道的任何选择排列(组合)。相比之下，使用交织技术在多个通道之间共享采集内存是不灵活的。例如，当用户希望测量三个(3)输入信号，在三个(3)所选/工作通道之间平均地/按比例地共享分配给第四通道的内存是不可能的。此外，本发明的采集结构可以基于测试的输入信号的频率(或者速度)高效地分配采集内存资源。可以对本文中所描述的实施例进行各种修改和变化而不脱离本申请所要求保护的技术主题的精神和范围，这对本领域技术人员来说是显而易见的。因此，该说明书意在覆盖本文中所描述的各种实施例的修改和变化，提供的这样的修改和变化落入附加的权利要求和它们的等同物的范围内。
权利要求
1.一种示波器的采集系统，包括 多个通道，用于获取和/或测量不同的输入信号； 多个A/D转换器(2. 2.2，. . .，2. n)，所述多个A/D转换器中的每一个从所述多个通道中的一个通道接收测试信号，并且将所述接收到的信号数字化为数字采样； 采集内存(10)，所述采集内存与所述多个A/D转换器连接，用于存储来自所述多个A/D转换器的数字化的采样；以及 内存分配处理器(4)，用于将所述采集内存中的一个或多个内存长度(或内存深度)分配给所述多个通道中的至少一个。
2.如权利要求1所述的采集系统，其特征在于 根据获取和/或测量不同输入信号的n个通道选择的任何排列(或组合)，所述内存分配处理器(4)分配一内存长度或多个内存长度。
3.如权利要求2所述的采集系统，进一步包括 所述内存分配处理器(4)根据示波器的用户设置分配采集内存中的一内存长度或多个内存长度。
4.如权利要求3所述的采集系统，其特征在于 所述内存分配处理器(4)将所述采集内存(10)中的一内存长度或者多个内存长度分配给一所选通道或者多个所选通道，但是不分配任何内存区域(或内存长度)给未选通道。
5.如权利要求4所述的采集系统，其特征在于 所述内存分配处理器(4)基于指定的采样率和/或指定的内存长度(或记录长度)在预定的时间间隔内为数字采样分配一内存长度或者多个内存长度。
6.如权利要求5所述的采集系统，其特征在于 所述内存分配处理器(4)将较长的内存长度分配给一所选通道，所述所选通道接收具有较高速度的信号、或者具有较高的指定采样率或者具有较长的指定内存长度。
7.如权利要求2所述的采集系统，其特征在于 所述多个A/D转换器中的特定一个A/D转换器使用在用户设置中指定的或者由采样率控制器检测到的采样率将接收到的信号数字化。
8.如权利要求7所述的采集系统，其特征在于 示波器的所述用户设置从前面板(13)或者通信接口(14)接收。
9.如权利要求8所述的采集系统，其中 示波器的所述用户设置包括内存分配参数，所述内存分配参数包括所选通道号、内存长度和/或采样率。
10.如权利要求9所述的采集系统，其特征在于 所述内存分配处理器(4)包括寄存器(或者存储装置)(8)，用于存储所述内存分配参数。
11.如权利要求2所述的采集系统，进一步包括 采样率控制器(7)，用于控制所述多个通道的采样率。
12.如权利要求11所述的采集系统，进一步包括 显示处理器(5)，用于处理和显示存储在采集内存中的所选通道的数字采样。
13.如权利要求12所述的采集系统，其特征在于显示处理器(5)包括寄存器(存储装置)(12)，用于存储参数以显示数字化的采样。
14.一种用于多通道示波器的采集系统，包括 多个A/D转换器(2. p 2.2，. . .，2. n)，所述多个A/D转换器的每一个从多个通道中的一个通道接收测试信号，并将接收到的信号数字化为数字采样； 采样率控制器(7)，基于来自所述多个通道的信号的速度(或者频率)控制所述多个A/D转换器的采样率；以及 采集内存(10)，用于存储来自所述多个A/D转换器的数字化的采样。
15.如权利要求14所述的采集系统，其特征在于 采样率控制器(7)基于示波器的用户设置或者通信接口的操作控制多个A/D转换器的采样率。
16.如权利要求14所述的采集系统，其特征在于 采样率控制器(7)检测从所述多个通道接收到的信号的频率(或者速度)，并且基于检测到的频率(或者速度)设置所述多个A/D转换器的采样率。
17.如权利要求15-16所述的采集系统，进一步包括 内存分配处理器(4)，基于从所述多个通道或者从示波器的用户设置接收到的信号的速度(或者频率)将采集内存中的内存长度或多个内存长度分配给所述多个通道。
18.如权利要求17所述的采集系统，其特征在于 所述内存分配处理器(4)将较大的内存区域(或者较长的内存长度)分配给接收具有较高速度或频率的信号的通道。
19.如权利要求18所述的采集系统，其特征在于 所述多个A/D转换器中的特定一个A/D转换器使用示波器的用户设置中指定的采样率对接收到的信号进行数字化。
20.如权利要求19所述的采集系统，其特征在于 示波器的所述用户设置从前面板(13)或者通信接口(14)接收。
21.如权利要求20所述的采集系统，其中 示波器的用户设置包括所选通道号、内存长度和/或采样率。
22.如权利要求21所述的采集系统，所述内存分配处理器(4)进一步包括 寄存器(或者存储装置)(8)，用于存储内存分配参数。
23.如权利要求22所述的采集系统，进一步包括 波形处理器(24)，基于所述内存分配参数处理存储在采集内存中的数字采样。
24.如权利要求23所述的采集系统，进一步包括 显示处理器(5)，用于基于内存分配参数处理和显示存储在采集内存中的数字采样。
25.如权利要求24所述的采集系统，其中所述显示处理器(5)包括寄存器(或者存储装置)(12)，用于存储内存分配参数。
26.一种方法，使用于示波器的采集系统，所述示波器的采集系统包括多数个通道，所述多数个通道获取和/或测量不同的输入信号；多个A/D转换器(2. p 2.2，. . .，2. n)，所述多个A/D转换器中的每一个从所述多数个通道中的一个通道接收测试信号并且将接收到的信号数字化为数字采样；以及采集内存(10)，用于存储数字化的采样；所述方法包括以下步骤从获取和/或测量不同的输入信号的所述多数个通道中选择一个或者多个通道；以及 根据所述多数个通道的选择，通过将所述采集内存(10)划分成一个或者多个内存长度来分配所述采集内存(10)中的内存资源。
27.如权利要求26所述的方法，其特征在于 执行通道选择的步骤以响应示波器的面板(13)或者通信接口(14)。
28.如权利要求26所述的方法，进一步包括步骤 为一所选通道或者多个所选通道指定一采样率或者多个采样率。
29.如权利要求28所述的方法，其特征在于 执行采样率指定的步骤以响应示波器的面板(13)或者通信接口(14)。
30.如权利要求26所述的方法，进一步包括步骤 指定一所选通道或者多个所选通道的一内存长度或者多个内存长度。
31.如权利要求30所述的方法，其特征在于 执行内存长度指定的步骤以响应示波器的面板(13)或者通信接口(14)。
32.如权利要求28-31所述的方法，其特征在于 分配内存的步骤将较长的内存长度分配给具有较高的指定采样率或者具有较长的指定内存长度的所选通道。
33.一种方法，使用于示波器的采集系统，所述示波器的采集系统包括获取和/或测量不同输入信号的多个通道；多个A/D转换器(2M，2.2，...，2.n)，所述多个A/D转换器中的每一个从所述多个通道中的一个通道接收测试信号并且将接收到的信号数字化为数字采样；以及采集内存(10)，用于存储数字化的采样；所述方法包括以下步骤 指定获取和/或测量不同的输入信号的所述多个通道的采样率； 使用指定的一采样率或者多个采样率将所述输入信号转化成数字化的采样数据； 根据所述指定的采样率，通过将采集内存(10)划分成多个内存长度来分配所述采集内存(10)中的内存资源。
34.如权利要求33所述的方法，其特征在于 执行采样率指定的步骤以响应示波器的用户设置或者通信接口。
35.如权利要求33所述的方法，其特征在于 分配内存的步骤将较长的内存长度分配给具有较高指定采样率的通道。
36.一种方法，使用于示波器的采集系统，所述示波器的采集系统包括获取和/或测量不同输入信号的多个通道；多个A/D转换器(2. ”2.2，. . .，2.n)，所述多个A/D转换器中的每一个从所述多个通道中的一个通道接收测试信号并且将接收到的信号数字化为数字采样；以及采集内存(10)，用于存储数字化的采样；所述方法包括以下步骤 检测从多个通道获取到的信号的频率； 根据检测到的信号的频率为多个通道指定采样率； 根据指定的采样率将输入信号转换成数字化的采样数据；以及 根据指定的采样率，将采集内存(10)划分成多个内存长度，以将该采集内存(10)中的内存资源分配给多个通道。
37.如权利要求36所述的方法，其特征在于 分配内存的步骤将较长的内存长度分配给具有检测到的较高采样率的所选通道。
全文摘要
本发明为数字存储示波器的采集内存分配，提供具有n个输入通道的示波器的采集系统。该采集系统包括n个A/D转换器(2.1，2.2，...，2.n)，n个A/D转换器的每一个从n个通道中的一个通道接收测试信号并且将接收到的信号数字化为数字采样；采集内存(10)，用于存储来自n个A/D转换器的数字化的采样；以及内存分配处理器(4)，基于示波器的用户设置将采集内存中的内存长度(或者内存深度)分配给所选的n个输入通道。为了高效地使用采集内存，该采集系统不分配任何内存区域给未选择的输入通道。此外，该采集系统可基于从n个输入通道接收到的测试信号的频率设立n个输入通道的采样率。
文档编号G06F12/02GK103034585SQ20111031258
公开日2013年4月10日 申请日期2011年9月28日 优先权日2011年9月28日
发明者余海文 申请人:泰克科技(中国)有限公司