专利名称：时钟频率调整电路及其时钟频率调整方法
技术领域：
本发明涉及一种时钟频率调整电路及其时钟频率调整方法，特别涉及一种自动调整USB装置中本地振荡器的时钟频率调整电路及其时钟频率调整方法。
背景技术：
一个通用串行总线(USB)系统由USB主机(host)以及USB装置(device)通过USB接口(interface)连结所组成，其中USB主机与USB装置间的数据传输率须满足数据传输规范，例如于高速(high speed)装置中，数据传输率必须介于480MHz的±0.05%之间；全速(full speed)装置中，数据传输率必须介于12MHz的±0.25%之间；而于低速(lowspeed)装置中，数据传输率则必须介于1.5MHz的±1.5%之间。目前用以控制USB装置中本地振荡器(local oscillator)的时钟频率准确度以符合上述规范的一种方式，另外设置石英振荡器(crystal oscillator)以增加时钟频率的准确度。然而，使用石英振荡器的芯片中，必须增设1-2个引脚(PIN)用以连接石英振荡器，因而具有成本较高的问题。一种公知振荡器锁频电路，如美国专利第6，297，705号所公开的《将振荡器锁定于数据流的电路(Circuit for Locking an Oscillator to a Data Stream)》,其利用计数器比较数字控制振荡器的输出频率以及USB装置的频率，并根据所述比较结果进行数字控制振荡器输出频率的粗调及微调，直到与USB装置的频率同步为止。然而，所述电路必须利用整个分组信号进行频率调整，因此需要较长的频率调整时间。另一种公知适用于低速USB接口连接系统的调整振荡器的方法，如美国专利第7，127，628号专利所公开的《可自动调整振荡器的方法(Method for AutomaticallyRegulating an Oscillator)》,所述方法包含:(a)于USB接口中提供压控振荡器用以对USB装置产生可控制振荡信号；(b)反馈所述可控制振荡信号至频率比较单元，其用以比较可控制振荡信号与USB接口中的Ke印Alive Strobe (选通保持)信号；(C)将频率比较单元所输出的信号输入至频率调整单元，以根据所述频率比较单元所反馈的信号调整电压以改变可控制振荡信号的频率；(d)重复步骤(b)与(c)的动作，使可控制振荡信号与USB接口中的Keep Alive Strobe (选通保持)信号同步，由此快速达到USB接口与USB装置间的数据传输同步。然而此方法仅限定于低速USB接口的连接系统。当USB装置连接至USB接口时，USB装置会收到USB差动信号，所述差动信号首先具有一个USB重置信号(reset)。在所述重置信号之后的每一个信息巾贞(frame)时间内，例如I毫秒(ms)，不论是否进行数据传输，USB装置均会持续收到Ke印Alive (保持)信号(低速装置)或SOF (start of frame，开始帧)信号(全速装置)；高速装置则于每125微秒(us)会收到SOF信号。本发明即利用此持续信号，还提出一种自动调整本地振荡器的时钟频率调整电路及其时钟频率调整方法，以有效降低成本、简化系统应用电路以及缩小电路板尺寸
发明内容
本发明的目的在提供一种自动调整时钟频率的方法及时钟频率调整电路，其于USB装置的控制芯片内设置频率可调的时钟产生器，并根据USB接口的Keep Alive信号或SOF信号调整所述时钟产生器的时钟信号频率，以有效增加时钟频率的精确度。本发明另一目的在提供一种自动调整时钟频率的方法及时钟频率调整电路，其仅需于USB装置的控制芯片内设置频率可调的时钟产生器，且不需使用石英震荡器，由此降低成本、简化系统应用电路以及缩小电路板尺寸。本发明另一目的在提供一种时钟频率调整电路及其时钟频率调整方法，其于USB装置的控制芯片内设置时钟频率可调的时钟产生器，并根据USB主机输出的数据流中SOF信号或EOP信号与USB装置的本地信号间的相位差调整所述时钟产生器的所述时钟频率，以有效增加所述时钟频率的精确度。本发明另一目的在提供一种同时适用于低速、全速及高速USB接口的时钟频率调整电路及其时钟频率调整方法。为达上述目的，本发明提供一种时钟频率调整电路，包含频率产生电路、数据接收器及校正单元。所述频率产生电路输出时钟信号及本地信号。所述数据接收器接收USB数据流并输出主机信号，其中所述主机信号包含SOF信号或EOP信号。所述校正单元接收所述主机信号及所述本地信号，根据所述时钟信号计数所述主机信号与所述本地信号的相位差的计数值，并根据所述计数值调整所述时钟信号。 根据本发明的另一特点，本发明还提供一种时钟频率调整电路的时钟频率调整方法。所述时钟频率调整电路包含频率产生电路、校正单元及数据接收器。所述时钟频率调整方法包含下列步骤:以所述数据接收器接收USB数据流并产生主机信号；以所述频率产生电路产生本地信号及时钟信号；以所述校正单元接收所述本地信号及所述主机信号以计算相位差，并根据所述时钟信号计数所述相位差的计数值；以及根据所述计数值调整所述时钟信号的时钟频率。根据本发明的另一特点，本发明还提供一种时钟频率调整电路的时钟频率调整方法。所述时钟频率调整电路包含时钟产生器、除频器、相位延迟器、相位检测器、控制电路及数据接收器。所述时钟频率调整方法包含下列步骤:以所述数据接收器接收USB数据流并产生主机信号；以所述时钟产生器产生可调时钟信号；以所述除频器对所述可调时钟信号除频以产生除频后信号；以所述相位延迟器对所述除频后信号进行预设相位的延迟以产生本地信号；以所述相位检测器接收所述主机信号及所述本地信号以计算相位差；及以所述控制电路接收所述相位差，根据所述可调时钟信号计数所述相位差的计数值，并根据所述计数值控制所述时钟产生器。本发明的时钟频率调整电路及其时钟频率调整方法基于USB主机输出的EOP信号或SOF信号进行时钟频率的调整。所述EOP信号及SOF信号具有极小的误差，因而可用作为USB装置内置的时钟产生器的时钟频率调整依据。由此，本发明不需另外于USB装置中设置石英振荡器，可有效降低成本。
图1为USB装置连接上USB系统时的差动信号频率图。图2为本发明第一实施例的时钟频率调整电路的框图。
图3为本发明第一实施例的时钟频率调整方法的运作流程图。图4为本发明第二实施例的时钟频率调整电路的框图。图5为图4的相位检测器所接收的外部信号及本地信号的时序图。图6为本发明第二实施例的时钟频率调整电路的另一框图。图7为本发明第二实施例的时钟频率调整方法的运作流程图。附图标记说明
10、10,时钟频率调整电路11时钟产生器
1la时钟产生器的输出端1lb时钟产生器的输入端
12、12'校正单元12a、12a'第一输入端
12b、12b'第二输入端12c、12c'信号输出端
CLK时钟信号S控制信号
121-126、S21-S24 步骤APh1 相位差
11'频率产生电路111' 除频器
112'相位延迟器121'相位检测器
122' 控制电路13数据接收器
Sh 主机信号SL本地信号
具体实施例方式为了让本发明的上述和其它目的、特征、和优点能更明显，下文将配合所附图示，作详细说明如下。于本发明的说明中，相同的构件以相同的符号表示，于此合先叙明。请参照图1所示，其显示本发明实施例的USB装置连接上USB系统时的差动信号时序图，包括USB正差动信号D+以及USB负差动信号D-。于连接初期，例如图中时间trt2的期间，USB装置会收到来自USB接口的USB重置(reset)信号。接着，每经过一个信息帧时间(frame interval time),也即是1毫秒(ms),例如图中的t2_t3、t3~t4...的期间，不论是否进行数据传输，USB装置均会持续收到来自USB接口的Keep Alive信号(低速装置的EOP信号)或SOF信号(全速装置)；高速装置则于每125微秒会收到SOF信号，本发明即利用此信号作为调整USB装置中的时钟产生器的参考信号。请参照图2所示，其显示本发明第一实施例的时钟产生器的时钟频率调整电路10的框图，其中所述时钟频率调整电路10适用于USB装置。所述时钟频率调整电路10包含时钟产生器11及校正单元12。所述时钟产生器11用以产生频率可调的时钟信号CLK，并具有输出端Ila及输入端lib。所述时钟产生器11例如可为RC振荡器，但并不限于此。请再参照图1及2所示，所述校正单元12用以输出控制信号S以调整所述时钟产生器11所产生的时钟信号CLK频率,并包含第一输入端12a、第二输入端12b及信号输出端12c。所述第一输入端12a接收所述时钟产生器11所产生的时钟信号CLK的反馈信号；所述第二输入端12b接收来自USB系统的USB差动信号。所述校正单元12根据所述USB差动信号的每一个信息帧时间，例如t2-t3、t3-t4...，对所述时钟信号CLK进行计数，并根据所述计数结果产生所述控制信号S以相对调整所述时钟产生器11所产生的时钟信号CLK频率。所述控制信号S例如可为数字信号，当所述时钟产生器11为RC振荡器时，所述控制信号S可改变所述时钟产生器11中的R值、C值或同时改变RC值。于一种实施例中，假设USB装置为全速装置，则根据USB系统的数据传输规范，所述时钟信号CLK的频率例如为6百万赫兹(MHz)，且USB差动信号中每两个SOF (start offrame)信号间的信息巾贞时间为I毫秒(ms),则可设定预设计数值为[lms/(l/6MHz)]=6000 ;且所述时钟信号CLK频率的可容许误差范围为±0.25%，也就是所述校正单元12根据所述USB差动信号的每一个信息帧时间对所述时钟信号CLK进行计数所求得的预设计数值应介于5985与6015之间。由于受到制程及操作环境的影响，所述时钟产生器11所产生的时钟信号CLK并非固定为6MHz，当所述校正单元12根据所述USB差动信号的每一个信息帧时间对所述时钟信号CLK进行计数所得的计数值低于5985时，表示所述时钟信号CLK频率太低，所述校正单元12则产生所述控制信号S以提高所述时钟产生器11所产生的时钟信号CLK频率；反之，当所得的计数值高于6015时，表示所述时钟信号CLK频率太高，所述校正单元12则产生所述控制信号S以降低所述时钟产生器11所产生的时钟信号CLK频率。可以了解的是，所述时钟信号CLK频率并不限定为6MHz，其也可为6MHz的整数倍，例如12MHz、18MHz、24MHz...，且预设计数值可根据不同的时钟信号频率设定。此外，当USB装置为低速装置，则根据USB系统的数据传输规范，所述时钟信号CLK频率例如为1.5MHz，且USB差动信号中每两个Keep Alive信号间的信息帧时间同样为I毫秒，并可设定预设计数值为1500 ;且所述时钟信号CLK的可容许误差范围为±1.5%，也就是所述校正单元12根据所述USB差动信号的每一个信息帧时间对所述时钟信号CLK进行计数所求得的预设计数值范围为1477.5与1522.5。所述校正单元12同样判断所述计数值是否超出所述预设计数值范围，并据以产生所述控制信号S以相对调整所述时钟产生器11的时钟信号CLK频率。请参照图2及3所示，图3显示本发明第一实施例的时钟频率调整方法的流程图。首先，所述时钟产生器11由所述输出端Ila输出频率可调的时钟信号CLK，且所述时钟信号CLK经由所述校正单元12的第一输入端12a反馈至所述校正单元12。同时，所述校正单元12经由所述第二输入端12b接收来自USB接口的USB差动信号。接着，所述校正单元12根据所述USB差动信号的每一个信息帧时间对所述时钟信号CLK进行计数，并求得计数值(步骤121)。所述校正单元12判断所述计数值是否大于第一阈值，例如全速装置中为6015(步骤122)，当所述计数值大于所述第一阈值时，所述校正单元12则产生控制信号S至所述时钟产生器11以降低其所产生的时钟信号CLK频率(步骤123);否则接着判断所述计数值是否小于第二阈值，例如全速装置中为5985 (步骤124)，当所述计数值小于所述第二阈值时，所述校正单元12则产生控制信号S至所述时钟产生器11以提高其所产生的时钟信号CLK频率(步骤125);否则维持所述时钟产生器11所产生的时钟信号CLK频率(步骤126)。接着回到步骤121以反复进行所述时钟信号CLK的计数，且当所述时钟信号CLK频率发生漂移时立即进行调整，以维持所述时钟产生器11所产生的时钟信号CLK频率的精准度。可以了解的是，步骤122及123与步骤124及125的顺序可以相反。请参照图4所示，其显示本发明第二实施例的时钟频率调整电路10'的框图，其包含数据接收器13、校正单元12'及频率产生电路1Γ。所述数据接收器13接收外部信号，例如来自USB主机的数据流，并输出主机信号Sh，其包含所述数据流的信息帧起始(SOF)信号或EOP (end of packet，结束包)信号；亦即，所述数据接收器13用以从所述数据流中获取出SOF信号或EOP信号。所述校正单元12'包含相位检测器121'及控制电路122'，并具有第一输入端12a'、第二输入端12b'及信号输出端12c'。所述相位检测器121'从所述第二输入端12b,接收来自所述数据接收器13的主机信号Sh并从所述第一输入端12a,接收来自所述频率产生电路11'的本地信号&，计算并输出所述主机信号Sh与所述本地信号&的相位差Λ Phit5所述控制电路122'接收所述相位差Λ Phi,并从所述第一输入端12a'接收所述频率产生电路IP产生的时钟信号CLK，根据所述时钟信号CLK计数计数值，并根据所述计数值从所述信号输出端12c'输出控制信号S以调整所述频率产生电路11'产生的时钟信号CLK的时钟频率。 所述频率产生电路11'作为USB装置的本地振荡电路，其包含时钟产生器，优选为可程序化振荡器(programmable oscillator)以产生所述时钟信号CLK。所述频率产生电路IP可根据所接收的控制信号S调整所述时钟信号CLK的时钟频率。所述频率产生电路IP并反馈所述时钟信号CLK至所述控制电路122'及输出所述本地信号&至所述相位检测器121'。所述本地信号&的频率远低于所述时钟信号CLK的时钟频率；一种实施例中，所述本地信号&例如可为所述时钟信号CLK经除频并延迟相位后的信号，其中除频的除数可根据所述时钟信号CLK的时钟频率及所述数据流所决定。请参照图5所示，其显示图4的所述相位检测器121'所接收的所述主机信号Sh及所述本地信号&的时序图，其中所述主机信号Sh及所述本地信号&间具有所述相位差APh^e.g.Δ Ph1- Δ Ph3)。必须说明的是,虽然图5中所述相位差APhi显示为所述主机信号Sh的SOF信号(e.g.S0F1-S0F3)与所述本地信号Sl的脉冲(e.g.Sl1-Sl3)上升沿间的相位差，但本发明并不限于此。所述相位差APhi也可为所述主机信号Sh的SOF信号与所述本地信号&的脉冲下降沿或其它脉冲位置间的相位差。此外，可以了解的是，于低速装置中所述主机信号Sh则包含EOP信号。综而言之，本实施例的时钟频率调整电路10'通过所述数据接收器13获取外部数据流中的主机信号Sh，例如SOF信号或EOP信号；所述校正单元12'则计算所述主机信号Sh与本地信号SJ旬的相位差APhi,并根据所述频率产生电路11'所输出的目前时钟信号CLK来计数所述相位差△ Phi的计数值，并根据所述计数值输出控制信号S以调整或维持所述频率产生电路11'的时钟频率；其中，当所述本地信号&与所述主机信号频率大致相同(即所述相位差APhi介于预设范围)时，所述频率产生电路11'输出固定的时钟信号CLK;然而，当所述本地信号&与所述主机信号相位差Λ Phi超出预设范围时(例如低速USB接口为± 1.5%，全速USB界面为±0.25%，高速USB接口为±0.05% )，所述校正单元12'控制所述频率产生电路I广调整所述时钟信号CLK的时钟频率。请参照图6所示，其显示本发明第二实施例的时钟频率调整电路10'的另一示意框图。图6显示出图4的频率产生电路11'所包含的其它构件；也就是，所述频率产生电路11'还包含时钟产生器11、除频器Iir及相位延迟器112'。所述时钟产生器11作为USB装置的本地振荡器，用以产生所述时钟信号CLK。所述时钟信号CLK则做为所述USB装置的本地时钟信号并同时被反馈至所述校正单元12'的控制电路122'。所述除频器111'用以将所述时钟信号CLK除频至大致与所述主机信号Sh的SOF信号或EOP信号具有相同频率。所述相位延迟器112'将除频后信号SJ延迟预设相位后成为所述本地信号&以输入至所述校正单元12'的相位检测器121'。所述数据接收器13还输出所述主机信号Sh至所述相位延迟器112'以致能所述本地信号&的输出，所述预设相位为系统所预设。另一实施例中，所述除频器IlP及所述相位延迟器112'可不包含于所述频率产生电路11'中。请同时参照图6及7所示，图7显示本发明第二实施例的时钟频率调整电路10'的时钟频率调整方法的运作流程图。本实施例的时钟频率调整方法中,所述控制电路122'接收所述主机信号Sh与所述本地信号&间的相位差APhi,并根据所述时钟信号CLK的目前时钟频率对所述相位差ΛPhi对计数值进行计数(步骤S21);接着，所述控制电路122'判断所述计数值是否大于第三阈值ΤΗ3(步骤S22);当所述计数值大于所述第三阈值ΤΗ3，则表示所述时钟产生器11的时钟频率太慢，因此所述控制电路122'输出所述控制信号S以控制所述时钟产生器11提高所述时钟信号CLK的时钟频率(步骤S221);若否，所述控制电路122'接着判断所述计数值是否小于第四阈值ΤΗ4(步骤S23)。当所述计数值小于所述第四阈值ΤΗ4，则表示所述时钟产生器11的时钟频率太快，因此所述控制电路122'输出所述控制信号S以控制所述时钟产生器11降低所述时钟信号CLK的时钟频率(步骤S231);若否，表示所述时钟产生器11的时钟频率介于预设范围，所述控制电路122'则输出所述控制信号S以维持所述时钟信号CLK的时钟频率(步骤S24)。必须说明的是，所述控制电路122'控制所述时钟产生器11提高及降低时钟频率的频率步阶(frequency step)根据实际应用决定，并无特别限制。此外，步骤S22、S221及步骤S23、S231的执行顺序也不限定为图7中所公开者，例如其顺序也可相反。本实 施例中，所述第三阈值TH3大于所述第四阈值TH4。以下举出一实施例来说明本发明的时钟频率调整方法，且此处以高速USB接口为例来进行说明。于高速USB接口中，所述时钟产生器11输出的初始时钟信号CLK例如位于48MHz附近(此处令其为fl)，本发明的时钟频率调整方法则在将所述时钟信号CLK的初始时钟频率(即Π)校正为大致等于48MHz ;经所述除频器11Γ除频后的除频后信号SJ则为Ik附近(例如为Π/η)，其中η为除频的除数；例如，若所述数据接收器13输出的主机信号ShS lk，除数η此处则为48000。所述第三阈值及第四阈值则分别可为48ΜΗζ±0.05% X48ΜΗζο可以了解的是，所述时钟信号CLK的时钟频率、除数η及阈值根据不同应用决定，并不限于上述计数值。请同时参照图5至7，当所述相位延迟器112'接收到第一个SOF信号时(例如检测到SOFl上升沿)，则根据所述时钟信号CLK的目前时钟频率(即f I)延迟预设计数值(例如24000个计数)以输出所述本地信号&至所述相位检测器121'，也就是SOFl也可用以致能Su的输出。所述相位检测器121'则计算SOFl与所述本地信号&第一个脉冲Su的相位差APh1，并将所述相位差APh1传送至所述控制电路122,，此时所述相位差APhJt为参考相位差。所述控制电路122，根据所述时钟信号CLK的目前时钟频率(即f I)对所述相位差Λ Ph1对计数值进行计数(步骤S21)，此时计数值为24000，介于所述第三阈值ΤΗ3与所述第四阈值ΤΗ4间，因此所述控制电路122'不调整所述时钟产生器11目前时钟频率fl (步骤S24),因此所述频率产生电路11'持续以频率fl/n输出本地信号此实施例中，时钟产生器11的时钟频率的允许误差应介±0.05%内，也就是所述第三阈值TH3 = 24012而所述第四阈值TH4 = 23088。接着，所述相位检测器121'接收到第二个SOF信号(例如S0F2)及所述本地信号&的下一个脉冲并计算出相位差APh2，并将所述相位差APh2传送至所述控制电路122'。所述控制电路122'根据所述时钟信号CLK的目前时钟频率(即fl)对所述相位差APh2对计数值进行计数(步骤S21)，并比较所述计数值与所述第三阈值TH3及所述第四阈值 TH4。当所述计数值仍介于所述第三阈值TH3与所述第四阈值TH4间时，所述控制电路122'仍不调整所述时钟产生器11的目前时钟频率fl (步骤S24)，因此所述频率产生电路Ili持续以频率fl/n输出本地信号&。接着回到步骤S21，也即是所述控制电路122'仍根据所述时钟信号CLK的目前时钟频率(即fl)对下一个相位差APh3计数计数值，并根据所述计数值决定是否调整所述时钟产生器11的目前时钟频率H。此外，当所述计数值大于所述第三阈值TH3时(步骤S22)，所述控制电路122'贝丨J控制所述时钟产生器11提高其时钟信号CLK的时钟频率为f2 (步骤S221)，此时所述频率产生电路1Γ改以频率f2/n输出本地信号当所述相位延迟器112'接收到下一个SOF信号时(例如检测到S0F3上升沿)，则根据所述时钟信号CLK的目前时钟频率(即f2)延迟预设计数值(例如24000个计数)以输出所述本地信号&至所述相位检测器121'。所述相位检测器121'则计算S0F3与所述本地信号下一个脉冲Su的相位差Λ Ph3并传送所述相位差ΛPh3至所述控制电路122'，此时所述相位差APh3作为一个新的参考相位差。程序接着回到步骤S21根据后续主机信号Sh的SOF信号与本地信号&间的相位差调整所述时钟产生器11的目前时钟频率f2。
此外，当所述计数值小于所述第四阈值TH4时(步骤S23)，所述控制电路122'贝Ij控制所述时钟产生器11降低其时钟信号CLK的时钟频率为f3 (步骤S231)，此时所述频率产生电路1Γ改以频率f3/n输出本地信号当所述相位延迟器112'接收到下一个SOF信号时(例如检测到S0F3上升沿)，则根据所述时钟信号CLK的目前时钟频率(即f3)延迟一预设计数值(例如24000个计数)以输出所述本地信号&至所述相位检测器121'。所述相位检测器121，则计算S0F3与所述本地信号&下一个脉冲Su的相位差Λ Ph3并传送所述相位差APh3至所述控制电路122'，此时所述相位差ΛPhJt为一个新的参考相位差。程序接着回到步骤S21根据后续主机信号Sh的SOF信号与本地信号&间的相位差调整所述时钟产生器11的目前时钟频率f3。如上所述，公知技术中，由于通过USB装置的芯片中设置石英振荡器以增加振荡频率精确度的方式，会增加成本以及应用电路的复杂度。本发明仅通过于USB装置的芯片中设置频率可调的时钟产生器，并以USB差动信号的EOP信号或SOF信号为基准，动态地调整时钟产生器所产生的时钟信号频率，由此增加频率精确性并降低成本。虽然本发明已以前述实施例公开，然其并非用以限定本发明，任何本发明所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可作各种更动与修改。因此本发明的保护范围当视所附权利要求所界定者为准。
权利要求
1.一种时钟频率调整电路,该时钟频率调整电路包含: 频率产生电路，输出时钟信号及本地信号； 数据接收器，接收USB数据流并输出主机信号，所述主机信号包含SOF信号或EOP信号；以及 校正单元，接收所述主机信号及所述本地信号、根据所述时钟信号计数所述主机信号与所述本地信号的相位差的计数值、并根据所述计数值调整所述时钟信号。
2.根据权利要求1所述的时钟频率调整电路，其中所述校正单元还判断所述计数值是否介于预设范围，由此调整或维持所述时钟信号的时钟频率。
3.根据权利要求2所述的时钟频率调整电路，其中， 当所述校正单元判断所述计数值大于第三阈值时，提高所述时钟频率； 当所述校正单元判断所述计数值小于第四阈值时，降低所述时钟频率 '及 当所述校正单元判断所述计数值介于所述第三阈值与所述第四阈值之间时，维持所述时钟频率；其中所述第三阈值大于所述第四阈值。
4.根据权利要求1所述的时钟频率调整电路，其中所述本地信号为所述时钟信号经除频并延迟相位后的信号。
5.根据权利要求1所述的时钟频率调整电路,其中所述频率产生电路还包含时钟产生器、除频器及相位延迟器；所述时钟产生器产生所述时钟信号并反馈所述时钟信号至所述校正单元；所述除频器对所述时钟信号除频以产生除频后信号；所述相位延迟器延迟所述除频后信号以输出所述本地信号至所述校正单元。
6.根据权利要求1所述的时钟频率调整电路,其中所述频率产生电路还从所述数据接收器接收所述主机信号以使能所述本地信号的输出。
7.根据权利要求1所述的时钟频率调整电路，其中所述校正单元还包含相位检测器及控制电路；所述相位检测器接收所述主机信号及所述本地信号并输出所述相位差；所述控制电路根据所述时钟信号计数所述相位差的所述计数值，并根据所述计数值调整所述时钟信号。
8.根据权利要求7所述的时钟频率调整电路，其中所述频率产生电路还包含时钟产生器、除频器及相位延迟器；所述时钟产生器产生所述时钟信号并反馈所述时钟信号至所述控制电路；所述除频器对所述时钟信号除频以产生除频后信号；所述相位延迟器延迟所述除频后信号以输出所述本地信号至所述相位检测器。
9.一种时钟频率调整电路的时钟频率调整方法，所述时钟频率调整电路包含频率产生电路、校正单元及数据接收器，所述时钟频率调整方法包含下列步骤: 由所述数据接收器接收USB数据流并产生主机信号； 由所述频率产生电路产生本地信号及时钟信号； 由所述校正单元接收所 述本地信号及所述主机信号以计算相位差，并根据所述时钟信号计数所述相位差的计数值；以及 根据所述计数值调整所述时钟信号的时钟频率。
10.根据权利要求9所述的时钟频率调整方法，其中所述根据所述计数值调整所述时钟信号的时钟频率的步骤还包含:判断所述计数值是否介于预设范围，由此调整或维持所述时钟信号的所述时钟频率。
11.根据权利要求10所述的时钟频率调整方法，该时钟频率调整方法还包含下列步骤: 当所述计数值大于第三阈值时，提高所述时钟频率； 当所述计数值小于第四阈值时，降低所述时钟频率 '及 当所述计数值介于所述第三阈值与所述第四阈值之间时，维持所述时钟频率。
12.根据权利要求10所述的时钟频率调整方法，其中所述预设范围为预设计数值±0.05%、±0.25%或± 1.5%的所述预设计数值。
13.根据权利要求9所述的时钟频率调整方法，该时钟频率调整方法还包含下列步骤: 由所述频率产生电路对所述时钟信号除频以产生除频后信号；及 由所述频率产生电路延迟所述除频后信号以产生所述本地信号。
14.根据权利要求9所述的时钟频率调整方法，该时钟频率调整方法还包含下列步骤:由所述频率产生电路接收所述主机信号以使能所述频率产生电路输出所述本地信号。
15.一种时钟频率调整电路的时钟频率调整方法，所述时钟频率调整电路包含时钟产生器、除频器、相位延迟器、相位检测器、控制电路及数据接收器，所述时钟频率调整方法包含下列步骤: 由所述数据接收器接收USB数据流并产生主机信号； 由所述时钟产生器产生可调时钟信号； 由所述除频器对所述可调时钟信号除频以产生除频后信号； 由所述相位延迟器对所述除频后信号进行预设相位的延迟以产生本地信号； 由所述相位检测器接收所述主机信号及所述本地信号以计算相位差；以及由所述控制电路接收所述相位差、根据所述可调时钟信号计数所述相位差的计数值、并根据所述计数值控制所述时钟产生器。
16.根据权利要求15所述的时钟频率调整方法，该时钟频率调整方法还包含:以所述相位延迟器从所述数据接收器接收所述主机信号以使能所述本地信号的输出。
17.根据权利要求15所述的时钟频率调整方法，其中所述根据所述计数值控制所述时钟产生器的步骤中，所述控制电路判断所述计数值是否介于预设范围，由此调整或维持所述时钟产生器的时钟频率。
18.根据权利要求17所述的时钟频率调整方法，该时钟频率调整方法还包含下列步骤: 当所述计数值大于第三阈值时，提高所述时钟频率； 当所述计数值小于第四阈值时，降低所述时钟频率 '及 当所述计数值介于所述第三阈值与所述第四阈值之间时，维持所述时钟频率；其中所述第三阈值大于所述第四阈值。
19.根据权利要求15所述的时钟频率调整方法，其中所述预设相位由所述时钟频率振荡预设计数值所决定。
20.根据权利要求15所述的时钟频率调整方法，其中所述主机信号包含SOF信号或EOP信号。
全文摘要
一种时钟频率调整方法，包含下列步骤计算外部信号中SOF信号或EOP信号与本地信号间的相位差；根据本地振荡器的时钟频率对所述相位差对计数值进行计数；以及根据所述计数值调整所述时钟频率。本发明还提供一种时钟频率调整电路。
文档编号G06F1/08GK103092256SQ20111034330
公开日2013年5月8日 申请日期2011年11月3日 优先权日2011年11月3日
发明者刘祥生, 张坤智, 陈庆至, 孙致彬 申请人:原相科技股份有限公司