专利名称：一种龙芯cpu平台中的时钟装置的制作方法
技术领域：
本实用新型涉及龙芯CPU平台的时钟设计，具体来说，涉及一种龙芯CPU平台中的时钟装置。
背景技术：
传统的X86架构主板的每个平台都有对应的定制时钟芯片，只用一个时钟芯片供整个主板的CPU及Chipset的时钟，由于龙芯自身的特点，关于CPU的HT时钟，传统的X86 上使用的时钟芯片的时钟类型并不能满足龙芯CPU的要求，而目前龙芯CPU并没有自己设计的chipset，而一般X86平台所用的时钟芯片都是根据X86的每个平台定制的，所以时钟必须根据龙芯CPU的独特性，来设计适合于它的时钟拓扑。
实用新型内容为了给龙芯CPU设计自身需要的时钟装置，本实用新型提供了一种龙芯CPU平台中的时钟装置。一种龙芯CPU平台中的时钟装置，包括晶振，差分时钟驱动器，龙芯CPUO和龙芯 CPUl ；所述晶振经差分时钟驱动器将信号传递给龙芯CPUO和龙芯CPUl。优选的，所述晶振传递给差分时钟驱动器的信号为LVDS信号。优选的，所述晶振采用EG2121CA。优选的，所述差分时钟驱动器采用MC100EP210S。一种龙芯CPU平台中的时钟装置，包括晶振，龙芯CPU ；所述龙芯CPU与晶振直接相连。优选的，所述龙芯CPU个数为两个，每个龙芯CPU与一个晶振相连。优选的，所述龙芯CPU与晶振之间传递LVTTL信号。优选的，所述晶振采用SG8002-CA。本实用新型提供的装置使得龙芯CPU有了合适的时钟装置，拓展了龙芯CPU的应用范围，加快了龙芯CPU的应用步伐。
图1是本实用新型的双端时钟装置图2是本实用新型的单端时钟装置具体实施方式
龙芯3号CPU有两组HT总线，输入时钟有两组差分时钟HT0CLKP/N和HT1CLKP/ N，一组单端时钟HTCLK，通过一个strap pin来选择使用何种Clock。
3CLKSEL[15:10]FunctionDescriptionCLKSEL14HT PLL Ref clock input selectI=CLK from HTn_CLKp/n O=CLK from HT—CLK差分时钟两路龙芯CPU需要4组200MHZ LVDS差分时钟，LVDS时钟源选择 EG2121CA，使用一个 1 5 的 buffer (MC100EP210S)即可，实现框图如 1 晶振通过差分时钟驱动器与两路CPU连接，晶振与差分时钟驱动器之间传输LVDS信号。单端时钟直接使用SG8002-CA晶振与龙芯CPU连接，晶振与龙芯CPU传递LVTTL 信号，实现框图如图2。
权利要求1.一种龙芯CPU平台中的时钟装置，其特征在于包括晶振，差分时钟驱动器，龙芯 CPUO和龙芯CPUl ；所述晶振经差分时钟驱动器将信号传递给龙芯CPUO和龙芯CPUl。
2.如权利要求1所述的时钟装置，其特征在于所述晶振传递给差分时钟驱动器的信号为LVDS信号。
3.如权利要求1所述的时钟装置，其特征在于所述晶振采用EG2121CA。
4.如权利要求1所述的时钟装置，其特征在于所述差分时钟驱动器采用 MC100EP210S。
5.一种龙芯CPU平台中的时钟装置，其特征在于包括晶振，龙芯CPU ； 所述龙芯CPU与晶振直接相连。
6.如权利要求5所述的时钟装置，其特征在于所述龙芯CPU个数为两个，每个龙芯 CPU与一个晶振相连。
7.如权利要求5所述的时钟装置，其特征在于所述龙芯CPU与晶振之间传递LVTTL信号。
8.如权利要求5所述的时钟装置，其特征在于所述晶振采用SG8002-CA。
专利摘要本实用新型提供了一种龙芯CPU平台中的时钟装置，包括晶振，差分时钟驱动器，龙芯CPU0和龙芯CPU1；所述晶振经差分时钟驱动器将信号传递给龙芯CPU0和龙芯CPU1。本实用新型提供的装置使得龙芯CPU有了合适的时钟装置，拓展了龙芯CPU的应用范围，加快了龙芯CPU的应用步伐。
文档编号G06F1/04GK202126644SQ20112025910
公开日2012年1月25日 申请日期2011年7月21日 优先权日2011年7月21日
发明者刘新春, 姚文浩, 杨晓君, 柳胜杰, 梁发清, 王晖, 王英, 邵宗有, 郑臣明, 郝志彬 申请人:曙光信息产业(北京)有限公司