专利名称：一种bmp图像的数字水印处理系统的制作方法
技术领域：
本实用新型涉及ー种BMP图像的数字水印处理系统，属于计算机应用技术领域。
背景技术：
随着多媒体处理技术及网络技术的发展，越来越多的数字产品在网络上方便地发布、传播。多媒体及通信技术带来方便的同时，同样会带来一些负面作用。例如，一些个人或団体在未经许可的情况下就对作品进行非法拷贝、传播及出售有版权保护的数字产品，从而极大损害了版权所有者及厂商的利益；此外数字产品还常常用于司法取证当中，这时就需要保证数字产品的完整性和真实性，如果被不法分子通过技术手段对数字内容(音频、视频、图像等)进行篡改、伪造等将会妨害司法的公正。因此，如何通过信息安全手段有效保护数字产品成为业界亟需解决的问题。在这种迫切需求的推动下，数字水印嵌入技术应运而生。传统的数字水印嵌入方式是对需要进行防伪处理的数字产品通过计算机软件处理来实现的，在传播过程中増加了许多不确定的因素，不能保证数字产品的原始性和完整性。
发明内容本实用新型的目的是提供ー种BMP图像的数字水印处理系统，适用于需要进行版权保护的BMP图像和确保司法取证真实性与完整性的BMP图像；系统是采用AlteraCyclone II EP2C70系列FPGA作为主控芯片、SD卡作为存储介质的便携装置式数字水印处理系统，解决脱离PC机环境下对原始获得的数字图像即时进行水印嵌入的难题。本实用新型采用的技术方案是BMP图像的数字水印处理系统由中央处理模块FPGA 1、JTAG接ロ 2、SDRAM存储器3、Flash存储器4、SD卡接ロ 5和LED指示灯6组成；中央处理模块FPGA I由Nios II处理器7、数字水印处理模块8、JTAG控制器10、SDRAM控制器11、三态桥控制器12、SD卡控制器13、PIO控制器14组成；各个组件通过数据总线9采用常规连接接在一起JTAG接ロ 2、SDRAM存储器3、Flash存储器4、SD卡接ロ 5和LED指示灯6采用常规连接方式分别和JTAG控制器10、SDRAM控制器11、三态桥控制器12、SD卡控制器13、PIO控制器14连接。所述的数字水印处理模块8由DCT2变换模块15、BMP水印嵌入模块16、IDCT2变换模块17组成；DCT2变换模块15与BMP水印嵌入模块16连接，BMP水印嵌入模块16与 IDCT2变换模块17连接，DCT2变换模块15和IDCT2变换模块17接在数据总线9上，各个模块间采用常规方式连接。所述的ニ维DCT变换、ニ维IDCT变换用Verilog HDL语言进行编写，封装成组件模块，用自定义指令的方式通过数据总线对各组件进行连接，以实现各个不同模块的协同工作。其他所有外设都是通过数据总线9与Nios II处理器I相连接；数据总线9是ー种协议简单的片内总线；总线接ロ分为两类主端口和从端ロ，主端ロ是ー个主控接ロ，从端ロ是ー个从控端ロ，主端ロ具有与其相接的数据总线控制权；从端ロ控制数据总线的从读和从写；传输结构有数据总线从读、数据总线带ー个延迟状态从读、数据总线从写和数据总线带ー个延迟状态从写。[0009]所有外设的接ロ与数据总线时钟同步；系统配备有JTAG接ロ 2，可以使用USB_Blaster数据线将本处理系统与个人计算机连接。本系统采用Altera Cyclone II EP2C70系列FPGA作为主控芯片，是整个系统的核心；SDRAM存储模块是用来运行程序的存储芯片；Flash存储模块是用来固化核心程序的存储芯片；SD卡接ロ模块是数字产品的输入、输出通道，可以接入通用的SD卡、Mini SD卡、Micro SD卡，同时，Mini SD卡、Micro SD卡需要使用相应的卡套支持。所述的BMP图像数字水印处理系统的处理方法首先在SD卡中建立三个文件夹，分别命名为Input_Files、Output_Files和water ;分别用于存放原始图像、已嵌入水印信息的图像和需要嵌入的水印图像；开机后BMP图像的数字水印处理系统自动加载固化在Flash存储器4中的程序，硬件程序通过三态桥控制器12和数据总线9加载到Nios II处理器7中，形成系统的硬件架构；软件程序通过三态桥控制器12、数据总线9和SDRAM控制器11加载到SDRAM存储器3中运行；程序读取SD卡中存储的原图像数据，通过SD卡控制器13、数据总线9和SDRAM控制器11缓存到SDRAM存储器3中；然后将图像数据通过SDRAM控制器11和数据总线9送入数字水印处理模块8中处理；再将含水印信息的BMP图像数据通过数据总线9和SDRAM控制器11缓存到SDRAM存储器3中；最后将图像数据通过SDRAM控制器11、数据总线9和SD卡控制器13回写到SD卡接ロ 5中的SD卡里，存储已经嵌入水印信息的BMP图像；存储完毕后，Nios II处理器7通过数据总线9向PIO控制器14发送指令，使LED指示灯6亮起，表明BMP图像的数字水印处理完成。所述的数字水印处理模块8针对BMP格式图像水印嵌入方法是第一歩将BMP格式彩色图像的R、G、B三个分量分解出来；第二步提取三个分量的低3位低2位和低3位数据；第三歩将提取出的3、2、3位数据重新组合成ー个Sbits的数组，构成一幅灰度图像；第四步每8X8个图像数据进行ニ维DCT变换得到相对应的频域系数矩阵；第五歩将每4个水印数据依次叠加到频域系数矩阵中的4个中频系数上，再对嵌入后的系数矩阵进行ニ维IDCT变换得到已经嵌入水印信息的图像矩阵，构成一幅含水印信息的灰度图像；第六歩将含水印信息的灰度图像按每ー个Sbits数组拆分出3、2、3位数据，重新再替换回R、G、B三个分量中的低3位低2位和低3位，即得到含水印信息的彩色24位BMP图像。本实用新型的有益效果I、针对BMP格式图像数据量以及ニ维DCT变换和ニ维IDCT变换运算量都很大的特点，本实用新型中将ニ维DCT变换和ニ维IDCT变换用Verilog HDL语言进行编写，封装成硬件组件模块，用自定义指令的方式通过数据总线对各软硬件组件进行连接，以实现各个软硬件模块的实时协同工作。这种软硬件协同工作方式较纯软件方式能更高效地进行大数据量运算，从而提高数字水印处理系统的处理效率。2、系统采用SD卡接ロ，可以方便及时的对需要防伪处理的数字图像产品进行输入和输出，系统开机即自动完成对BMP图像的数字水印处理，使水印处理更加方便、快捷。3、该系统能对原始获得的数字图像即时进行水印嵌入处理，解决脱离PC机环境下对数字图像进行水印嵌入的难题。因此本实用新型提供了一种采用SD卡作为存储介质的便携装置式数字水印处理系统，该系统能对原始获得的数字 图像即时进行水印嵌入处理，从而有效缩短数字图像产品公开前的传播路径，減少数字产品被篡改的几率。
图I为本实用新型的系统原理示意框图；图2为本实用新型中数字水印处理模块的原理示意框图；图3为本实用新型的数据总线与外设的连接结构示意图；图4为本实用新型中数字水印处理方法中BMP图像嵌入水印的工作流程示意图。图中1-中央处理模块FPGA、2_JTAG接ロ、3-SDRAM存储器、4-Flash存储器、5-SD卡接ロ、6-LED指示灯、7-NiOs II处理器、8-数字水印处理模块、9-数据总线、IO-JTAG控制器、II-SDRAM控制器、12-三态桥控制器、13-SD卡控制器、14-PI0控制器、15-DCT2变换模块、16-BMP水印嵌入模块、17-IDCT2变换模块。
具体实施方式
如图I所示，所述的ー种BMP图像的数字水印处理系统，BMP图像的数字水印处理系统由中央处理模块FPGA 1、JTAG接ロ 2、SDRAM存储器3、Flash存储器4、SD卡接ロ 5和LED指示灯6组成，中央处理模块FPGA I由Nios II处理器7、数字水印处理模块8、JTAG控制器10、SDRAM控制器11、三态桥控制器12、SD卡控制器13、PI0控制器14组成；各个组件通过数据总线9采用常规连接接在一起JTAG接ロ 2、SDRAM存储器3、Flash存储器4、SD卡接ロ 5和LED指示灯6采用常规连接方式分别和JTAG控制器10、SDRAM控制器11、三态桥控制器12、SD卡控制器13、PIO控制器14连接。如图2所示，所述的数字水印处理模块8由DCT2变换模块15、BMP水印嵌入模块16、IDCT2变换模块17组成；DCT2变换模块15与BMP水印嵌入模块16连接，BMP水印嵌入模块16与IDCT2变换模块17连接，DCT2变换模块15和IDCT2变换模块17接在数据总线9上，各个模块间采用常规方式连接。针对BMP格式图像的数据量、ニ维DCT变换、ニ维IDCT变换运算量大的特点，本实用新型中将ニ维DCT变换、ニ维IDCT变换用Verilog HDL语言进行编写，封装成硬件组件模块，用自定义指令的方式通过数据总线对各软硬件组件进行连接，以实现各个软硬件模块的实时协同工作。这种软硬件协同工作方式较纯软件方式能更高效地进行大数据量运算，从而提高数字水印处理系统的处理效率。如图3所示，本实用新型的数据总线与外设的连接结构。所有外设都是通过数据总线与Nios II处理器相连接，本实用新型中的数据总线9是ー种协议较为简单的片内总线。总线接ロ分为两类主端口和从端ロ。主端ロ是ー个主控接ロ，从端ロ是ー个从控端ロ，主端ロ具有与其相接的数据总线控制权，从端ロ控制数据总线的从读和从写。本实用新型用到的传输结构有数据总线从读、数据总线带ー个延迟状态从读、数据总线从写和数据总线带一个延迟状态从写。所有外设的接ロ与数据总线时钟同步，不需要复杂的握手和应答机制，简化了数据总线的时序行为，而且便于集成高速外设。所有的信号都是高电平或低电平有效，便于信号在总线中高速传输。在数据总线中，由数据选择器决定哪个信号驱动哪个外设，因此外设即使在未被选中时也不需要将输出置为高阻态。本实用新型中外设的地址、数据和控制信号使用分离的、专用的端ロ。外设不需要识别地址总线周期和数据总线周期，也不需要在未被选中时使输出无效。本实用新型配备有JTAG接ロ 2，可以使用USB_Blaster数据线将本处理 系统与个人计算机连接。借助个人计算机中安装的相关开发环境，能够根据市场需求及时更新处理系统中的核心程序。本实用新型使用前，首先在SD卡中建立三个文件夹，分别命名为Input_Files、Output_Files和water ;分别用于存放原始图像、已嵌入水印信息的图像和需要嵌入的水印图像。开机后系统自动加载固化在Flash存储器4中的程序，硬件程序通过三态桥控制器12和数据总线9加载到Nios II处理器7中，形成系统的硬件架构；软件程序通过三态桥控制器12、数据总线9和SDRAM控制器11加载到SDRAM存储器3中运行。程序读取SD卡中存储的原图像数据，通过SD卡控制器13、数据总线9和SDRAM控制器11缓存到SDRAM存储器3中；然后将图像数据通过SDRAM控制器11和数据总线9送入数字水印处理模块8中处理；再将含水印信息的BMP图像数据通过数据总线9和SDRAM控制器11缓存到SDRAM存储器3中；最后将图像数据通过SDRAM控制器11、数据总线9和SD卡控制器13回写到SD卡接ロ 5中的SD卡里，存储已经嵌入水印信息的BMP图像。存储完毕后，Nios II处理器7通过数据总线9向PIO控制器14发送指令，使LED指示灯6亮起，表明BMP图像的数字水印处理完成。如图4所示数字水印处理模块针对BMP格式图像水印嵌入方法是第一歩将BMP格式彩色图像的R、G、B三个分量分解出来；第二步提取三个分量的低3位低2位和低3位数据；第三歩将提取出的3、2、3位数据重新组合成ー个Sbits的数组，构成一幅灰度图像；第四步每8X8个图像数据进行ニ维DCT变换得到相对应的频域系数矩阵；第五歩将每4个水印数据依次叠加到频域系数矩阵中的4个中频系数上，再对嵌入后的系数矩阵进行ニ维IDCT变换得到已经嵌入水印信息的图像矩阵，构成一幅含水印信息的灰度图像；第六步将含水印信息的灰度图像按每ー个Sbits数组拆分出3、2、3位数据，重新再替换回R、G、B三个分量中的低3位低2位和低3位，即得到含水印信息的彩色24位BMP图像。其中，DCT变换的全称是离散余弦变换(Discrete Cosine Transform),是数码率压缩常用的ー个变换编码方法。它是先将整个图像分成NXN的像素块，然后对N
N像素块逐一进行DCT变换。其中N是像素块的水平、垂直像素数，一般取N=8。N大于8时效率增加不多而复杂性大为增加。ニ维DCT变换就是对8 X 8 ニ维像素块进行离散余弦变换处理，先对每行进行变换，然后对每列进行变换，得到的是ー个8 S的变换系数矩阵。其中(0，0)位置的元素是直流分量，矩阵中的其他元素根据其位置不同表示不同频率的交流分量。并且左上角部分为低频系数，中间部分为中频系数，右下角为高频系数。低频系数集中了图像的大部分能量，无法保证水印信息的不可见性，图像会明显失真。高频系数容易受到攻击，因此本实用新型将水印信息嵌入在中频系数当中。对于分辨率为8X8的图像来说，式:J)是图像坐标为(i，j)点的像素值；
为变换后频域矩阵U，V)点的值。首先把构造的灰度图像分割成(Z1ZS)XCZ2ZS )个8x8的图像块，再将这些图像块进行ニ维DCT变换；水印信息与ニ维DCT变换后的中频系数替换后，再对(ち/8)ズ(12 /8 )个8x8系数矩阵进行ニ维IDCT变换。ニ维DCT和ニ维IDCT的定 义分别为式I、式2所示。式I
{ 、 I ル、ハ/、「ふ 4 /. s (2+1) UTT (2j + l) VTT1 I V = - C(U) C(V)[ム 2, x(l，ノ)cos-P-cos-^-]
C (w ), C (v) = 2 1/2 ,当，V = 0;
C(u),C(v) = 1，其他 o式2
(■ I r1 f '\r*f *\r^' XT' / 、 + リ iTT (2v + IJ4しパ=3 c (!)し C/J[入 , v) cos-———cos ——^——]
C(I)jC(J) = 2_1/2，当 i，j = o-ご( ) 5ご(J ) = I，其他o本实用新型是通过具体实施过程进行说明的，在不脱离本实用新型范围的情况下，还可以对本实用新型进行各种变换及等同代替，因此，本实用新型不局限于所公开的具体实施过程，而应当包括落入本实用新型权利要求范围内的全部实施方案。
权利要求1.ー种BMP图像的数字水印处理系统，其特征在于BMP图像的数字水印处理系统由中央处理模块FPGA、JTAG接ロ、SDRAM存储器、Flash存储器、SD卡接口和LED指示灯组成，中央处理模块FPGA由Nios II处理器、数字水印处理模块、JTAG控制器、SDRAM控制器、三态桥控制器、SD卡控制器、PIO控制器组成，各个组件通过数据总线采用常规连接接在一起JTAG接ロ、SDRAM存储器、Flash存储器、SD卡接口和LED指示灯采用常规连接方式分别和JTAG控制器、SDRAM控制器、三态桥控制器、SD卡控制器、PIO控制器连接。
2.根据权利要求I所述的ー种BMP图像的数字水印处理系统，其特征在于所述的数字水印处理模块由DCT2变换模块、BMP水印嵌入模块、IDCT2变换模块组成；DCT2变换模块与BMP水印嵌入模块连接，BMP水印嵌入模块与IDCT2变换模块连接，DCT2变换模块和IDCT2变换模块接在数据总线上，各个模块间采用常规方式连接。
3.根据权利要求2所述的ー种BMP图像的数字水印处理系统，其特征在于ニ维DCT变换、ニ维IDCT变换用Verilog HDL语言进行编写，封装成组件模块，用自定义指令的方式通过数据总线对各组件进行连接。
4.根据权利要求2所述的ー种BMP图像的数字水印处理系统，其特征在于所有外设都是通过数据总线与Nios II处理器相连接；所有外设的接ロ与数据总线时钟同歩。
5.根据权利要求2所述的ー种BMP图像的数字水印处理系统，其特征在于数据总线是ー种协议简单的片内总线，总线接ロ分为两类主端口和从端ロ ；主端ロ是ー个主控接ロ，从端ロ是ー个从控端ロ，主端ロ具有与其相接的数据总线控制权；从端ロ控制数据总线的从读和从写；用到的传输结构包括数据总线从读、数据总线带ー个延迟状态从读、数据总线从写和数据总线带ー个延迟状态从写。
6.根据权利要求I或者2所述的ー种BMP图像的数字水印处理系统，其特征在于系统配备有JTAG接ロ，可以使用USB_Blaster数据线将本处理系统与个人计算机连接。
专利摘要本实用新型涉及一种BMP图像的数字水印处理系统，属于计算机应用技术领域；BMP图像的数字水印处理系统由中央处理模块FPGA、JTAG接口、SDRAM存储器、Flash存储器、SD卡接口和LED指示灯组成，中央处理模块FPGA由NiosII处理器、数字水印处理模块、JTAG控制器、SDRAM控制器、三态桥控制器、SD卡控制器、PIO控制器组成，各个组件通过数据总线采用常规连接接在一起；JTAG接口、SDRAM存储器、Flash存储器、SD卡接口和LED指示灯采用常规连接方式分别和JTAG控制器、SDRAM控制器、三态桥控制器、SD卡控制器、PIO控制器连接。本实用新型处理速度快、体积小巧、简单便携，便于及时对获取到的原始图像信息进行版权保护处理。
文档编号G06T1/00GK202404657SQ20112049932
公开日2012年8月29日 申请日期2011年12月5日 优先权日2011年12月5日
发明者何鑫亮, 李勃, 李玉惠, 罗成绪, 郝世博 申请人:昆明理工大学