浮点舍入处理器、方法、系统和指令的制作方法

浮点舍入处理器、方法、系统和指令的制作方法
【专利摘要】一方面，方法包括接收浮点舍入指令。浮点舍入指令指示一个或多个浮点数据元素的源，指示小数点之后一个或多个浮点数据元素中的每一个被舍入至的分数位的数量，并且指示目的地存储位置。响应于浮点舍入指令，结果被存储在目的地存储位置中。结果包括一个或多个经舍入的结果浮点数据元素。一个或多个经舍入的结果浮点数据元素中的每一个包括源中相应的位置中已经被舍入到所指示数量的分数位的浮点数据元素中的一个。公开了其它方法、装置、系统和指令。
【专利说明】浮点舍入处理器、方法、系统和指令
[0001]背景【技术领域】
[0002]实施例涉及处理器。具体地，实施例涉及响应于浮点舍入指令对浮点数进行舍入的处理器。
[0003]背景信息
[0004]浮点数通常用于处理器、计算机系统和其它电子设备。浮点数的一个优点是它们允许按相对紧凑的数值格式和/或位数表示宽范围的数值。
[0005]现有技术中已知若干不同的浮点格式。浮点格式通常将用于表示浮点数的位分摊成若干组成(constituent)字段，称为浮点数的符号、有效位和指数。
[0006]在本领域中已知用于处理浮点数的各种指令。例如，已知用于在浮点和整数格式之间转换的指令作为另一个示例，已知用于将标量或打包单精度或双精度浮点数据元素分别舍入为单精度或双精度浮点格式的整数的指令。
【专利附图】

【附图说明】
[0007]可通过参考以下描述以及用于示出实施例的附图最佳地理解本发明。在附图中:
[0008]图1是具有含一个或多个浮点舍入指令的指令集的处理器的实施例的框图。
[0009]图2A-E是适当的浮点格式的实施例的框图。
[0010]图3是具有操作用于执行浮点舍入指令的实施例的浮点执行单元的指令处理装置的实施例的框图。
[0011]图4是处理浮点舍入指令的实施例的方法的实施例的流程框图。
[0012]图5是用于将一个或多个浮点数的一个或多个有效位数舍入成所指示数量的分数位的浮点舍入操作的实施例的框图。
[0013]图6是适当的浮点源和/或结果格式的若干示例实施例的框图。
[0014]图1是带数据元素广播的浮点舍入操作(a floating point rounding with dataelement broadcast operation)的实施例的框图。
[0015]图8 是带掩码的浮点舍入操作(a floating point rounding with maskingoperation)的实施例的框图。
[0016]图9是一组合适的打包数据操作掩码寄存器的实施例的框图。
[0017]图10是浮点舍入指令格式的实施例的框图。
[0018]图11是适当的立即数的特定示例实施例的框图。
[0019]图12是一组合适的打包数据寄存器的实施例的框图。
[0020]图13是包括机器可读存储介质的制品的框图。
[0021]图14A是示出根据本发明的实施例的通用矢量友好指令格式及其A类指令模板的框图。
[0022]图14B是示出根据本发明的实施例的通用矢量友好指令格式及其B类指令模板的框图。
[0023]图15是示出根据本发明的实施例的示例性专用矢量友好指令格式的框图。
[0024]图15B是示出根据本发明的实施例的构成完整操作码字段的具有专用矢量友好指令格式的字段的框图。
[0025]图15C是示出根据本发明的实施例的构成寄存器索引字段的具有专用矢量友好指令格式的字段的框图。
[0026]图1?是示出根据本发明的一个实施例的构成扩充(augmentation)操作字段的具有专用矢量友好指令格式的字段的框图。
[0027]图16是根据本发明的一个实施例的寄存器架构的框图。
[0028]图17A是示出根据本发明的各实施例的示例性有序流水线和示例性的寄存器重命名的无序发布/执行流水线的框图。
[0029]图17B示出处理器核，该处理器核包括耦合到执行引擎单元的前端单元，并且两者耦合到存储器单元。
[0030]图18A是根据本发明实施例的单处理器核连同其到管芯上互连网络的连接以及其2级(L2)高速缓存的本地子集的框图。
[0031]图18B是根据本发明的实施例的图18A中的处理器核的一部分的展开图。
[0032]图19是根据本发明实施例可具有一个以上的核、可具有集成存储器控制器以及可具有集成图形器件的处理器的框图。
[0033]图20所示为根据本发明的一个实施例的系统的框图。
[0034]图21所示为根据本发明的实施例的第一更具体示例性系统的框图。
[0035]图22示出根据本发明的实施例的第二更具体的示例性系统的框图。
[0036]图23示出根据本发明的实施例的SoC的框图。
[0037]图24是根据本发明的各实施例的对照使用软件指令转换器将源指令集中的二进制指令转换成目标指令集中的二进制指令的框图。
【具体实施方式】
[0038]本文中公开的是浮点舍入指令，用于执行该浮点舍入指令的处理器，在处理或执行浮点舍入指令时处理器执行的方法，以及合并一个或多个处理器以处理或执行该浮点舍入指令的系统。本文中公开的各种处理器和系统是合适的。在以下描述中，阐述多个特定细节(例如，特定处理器配置、操作序列、指令格式、浮点格式、微架构细节等)。然而，在没有这些具体细节的情况下，可实践实施例。在其他实例中，在细节方面未示出公知电路、结构和技术，以避免混淆对该描述的理解。
[0039]图1是具有含一个或多个浮点舍入指令103的指令集102的处理器100的实施例的框图。该处理器可以是各种复杂指令集计算(CISC)处理器、各种精简指令集计算(RISC)处理器、各种超长指令字(VLIW)处理器、其各种混合、或完全其他类型的处理器中的任何处理器。在一些实施例中，处理器可以是通用处理器(例如，具有在台式、膝上型等计算机中使用的类型的通用微处理器)。替换地，处理器可以是专用处理器。合适的专用处理器的示例包括但不限于，网络处理器、通信处理器、加密处理器、图形处理器、协处理器、嵌入式处理器、数字信号处理器(DSP)、浮点协处理器以及控制器(例如，微控制器)，仅列举数例。[0040]处理器具有指令集架构(ISA) 101。ISA表示处理器的架构中涉及编程的那部分。ISA通常包括原生指令、架构寄存器、数据类型、寻址模式、存储器架构、中断和异常处理以及处理器的外部输入和输出(I/O)。ISA与微架构不同，微架构通常表示选择用于实现ISA的特定处理器设计技术。带有不同的微架构的处理器可以共享共同的ISA。
[0041]ISA包括处理器支持的指令集102。指令集的这些指令表示宏指令(例如，提供给处理器以供执行的指令)，与微指令或微操作(例如，处理器的解码器解码宏指令得到的微指令或微操作)不同。指令集包括一个或多个浮点舍入指令103。在一些实施例中，浮点舍入指令操作用于导致处理器将浮点数的有效位数(significand)舍入到所指示数量的分数位。以下进一步公开浮点舍入指令的各不同实施例。处理器还包括浮点执行逻辑108，该逻辑操作用于执行或处理浮点舍入指令103。
[0042]ISA还包括架构可视寄存器(例如，架构寄存器组)104。架构寄存器通常表示管芯上的处理器存储位置。架构寄存器此处也可以被简称为寄存器。短语架构寄存器、寄存器组、以及寄存器在本申请中用于表示对软件和/或编程者可见(例如，软件可见的)的寄存器和/或由通用宏指令指定用来标识操作数的寄存器，除非另外指定或清楚地明显可知。这些寄存器与给定微架构中的其他非架构的或非在架构上可见的寄存器(例如，指令所使用的临时寄存器，重新排序缓冲器，退役寄存器等等)不同。
[0043]所示出的架构寄存器包括打包数据寄存器105。每个打包数据寄存器可操作用于存储打包数据、矢量数据或者SIMD数据。在一些实施例中，打包数据寄存器可用于存储与浮点舍入指令103相关联的打包浮点数据。在一些实施例中，打包数据寄存器可用于存储与浮点舍入指令相关联的标量浮点数据。在一些实施例中，打包数据寄存器还可任选地能够存储整数，但这不是必须的。或者，架构寄存器可包括单独标量浮点寄存器的集合，用以分别存储用于浮点舍入指令的标量浮点数据。
[0044]在一些实施例中，寄存器可任选地包括掩码寄存器106,然而这不是必须的。掩码寄存器可存储打包数据操作掩码，以对打包数据操作(例如与浮点舍入指令相关联的打包数据浮点舍入操作)进行掩码或断言。以下进一步讨论掩码寄存器和掩码操作。
[0045]寄存器还包括控制和/或状态寄存器107。在一些方面，控制和/或状态寄存器中的一个或多个可包括与浮点舍入指令的执行相关联的状态和/或控制信息(例如，它可包括浮点舍入指令所使用的默认舍入模式，除非存在由指令提供的超驰)。
[0046]浮点数包括符号、有效位数、基数和指数，它们的关系在等式I中示出:
[0047]A = (-1) M *有效位数*基数.等式I
[0048]表达式“(-1) 表示负一自乘到符号次幂。该表达式评估浮点数是正(+)或负(_)。例如，当符号是整数O时，浮点数是正，或者当符号是整数I时，浮点数是负。有效位数包括一定长度的数字串，该长度在很大程度上决定浮点数的精度。有效位数有时也被称为有效数字、系数、分数或尾数。通常隐含地假设小数点(例如，十进制格式的十进制小数点或二进制格式的二进制点)位于固定位置(例如，刚好在有效位数的最左或最高有效数字的右侧，在一些情况下可如下所讨论地暗示)。二进制中示例有效位数可以是“1.10010010000111111011011”。小数点右侧的有效位数的数字(例如“10010010000111111011011”)可表示分数位。表达式“基数表示基数自乘到指数次幂。基数通常是基数2 (对于二进制)，基数10 (对于十进制)或基数16 (对于十六进制)。基数有时被称为底数(radix)。指数还可被称为首数(characteristic)或缩放因数(scale)。使基数自乘指数次幂实际上将小数点(例如，从隐含的或假设的开始位置)移动指数数量的数位。如果指数为正，则小数点向右移动，或者如果指数为负，则小数点向左移动。
[0049]图2A-E是示出适当的浮点格式的示例实施例的框图。电气和电子工程师协会(IEEE)已经将标志IEEE754的各种版本中的这些格式标准化。
[0050]图2A示出半精度浮点格式210A。半精度浮点具有16位且也被称为二进制16。半精度浮点格式包括在位[9:0]中的10位的有效位数211A、在位[14:10]中的5位的指数212A以及在位[15]中的I位的符号213A。
[0051]图2B示出单精度浮点格式210B。单精度浮点格式具有32位且也被称为二进制32。单精度浮点格式包括在位[22:0]中的23位的有效位数211B、在位[30:23]中的8位的指数212B以及在位[31]中的I位的符号213B。
[0052]图2C示出双精度浮点格式210C。双精度浮点格式具有64位且也被称为二进制64。双精度浮点格式包括在位[51:0]中的52位的有效位数211C、在位[62:52]中的11位的指数212C以及在位[63]中的I位的符号213C。目前，单精度和双精度格式可能被大多数处理器、计算机系统和电子设备广泛使用。
[0053]图2D示出扩展双精度浮点格式210D。扩展双精度浮点格式具有80位。扩展双精度浮点格式包括在位[63:0]中的64位的有效位数211D、在位[78:64]中的15位的指数212D以及在位[79]中的I位的符号213D。
[0054]图2E示出四精度浮点格式210E。四精度浮点格式具有128位且也被称为二进制128。四精度浮点格式包括在位[111:0]中的112位的有效位数211E、在位[126:112]中的15位的指数212E以及在位[127]中的I位的符号213E。
[0055]在这些浮点格式的每一个中，暗示或假设基数是基数2 (即，二进制)，且不被以浮点格式来单独存储。有效位数的最高有效或最左位被称为J位。隐含地假设J位是二进制1，且一般不被存储为浮点格式，而是提供附加精度而不需要被存储的隐含或隐藏位(例如，对于有效位数明确具有23位的单精度浮点数实际具有24位精度)。通常假定小数点在J位之后。指数通常具有指数偏移(exponent bias)。例如，半精度格式可具有指数偏移15，单精度格式可具有指数偏移127，双精度格式可具有指数偏移1023，而四精度格式可具有指数偏移16383。如果需要的话，可在IEEE754中获得关于浮点数和格式的进一步细节。
[0056]这些只是数个说明性示例。其它适当的格式包括但不限于十进制32、十进制64和十进制128。此外，未来开发的其它格式通常也是适当的。
[0057]图3是具有操作用于执行包括浮点舍入指令303的实施例的指令的浮点执行单元316的指令处理装置300的实施例的框图。在一些实施例中，指令处理装置可以是处理器和/或可被包括在处理器中。例如，在一些实施例中，指令处理装置可以是图1的处理器或类似设备，或者可被包括在图1的处理器或类似设备中。替换地，指令处理装置可被包括在不同的处理器或电子系统中。在一些实施例中，指令处理装置可被包括在增加的或单独的浮点处理器或单元，以引入或补充相关联的处理器的浮点处理能力。
[0058]指令处理装置300可接收浮点舍入指令303。例如，可从指令获取单元、指令队列或存储器接收该指令。浮点舍入指令可表示由指令处理装置识别并控制该装置执行特定操作的机器指令、宏指令或控制信号。[0059]浮点舍入指令可明确指定(例如通过位或一个或多个字段)或以其它方式指示(隐含地指示)源320。源包括一个或多个浮点数据元素321。在一些实施例中，浮点舍入指令可明确指定(例如，通过位或一个或多个字段)或以其它方式指示(例如，隐含指示)小数点(例如，二进制小数点、十进制小数点或十六进制小数点)之后源320的一个或多个浮点数据元素321中每一个将被舍入至的分数位的数量。指令还可指定或以其它方式指示目的地(例如，目的地存储位置)322，其中根据指令存储包括一个或多个经舍入的浮点结果数据元素的结果324。
[0060]在一些实施例中，源320和目的地322可各自在指令处理装置的一组打包数据寄存器305内，尽管这不是必须的。打包数据寄存器可各自表示管芯上的存储位置(例如，在具有执行单元的管芯上)。打包数据寄存器可表示架构寄存器。打包数据寄存器中的每一个都可操作用于存储打包或矢量浮点数据。在一些实施例中，打包数据寄存器还可操作用于存储标量浮点数据。打包数据寄存器可使用公知技术在不同的微架构中以不同的方式实现，并且不限于任何特定类型的电路。多种不同类型的寄存器可适用，只要它们能够存储并提供在本申请中描述的数据。合适类型的寄存器的示例包括但不限于专用物理寄存器、使用寄存器重命名的动态分配的物理寄存器及其组合。或者，在其它实施例中，源和/或目的地中的一个或多个可被存储在打包数据寄存器外的其它存储位置中(例如，在标量浮点寄存器、存储器位置等)。
[0061]所示的指令处理装置包括指令解码单元或解码器315。解码器可接收和解码高级机器指令或宏指令，并且输出一个或多个较低级的微操作、微代码入口点、微指令或者反映和/或从原始较高级指令导出的其他较低级的指令或控制信号。一个或多个较低级指令或控制信号可通过一个或多个较低级(例如，电路级或硬件级)操作来实现较高级指令的操作。该解码器可以使用各种不同的机制来实现，包括但不限于，微代码只读存储器(ROM)、查找表、硬件实现、可编程逻辑阵列(PLA)和本领域公知的用于实现解码器的其他机制。
[0062]在其他实施例中，取代具有解码器315，可使用指令仿真器、翻译器、变形器(morpher)、解释器、或者其他指令转换逻辑。各种不同类型的指令转换逻辑在本领域中是已知的，并且可在软件、硬件、固件、或者其组合中实现。指令转换逻辑可接收指令，并且仿真、翻译、变形、解释、或者以其他方式将接收的指令转换成一个或多个对应的导出指令或控制信号。在其他实施例中，可使用指令转换逻辑和解码器两者。例如，该装置可具有用于将接收到的指令转换成一个或多个中间指令的指令转换逻辑、以及用于将一个或多个中间指令解码成可由该指令处理装置的原生硬件执行的一个或多个较低级指令或控制信号的解码器。指令变换逻辑中的一些或全部可位于指令处理装置的其余部分的管芯外，诸如在单独的管芯上或在管芯外的存储器中。
[0063]再次参考图3，浮点执行单元316与解码器315耦合。执行单元可从解码器接收一个或多个微操作、微代码进入点、微指令、其他指令或其他控制信号，它们反映了浮点舍入指令303或者是从浮点舍入指令303导出的。执行单元还与源320和目的地322耦合。浮点执行单元包括设计成在浮点数上进行操作(例如，浮点舍入操作等)的逻辑(例如，通常为至少一些电路)。
[0064]响应于浮点舍入指令303和/或作为浮点舍入指令303的结果，浮点执行单元316操作用于将结果324存储在目的地中，该浮点舍入指令303指定或以其它方式指示包括一个或多个浮点数据元素321的源320并且指定或以其它方式指示目的地322。结果可包括一个或多个相应的舍入结果浮点数据元素323。
[0065]在一些实施例中，浮点舍入指令操作用于导致装置将一个或多个源浮点数的有效位数舍入到给定数量的分数位。在该实施例中，浮点舍入指令可指定或以其它方式指示在小数点之后或右侧源的一个或多个浮点数据元素中的每一个将被舍入至的分数位的数量。在该实施例中，一个或多个舍入结果浮点数据元素可各自包括源中相应位置中已经被舍入到指令指示的数量的分数位的浮点数据元素之一。该过程不限于舍入到整数值。当指令指示的分数位的数量为O时，舍入到整数值是可能的，但当指令指示的分数位的数量不是零时可实现舍入到非整数值。在一些实施例中，浮点舍入指令的立即数可包括用于明确指定在小数点(例如，二进制或十进制小数点)之后源的一个或多个浮点数据元素中的每一个被舍入至的分数位的数量。在一个特定实施例中，8位立即数的位[7:4]可指定该数量(例如，指定O和十五之间的数)，尽管这不是必须的。
[0066]舍入浮点数指的是用另一个浮点数替换浮点数，另一个浮点数表示(例如，近似等于)最初浮点数，但在小数点之后具有较少数量的分数位。考虑对数派U )舍入的示例。按熟悉的十进制计数法表示的达二十个小数位的数π是Ji = 3.14159265358979323846…。二进制计数法表示的达二十个小数位的数π是11.00100100001111110110...。在二进制单精度浮点格式中，数H被表示为有效位数=1.10010010000111111011，且指数=I。假设我们想要舍入到5个分数位。在这种情况下，经舍入的值将是11.00100或11.00101，这取决于舍入模式。结果将按浮点返回，为1.100100且指数=1，或为1.100101且指数=I (这取决于舍入模式)。
[0067]将浮点数的有效位数舍入到给定数量的分数位用于各种不同的目的。作为一个示例，当期望减少分数位的数量和/或降低浮点数的精度时，这可能是有用的。作为另一个示例，当将浮点数转换成小数点 右侧的给定数量的有效数字时，这可能是有用的。作为另一个示例，在表查找之前利用具有所指示数量的分数位的经舍入的有效位数，作为表的索引，这可能是有用的。减少分数位的数量可帮助减小表的大小(例如，条目的数量)。
[0068]在单个指令的执行范围内将一个或多个浮点数舍入到所指示数量的分数位提供某些优点。其它指令可能仅能够将浮点数舍入到整数，且这可能需要三步过程:第一，通过使浮点数乘以与所期望的分数位的数量相对应的缩放因子来缩放浮点数，利用限于具有仅能舍入到整数量的限制的指令，将经缩放的浮点数舍入为整数，然后通过缩放因子对经舍入的整数值浮点数进行去缩放(descale)。
[0069]通常，所指示的分数位的数量为正，但在一些实施例中，可允许所指示的分数位的数量为负。舍入到负数个“分数”位可表示舍入到给定的底数幂的倍数。例如，当舍入到负整数_k分数位时，结果将是N*底数k，其中N是整数。作为一个示例，5.0按二进制舍入到k = -1分数位得到4.0或6.0,这取决于舍入模式。作为另一个示例，15.25按二进制舍入到k = -2分数位得到12.0或16.0，这取决于舍入模式。舍入到负数个分数位的使用包括但不限于用于函数中的特殊情况的测试(诸如pow:k = -l)以及数学库中的其它使用。
[0070]在一些实施例中，如果源数据元素是信令非数(signaling not a number,SNaN),则可将其转换成静默非数(quiet not a number, QNaN)。如果配置非正规数是零(denormals-are-zero, DAZ),则可在舍入前将非正规数转换成O。[0071]浮点执行单元和/或指令处理装置可包括特定或具体的逻辑(例如，典型的是可能与软件和/或固件组合的电路或其它硬件)，操作用于执行和/或处理浮点舍入指令，并响应于指令(例如，响应于从指令导出的一个或多个微指令或其它控制信号)存储结果。在一些实施例中，浮点执行单元可包括集成电路、数字电路、专用集成电路、模拟电路、编程逻辑设备、包括指令的存储设备或其组合。在一些实施例中，浮点执行单元可包括至少一些电路或硬件(例如，由晶体管、栅和/或其它集成电路组件配置的专用电路)。
[0072]为了避免混淆描述，已示出和描述了相对简单的指令处理装置。在其他实施例中，该指令处理装置可任选地包括其他公知组件，诸如举例而言，指令提取单元、指令调度单元、分支预测单元、指令和数据的高速缓存、指令和数据的转换后备缓冲器(translationlookaside buffer)、预取缓冲器、微指令队列、微指令定序器、总线接口单元、第二或更高级高速缓存、引退单元、寄存器重命名单元、处理器中包含的其他组件、以及上述的各种组合。其它实施例可具有多个核、逻辑处理器或执行引擎。可用于执行本申请中公开的指令实施例的执行单元可被包含在核、逻辑处理器或执行引擎中的至少一个、至少两个、大多数或全部中。实际上在处理器中存在组件的多种不同的组合和配置，并且各实施例不限于任何特定组合或配置。
[0073]图4是处理浮点舍入指令的实施例的方法425的实施例的流程框图。在各实施例中，该方法可由通用处理器、专用处理器(例如，图形处理器或数字信号处理器)、或另一种类型的数字逻辑设备或指令处理装置执行。在一些实施例中，方法425可由图1的处理器和/或图3的指令处理装置300来执行。或者，方法425可由处理器或指令处理装置的不同实施例执行。此外，图1的处理器100和图3的指令处理装置300可执行与图4的方法425的操作和方法相同、类似或不同的操作和方法的实施例。
[0074]方法包括在框426处接收浮点舍入指令。浮点舍入指令指定或以其它方式指示一个或多个浮点数据元素的源、指定或以其它方式指示在小数点(例如，二进制小数点或十进制小数点)之后源的一个或多个浮点数据元素中的每一个被舍入至的分数位的数量，并且指定或以其它方式指示目的地存储位置。在各个方面，该指令可在处理器、指令处理装置或者其一部分(例如，解码器、指令变换器等)处接收。在各个方面，指令可从处理器外的源(例如，从主存储器、盘、或总线或互连)或者从处理器上的源(例如，从指令高速缓存)接收。
[0075]然后，在框427，响应于浮点舍入指令，作为该指令的结果和/或由该指令所指定的，结果被存储在目的地中。结果包括一个或多个舍入结果浮点数据元素，每个数据元素包括在源中相应的位置中已经被舍入到所指示数量的分数位的浮点数据元素之一。作为示例，包括至少一些电路的浮点执行单元、指令处理装置或处理器可执行由指令指定的操作并存储结果。
[0076]所示的方法包括从处理器或指令处理装置外部可见的操作(例如，从软件可见)。在其他实施例中，该方法可任选地包括处理器内出现的一个或多个操作。作为示例，可获取浮点舍入指令，然后可将该指令解码、转换、仿真或以其它方式变换成一个或多个其它指令或控制信号。可访问和/或接收源操作数/数据。可启用浮点执行单元，以执行指令指定的操作，并且可执行该操作(例如，可执行用于实现指令的操作的微架构操作)。
[0077]图5是示出用于将一个或多个浮点数的一个或多个有效位数舍入成所指示数量的分数位的浮点舍入操作530的实施例的框图。可响应于浮点舍入指令的实施例执行浮点舍入操作。
[0078]浮点舍入指令指定或以其它方式指示包括一个或多个浮点数据元素的源520.在一些实施例中，源可包括具有有效位数O(Significandtl)的单个标量浮点数据元素FP。。在一个方面，单个标量浮点数据元素可被存储在打包数据寄存器中(例如，在打包数据寄存器的最低位数据元素中)。或者，在另一个方面，单个标量浮点数据元素可被存储在标量寄存器中或另一个存储位置。适当的浮点数据元素格式的示例包括但不限于半精度、单精度、双精度、扩展双精度和四精度。
[0079]在其它实施例中，源可包括多个N个打包浮点数据元素FPc1-FPn,其具有相应的有效位数，即有效位数0-有效位数1<(8181111^311(1(|-8181111^311(^),其中N至少是2。数N可等于源打包数据的位宽度除以浮点数据元素FPc1-FPn的位宽度。在各实施例中，打包数据宽度可以是64位且可以有两个32位单精度浮点数据元素或一个64位双精度浮点数据元素，打包数据宽度可以是128位且可以有四个32位单精度浮点数据元素或二个64位双精度浮点数据元素，打包数据宽度可以是256位且可以有八个32位单精度浮点数据元素或四个64位双精度浮点数据元素，或打包数据宽度可以是512位且可以有十六个32位单精度浮点数据元素或八个64位双精度浮点数据元素。其它打包数据宽度和浮点数据元素宽度(例如，半精度、扩展双精度、四精度)也是适当的。
[0080]浮点舍入指令还指定或以其它方式指示分数位的数量532。分数位的数量是在小数点(例如，二进制小数点、十进制小数点或十六进制小数点)后的。一个或多个源浮点数据元素中的每一个将被舍入到所指示数量的分数位。在一些实施例汇总，指令可包括一个或多个位或字段，以明确指定分数位的数量。例如，指令可包括立即数，该立即数具有用以指定分数位的数量的多个位(例如8位立即数的位[7:4])。四个位可允许指定在O和15之间的分数位的数量，然而如果期望能够指定其它数量的分数位，则可包括较少或较多的位。
[0081]可生成包括一个或多个相应的经舍入的结果浮点数据元素FPJ-FP/的结果524，并将其存储在由浮点舍入指令指示的目的地中。一个或多个经舍入的结果浮点数据元素中的每一个可包括源中相应的位置中已经被舍入到所指示数量的分数位的浮点数据元素中的相应一个。
[0082]如图所示，在单个标量源浮点数据元素FPtl的实施例中，结果可包括单个相应的经舍入的结果浮点数据元素FPc;,其具有舍入到所指示数量的分数位的有效位数0*(significand0*)。或者,在N个打包浮点数据元素FPc1-FPn的实施例中，结果可包括N个相应的经舍入的结果浮点数据元素FPcT-FP/,其分别具有各自被舍入到所指示数量的分数位的有效位数c；-有效位数Λ
[0083]图6是示出适当的浮点源和/或结果格式的若干示例实施例的框图。这些格式中的每一个适用于如本文公开的浮点舍入指令的源和/或结果。
[0084]64位打包单精度浮点格式634是64位宽且包括两个32位单精度(SP)浮点数据元素SPtl-SPltj SPtl是最低有效数据元素且占据位[31:0]，而SP1是最高有效数据元素且占据位[63:32]。
[0085]128位打包单精度浮点格式635是128位宽且包括四个32位单精度(SP)浮点数据元素SPQ-SP3。SP0占据位Dl = OLSP1占据位[63:32]，SP2占据位[95:64]，且SP3占据位[127:96]。
[0086]256位打包单精度浮点格式636是256位宽且包括八个32位单精度(SP)浮点数据元素SPQ-SP7。SPtl占据位[31:0]，SP1占据位[63:32]，SP2占据位[95:64]，SP3占据位[127:96], SP4 占据位[159:128], SP5 占据位[191:160], SP6 占据位[223:192]，且 SP7 占据位[255:224]。
[0087]128位打包双精度浮点格式637是128位宽且包括两个64位双精度(DP)浮点数据元素 DPtl-DPlt5 DP0 占据位[63:0]且 DP1 占据位[127:64]。
[0088]256位打包双精度浮点格式638是256位宽且包括四个64位双精度(DP)浮点数据元素 DPq-DP3。DPq 占据位[63:0]，DP1 占据位[127:64]，DP2 占据位[191:128]且 DP3 占据位[255:192]。
[0089]按128位寄存器格式的标量单精度浮点数据639包括在128位寄存器的最低位[31:0]中的单个标量32位单精度浮点数据元素SP。在一些方面，寄存器是也可操作用于存储打包数据的打包数据寄存器。或者，可将标量单精度浮点数据元素SP存储在标量寄存器中。
[0090]按128位寄存器格式的标量双精度浮点数据640包括在128位寄存器的最低位[63:0]中的单个标量64位双精度浮点数据元素DP。在一些方面，寄存器是也可操作用于存储打包数据的打包数据寄存器。或者，标量双精度浮点数据元素DP可被存储在非打包寄存器(例如，标量寄存器)或存储位置中。
[0091]这些仅仅是适当的浮点源和/或结果格式的几个说明性示例。由于单精度和双精度浮点格式的广泛使用，而示出了这些格式。然而，其它浮点格式也是适当的(例如，半精度、扩展双精度、四精度等)。为了便于示出，已经示出256位或更小的打包数据宽度。然而，512位或更宽的打包数据宽度也是适当的。作为示例，512位打包浮点格式可包括十六个单精度或八个双精度浮点格式。
[0092]图7是示出带数据元素广播的浮点舍入操作730的实施例的框图，该带数据元素广播的浮点舍入操作730可响应于带数据元素广播的浮点舍入指令的实施例而执行。作为示例，在期望将单个源浮点数据元素再次用于多个矢量操作中的每一个的各种算法中，该操作是有用的。指令可指示具有单个浮点数据元素FP(具有有效位数)的源720。指令还指示小数点之后源数据元素将被舍入到至的分数位的数量732。
[0093]带数据元素广播的浮点舍入操作可将单个浮点数据元素FP的最初数据元素广播与后续的浮点舍入操作组合。最初的数据元素广播可多次广播或复制单个浮点数据元素FP(例如，次数等于浮点结果数据元素的数量)。这在图示中示为虚线打包数据格式的FP的多个复制的副本。在一个方面，可将这些多个复制副本存储在临时寄存器中。在另一个方面，这可仅仅表示通过至浮点执行单元的内部线路提供的多个副本。浮点数据元素FP的复制值可表示在后续浮点舍入操作中使用的矢量或打包数据。在一些实施例中，单个浮点数据元素FP可驻留在存储器中，且数据元素广播可通过从带数据元素广播的浮点舍入指令导出的加载操作(例如，加载微指令)实现。单个数据元素FP的广播可表示在执行浮点舍入操作之前的预处理数据转换。
[0094]可响应于具有数据元素广播操作和/或指令的浮点舍入将结果打包经舍入的浮点数据724存储在目的地中。结果可包括多个打包舍入浮点数据元素FP'多个打包舍入浮点数据元素FP*中的每一个可包括有效位数％该有效位数*表示源中被舍入到所指示数量的分数位的单个浮点数据元素FP的有效位数。
[0095]其它实施例涉及具有掩码指令和/或操作的浮点舍入。具有掩码指令的浮点舍入可指定或以其它方式指示打包数据操作掩码。打包数据操作掩码在本文中还可被简单地称为掩码。每个掩码可表示断言操作数或条件控制操作数，它们可对是否执行与指令相关联的舍入操作和/或是否存储舍入操作的结果进行掩码、断言或条件控制。在一些实施例中，每个掩码可操作用于按结果数据元素粒度对舍入操作进行掩码。每个掩码可允许用于不同结果数据元素的舍入操作被与其它结果数据元素分开地和/或相独立地断言或条件控制。
[0096]掩码可各自包括多个掩码元素、断言元素、条件控制元素或标志。可与结果数据元素的一对一对应地包括元素或标志(例如，如果有四个结果数据元素则可以有四个元素或标志)。每个元素或标志可操作用于对单独的打包数据操作和/或在相应结果数据元素中舍入结果的存储进行掩码。通常，每个元素或标志可以是单个位。单个位可允许指定两个不同可能性(例如，执行操作对不执行操作，存储操作的结果对不存储操作的结果等)中的任一个。掩码的每个位的二进制值可断言或控制是否执行与具有掩码指令的浮点舍入相关联的浮点舍入操作和/或是否存储舍入的结果。根据一个可能的协定，每个位可分别被置位(即，具有二进制值I)或清零(即，具有二进制值O)，以允许或不允许执行浮点舍入操作的结果和/或将其存储在相应结果数据元素中。
[0097]在一些实施例中，可执行合并-掩码。在合并-掩码中，当操作被掩码掉时，可将来自源打包数据的相应数据元素的值存储在相应结果数据元素中。例如，如果源被重新用作目的地，则相应的目的地数据元素可保留其最初的源值(即，不利用计算结果更新)。在其它实施例中，可执行填零-掩码。在填零-掩码中，当操作被掩码掉时，相应的结果数据元素可被填零，或可将零值存储在相应的结果数据元素中。或者，可将其它预定的值存储在掩码掉的结果数据元素中。
[0098]在一些实施例中，浮点舍入操作可任选地在第一和第二源数据的所有相应数据元素对上执行，而不管掩码的相应位如何，但可取决于掩码的相应位而将结果存储在结果打包数据中或不存储在结果打包数据中。替代地，在另一实施例中，如果相应掩码位指定不将操作的结果存储在打包数据结果中，则浮点舍入操作可被任选地省去(即，不被执行)。在一些实施例中，可任选地对被掩码掉元素上的操作阻止异常或违规，或者被掩码掉元素上的操作可任选地不引起异常或违规。在一些实施例中，对于具有存储器操作数的指令和/或操作，可任选地针对掩码掉数据元素抑制存储器错误。
[0099]图8是示出具有掩码操作的浮点舍入830的实施例的框图，该具有掩码操作的浮点舍入830可响应于具有掩码指令的浮点舍入的实施例而执行。指令指定或以其它方式指示打包浮点数据元素FPc1-FPn的源820。指令还指示小数点之后源数据元素将被舍入至的分数位的数量832。
[0100]指令还指定或以其它方式指示包括多个打包数据操作掩码元素或位的打包数据操作掩码842。在图示中，与FPtl对应的最低有效掩码位被置位(即，I)，且与FPn对应的最高有效掩码位被清零(即，O)。作为示例，在128位宽打包数据和32位单精度浮点数据元素的情况下，掩码可包括四个I位掩码位，或者在64位双精度浮点数据元素的情况下，掩码可包括两个I位掩码位。作为另一个示例，在512位宽打包数据和32位单精度浮点数据元素的情况下，掩码可包括十六个I位掩码位，或者在64位双精度浮点数据元素的情况下，掩码可包括八个I位掩码位。
[0101]可响应于具有掩码操作的浮点舍入和/或指令将结果打包经舍入的浮点数据824存储在所指示的目的地中。根据相应的打包数据操作掩码位，将浮点舍入操作的结果条件存储在结果中。当结果浮点数据元素未被打包数据操作掩码掩码掉(例如，在图中示出，当相应掩码位被置位为I时)，它们可存储源中例如已经舍入到指令所指示数量的分数位的浮点数据元素中的相应一个。例如，最低有效结果数据元素可存储包括经舍入的有效位数J的经舍入的浮点数FPtl'或者，当浮点数据元素通过打包数据操作掩码而掩码掉时(例如，在图示中，当相应的掩码位被清除为O时)，被掩码掉的值(例如，归零或合并值)可被存储在结果数据元素中。
[0102]图9是一组合适的打包数据操作掩码寄存器906的实施例的框图。寄存器中的每一个可用于存储打包数据操作掩码。在所例示的实施例中，该组包括标示为KO至k7的八个打包数据操作掩码寄存器。替代的实施例可包括比八个更少(例如，两个、四个、六个等)或比八个更多(例如，十六个、二十个、三十二个等)打包数据操作掩码寄存器。在所例示的实施例中，打包数据操作掩码寄存器中的每一个为64位。在替代实施例中，打包数据操作掩码寄存器的宽度可以比64位更宽(例如，80位，128位等)或比64位更窄(例如，8位、16位、32位等)。打包数据操作掩码寄存器可通过使用公知技术以不同方式实现，并且不限于任何已知的特定类型的电路。
[0103]图10是浮点指令格式1003的实施例的框图。指令格式包括操作代码或操作码1043。操作码可表示可操作用于标识指令和/或要执行的操作的多个位或者一个或多个字段。
[0104]如图所示，在一些实施例中，指令格式可包括源说明符1044和目的地说明符1045，源说明符1044用于明确指定源操作数或存储位置，而目的地说明符1045用于明确指定将存储结果的目的地操作数或存储位置。作为示例，这些说明符中的每一个可包括寄存器的地址、存储器位置或其它存储位置。或者，源和/或目的地中的一个或多个对于指令是隐含的，而不被明确指定。例如，源可任选地被重新用作目的地，且源的最初内容可由结果覆写。
[0105]在一些实施例中，指令格式可包括任选的数据元素广播控制1046。数据元素广播控制可包括一个或多个位或字段，用以指示将执行数据元素广播，以将从指定或指示的存储位置访问的单个源数据元素广播到指令所使用的多个源数据元素。或者，数据元素广播对于指令是隐含的(例如，对于操作码是隐含的)。如上所述，数据元素广播是任选的且不是必须的。
[0106]在一些实施例中，指令格式可包括任选的打包数据操作掩码说明符，用于明确指定打包数据操作掩码或存储位置(例如，掩码寄存器)。或者，打包数据操作掩码可被隐含地指示。在一些实施例中，指令格式还可包括任选掩码操作类型说明符1048，用以指定掩码操作的类型。作为示例，掩码操作说明符的类型可包括用以指定是否执行合并-掩码或填零-掩码的单个位。或者，掩码操作的类型可被隐含地指示(例如，在隐含的控制寄存器中)。如上所述，掩码是任选的且不是必须的。[0107]在一些实施例中，指令格式可包括任选的浮点舍入控制1049。浮点舍入控制可控制是否超驰处理器的默认浮点舍入模式。作为示例，某些英特尔处理器具有控制寄存器(例如，称为MXCSR的机器状态和控制寄存器)，其包括指定默认舍入模式的舍入模式控制位。指令的浮点舍入控制可表示用以指示这种默认舍入模式是否被超驰的一个或多个位或字段。
[0108]在一些实施例中，指令格式可包括任选的浮点舍入模式说明符1050，用以指定在本文中公开的浮点舍入操作中使用浮点舍入模式。作为示例，在一些实施例中，浮点舍入模式说明符可包括用以指定以下四个非粘滞(non-sticky)舍入模式中的任一个的两个位:(I)舍入到最近的，其中把舍入限制(tie)到最近的偶数数位；(2)下舍入，朝向负无穷大，其中负结果远离O舍入；(3)上舍入，朝向正无穷大，其中负结果向零舍入；以及(4)向零舍入，截断。其它实施例可包括较少、更多或不同的舍入模式。
[0109]在一些实施例中，指令格式可包括任选的抑制精度异常控制1051。抑制精度异常控制可控制是否抑制或报告浮点精度异常。
[0110]在一些实施例中，指令格式可包括分数位的数量说明1052。这种分数位的数量说明可表示根据浮点舍入指令/操作在小数点(例如，二进制小数点、十进制小数点或十六进制小数点)后每个源浮点数据元素有效位数被舍入至的分数位的数量。
[0111]在一些实施例中，可任选地在指令的立即数1053中提供浮点舍入控制1049、浮点舍入模式说明符1050、抑制精度异常控制1051和分数位的数量说明符1052。或者，可在指令的其它字段或位中提供这些中的一个或多个。
[0112]所示的指令格式示出可包括在浮点舍入指令的实施例中的字段类型的示例。替代的实施例可包括所示字段的子集，可添加附加字段，可重叠特定字段等。所示的字段的次序/安排并非是必须的，相反，字段可被重排列。字段无需包括连续位序列，相反可包括非连续或分开的位。在一些实施例中，指令格式可遵循EVEX编码或指令格式，尽管这不是必须的。
[0113]图11是适用于固定舍入指令的立即数1153的特定示例实施例的框图。立即数是8位立即数。位[2]表示浮点舍入控制1149，用于控制是否超驰默认舍入模式。立即数的位[1:0]表示浮点舍入模式说明符1150，用以指定舍入模式。在一个实施例中，值00指示舍入到最近的偶数整数模式，值01指示舍入到相等或较小的整数模式，值10指示舍入到相等或较大的整数模式，以及值11指示舍入到最近的最小量级整数模式，然而本发明的范围不限于此。位[3]表示抑制精度异常控制1151。立即数的位[7:4]表示分数位的数量说明符1152。在其它实施例中，可重新排列这些字段，可将较少或更多的位分配给字段(可将少于或多于四位用于指定分数位的数量)等。
[0114]图12是一组合适的打包数据寄存器1205的实施例的框图。所示打包数据寄存器包括三十二个512位打包数据或矢量寄存器。这些三十二个512位寄存器被标记为ZMMO至ZMM31。在所示实施例中，这些寄存器中的较低十六个的较低阶256位(S卩，ZMM0-ZMM15)被混叠或者覆盖在相应256位打包数据或矢量寄存器(标记为YMM0-YMM15)上，但是这不是必需的。同样，在所示实施例中，YMM0-YMM15的较低阶128位被重叠或者覆盖在相应128位打包数据或矢量寄存器(标记为XMM0-XMM1)上，但是这也不是必需的。512位寄存器ZMMO至ZMM31可操作用于保持512位打包数据、256位打包数据或者128位打包数据。256位寄存器YMM0-YMM15可操作用于保持256位打包数据或者128位打包数据。128位寄存器XMM0-XMM1可操作用于保持128位打包数据。每一寄存器可用于存储打包浮点数据或打包整数数据。在一些方面，标量浮点数据也可被存储在打包数据寄存器中。支持不同数据元素尺寸，包括至少8位字节数据、16位字数据、32位双字或单精度浮点数据、以及64位四字或双精度浮点数据。打包数据寄存器的替换实施例可包括不同数量的寄存器、不同大小的寄存器，并且可以或者可以不将较大寄存器重叠在较小寄存器上。
[0115]图13是包括机器可读存储介质1355的制品(例如计算机程序产品)1354的框图。在一些实施例中，机器可读存储介质可包括有形的和/或非瞬态的机器可读存储介质。在各示例实施例中，机器可读存储介质可包括软盘、光盘、CD-ROM、磁盘、磁光盘、只读存储器(ROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、随机存取存储器(RAM)、静态RAM(SRAM)、动态RAM(DRAM)、闪存、相变存储器、半导体存储器、其它类型的存储器或它们的组合。在一些实施例中，介质可包括一个或多个固态数据存储材料，例如半导体数据存储材料、相变数据存储材料、磁性数据存储材料、光学透明固体数据存储材料等等。
[0116]机器可读存储介质存储一个或多个浮点舍入指令1303。浮点舍入指令中的每一个指示一个或多个浮点数据元素的源，指示小数点之后一个或多个浮点数据元素中的每一个被舍入至的分数位的数量，并且指示目的地存储位置。浮点舍入指令中的每一个在被机器执行时操作用于导致机器将结果存储在目的地存储位置中。结果包括一个或多个相应的舍入结果浮点数据元素。本文中公开的浮点舍入指令和相关联的结果中的任一个是适当的。在一些实施例中，指令指定或以其它方式指示小数点之后一个或多个浮点数据元素中的每一个被舍入至的分数位的数量。在这些实施例中，一个或多个经舍入的结果浮点数据元素中的每一个包括源中相应的位置中已经被舍入到所指示数量的分数位的浮点数据元素中的一个。在一些实施例中，浮点舍入指令可指示单个源浮点数据元素，可指示经在单个源数据元素上执行数据元素广播，以及机器可存储结果打包数据，该结果打包数据包括多个经舍入的结果浮点数据元素，其中的每一个包括源中已经舍入(例如，舍入到所指示数量的分数位)的单个浮点数据元素的不同经复制的副本。在一些实施例中，浮点舍入指令可指示打包数据操作掩码，且机器可根据打包数据操作掩码将一个或多个舍入结果浮点数据元素有条件地存储在结果中。
[0117]不同类型的机器的示例包括但不限于处理器(例如，通用处理器和专用处理器)、指令处理装置、以及具有一个或多个处理器或指令处理装置的各种电子设备。这种电子设备的几个代表示例包括但不限于计算机系统、台式机、膝上型计算机、笔记本、服务器、网络路由器、网络交换机、上网计算机、机顶盒、蜂窝电话、视频游戏控制器等。
[0118]指令集包括一个或多个指令格式。给定指令格式定义各个字段(位的数量、位的位置)以指定要执行的操作(操作码)以及要对其执行该操作的操作码等。通过指令模板(或子格式)的定义来进一步分解一些指令格式。例如，给定指令格式的指令模板可被定义为具有指令格式的字段(所包括的字段通常按照相同顺序，但是至少一些字段具有不同的位位置，因为包括更少的字段)的不同子集，和/或被定义为具有不同解释的给定字段。由此，ISA的每一指令使用给定指令格式(并且如果定义，则在该指令格式的指令模板的给定一个中)来表达，并且包括用于指定操作和操作数的字段。例如，示例性ADD指令具有专用操作码以及包括用于指定该操作码的操作码字段和用于选择操作数的操作数字段(源I/目的地以及源2)的指令格式，并且该ADD指令在指令流中的出现将具有选择专用操作数的操作数字段中的专用内容。已经发布和/或公布了涉及高级矢量扩展(AVX) (AVX1和AVX2)且使用矢量扩展(VEX)编码方案的SMD扩展集(例如，参见2011年10月的Intel? 64和IA-32架构软件开发手册，并且参见2011年6月的丨ntel?高级矢量扩展编程参考)。
[0119]示例性指令格式
[0120]本文中所描述的指令的实施例可以不同的格式体现。另外，在下文中详述示例性系统、架构、以及流水线。指令的实施例可在这些系统、架构、以及流水线上执行，但是不限于详述的系统、架构、以及流水线。
[0121]通用矢量友好指令格式
[0122]矢量友好指令格式是适于矢量指令(例如，存在专用于矢量操作的特定字段)的指令格式。尽管描述了其中通过矢量友好指令格式支持矢量和标量操作两者的实施例，但是替换实施例仅使用通过矢量友好指令格式的矢量操作。
[0123]图14A-14B是示出根据本发明的实施例的通用矢量友好指令格式及其指令模板的框图。图14A是示出根据本发明的实施例的通用矢量友好指令格式及其A类指令模板的框图；而图14B是示出了根据本发明的实施例的通用矢量友好指令格式及其B类指令模板的框图。具体地，针对通用矢量友好指令格式1400定义A类和B类指令模板，两者包括无存储器访问1405的指令模板和存储器访问1420的指令模板。在矢量友好指令格式的上下文中的术语通用指不束缚于任何专用指令集的指令格式。
[0124]尽管将描述其中矢量友好指令格式支持64字节矢量操作数长度(或尺寸)与32位(4字节)或64位(8字节)数据元素宽度(或尺寸)(并且由此，64字节矢量由16双字尺寸的元素或者替换地8四字尺寸的元素组成)、64字节矢量操作数长度(或尺寸)与16位(2字节)或8位(I字节)数据元素宽度(或尺寸)、32字节矢量操作数长度(或尺寸)与32位(4字节)、64位(8字节)、16位(2字节)、或8位(I字节)数据元素宽度(或尺寸)、以及16字节矢量操作数长度(或尺寸)与32位(4字节)、64位(8字节)、16位(2字节)、或8位(I字节)数据元素宽度(或尺寸)的本发明的实施例，但是替换实施例可支持更大、更小、和/或不同的矢量操作数尺寸(例如，256字节矢量操作数)与更大、更小或不同的数据元素宽度(例如，128位(16字节)数据元素宽度)。
[0125]图14A中的A类指令模板包括:1)在无存储器访问1405的指令模板内，示出无存储器访问的完全舍入(round)控制型操作1410的指令模板、以及无存储器访问的数据变换型操作1415的指令模板；以及2)在存储器访问1420的指令模板内，示出存储器访问的时间性1425的指令模板和存储器访问的非时间性1430的指令模板。图14B中的B类指令模板包括:1)在无存储器访问1405的指令模板内，示出无存储器访问的写掩码控制的部分舍入控制型操作1412的指令模板以及无存储器访问的写掩码控制的vsize型操作1417的指令模板；以及2)在存储器访问1420的指令模板内，示出存储器访问的写掩码控制1427的指令模板。
[0126]通用矢量友好指令格式1400包括以下列出以在图14A-14B中示出的顺序的如下字段。
[0127]格式字段1440 —该字段中的特定值(指令格式标识符值)唯一地标识矢量友好指令格式，并且由此标识指令在指令流中以矢量友好指令格式出现。由此，该字段在无需仅有通用矢量友好指令格式的指令集的意义上是任选的。
[0128]基础操作字段1442 —其内容区分不同的基础操作。
[0129]寄存器索引字段1444-其内容直接或者通过地址生成来指定源或目的地操作数在寄存器中或者在存储器中的位置。这些字段包括足够数量的位以从PxQ(例如，32x512、16x128,32x1024,64x1024)个寄存器组选择N个寄存器。尽管在一个实施例中N可高达三个源和一个目的地寄存器，但是替换实施例可支持更多或更少的源和目的地寄存器(例如，可支持高达两个源，其中这些源中的一个源还用作目的地，可支持高达三个源，其中这些源中的一个源还用作目的地，可支持高达两个源和一个目的地)。
[0130]修饰符(modifier)字段1446 —其内容将以指定存储器访问的通用矢量指令格式出现的指令与不指定存储器访问的通用矢量指令格式出现的指令区分开；即在无存储器访问1405的指令模板与存储器访问1420的指令模板之间。存储器访问操作读取和/或写入到存储器层次(在一些情况下，使用寄存器中的值来指定源和/或目的地地址)，而非存储器访问操作不这样(例如，源和/或目的地是寄存器)。尽管在一个实施例中，该字段还在三种不同的方式之间选择以执行存储器地址计算，但是替换实施例可支持更多、更少或不同的方式来执行存储器地址计算。
[0131]扩充操作字段1450 —其内容区分除基础操作以外还要执行各种不同操作中的哪一个操作。该字段是上下文专用的。在本发明的一个实施例中，该字段被分成类字段1468、α字段1452、以及β字段1454。扩充操作字段1450允许在单一指令而非2、3或4个指令中执行多组共同的操作。
[0132]缩放字段1460 —其内容允许用于存储器地址生成(例如，用于使用索引+基址的地址生成)的索引字段的内容的按比例缩放。
[0133]位移字段1462Α —其内容被用作存储器地址生成的一部分(例如，用于使用2麵*索引+基址+位移的地址生成)。
[0134]位移因数字段1462Β (注意，位移字段1462Α直接在位移因数字段1462Β上的并置指示了使用一个或另一个)——其内容被用作地址生成的一部分，它指定通过存储器访问尺寸(N)按比例缩放的位移因数，其中N是存储器访问中的字节的数量(例如，用于使用2
索引+基址+经按比例缩放的位移的地址生成)。忽略冗余的低阶位，并且因此将位移因数字段的内容乘以存储器操作数总尺寸(N)以生成在计算有效地址中使用的最终位移。N的值由处理器硬件在运行时基于完整操作码字段1474(稍候在本文中描述)和数据操纵字段1454C确定。位移字段1462A和位移因数字段1462B在它们不用于无存储器访问1405的指令模板和/或不同的实施例可实现两者中的仅一个或均未实现的意义上是任选的。
[0135]数据元素宽度字段1464 —其内容区分使用多个数据元素宽度中的哪一个(在一些实施例中用于所有指令，在其他实施例中只用于一些指令)。该字段在如果支持仅一个数据元素宽度和/或使用操作码的某一方面来支持数据元素宽度则不需要的意义上是任选的。
[0136]写掩码字段1470 —其内容在每一数据元素位置的基础上控制目的地矢量操作数中的数据元素位置是否反映基础操作和扩充操作的结果。A类指令模板支持合并-写掩码，而B类指令模板支持合并写掩码和归零写掩码两者。当合并的矢量掩码允许在执行任何操作(由基础操作和扩充操作指定)期间保护目的地中的任何元素集免于更新时，在另一实施例中，保持其中对应掩码位具有O的目的地的每一元素的旧值。相反，当归零矢量掩码允许在执行任何操作(由基础操作和扩充操作指定)期间使目的地中的任何元素集归零时，在一个实施例中，目的地的元素在对应掩码位具有O值时被设为O。该功能的子集是控制执行的操作的矢量长度的能力(即，从第一个到最后一个要修改的元素的跨度)，然而，被修改的元素不一定要是连续的。由此，写掩码字段1470允许部分矢量操作，这包括加载、存储、算术、逻辑等。尽管描述了其中写掩码字段1470的内容选择了多个写掩码寄存器中的包含要使用的写掩码的一个写掩码寄存器(并且由此写掩码字段1470的内容间接地标识了要执行的掩码操作)的本发明的实施例，但是替换实施例相反或另外允许掩码写字段1470的内容直接地指定要执行的掩码操作。
[0137]立即数字段1472 —其内容允许对立即数的指定。该字段在实现不支持立即数的通用矢量友好格式中不存在且在不使用立即数的指令中不存在的意义上是任选的。
[0138]类字段1468 —其内容在不同类的指令之间进行区分。参考图14A-B，该字段的内容在A类和B类指令之间进行选择。在图14A-B中，圆角方形用于指示专用值存在于字段中(例如，在图14A-B中分别用于类字段1468的A类1468A和B类1468B)。
[0139]A类指令模板
[0140]在A类非存储器访问1405的指令模板的情况下，α字段1452被解释为其内容区分要执行不同扩充操作类型中的哪一种(例如，针对无存储器访问的舍入型操作1410和无存储器访问的数据变换型操作1415的指令模板分别指定舍入1452Α.1和数据变换1452Α.2)的RS字段1452Α，而β字段1454区分要执行指定类型的操作中的哪一种。在无存储器访问1405指令模板中，缩放字段1460、位移字段1462Α以及位移缩放字段1462Β不存在。
[0141]无存储器访问的指令模板一完全舍入控制型操作
[0142]在无存储器访问的完全舍入控制型操作1410的指令模板中，β字段1454被解释为其内容提供静态舍入的舍入控制字段1454Α。尽管在本发明的所述实施例中舍入控制字段1454Α包括抑制所有浮点异常(SAE)字段1456和舍入操作控制字段1458，但是替换实施例可支持、可将这些概念两者都编码成相同的字段或者只有这些概念/字段中的一个或另一个(例如，可只有舍入操作控制字段1458)。
[0143]SAE字段1456 —其内容区分是否停用异常事件报告；当SAE字段1456的内容指示启用抑制时，给定指令不报告任何种类的浮点异常标志且不唤起任何浮点异常处理程序。
[0144]舍入操作控制字段1458 —其内容区分执行一组舍入操作中的哪一个(例如，向上舍入、向下舍入、向零舍入、以及就近舍入)。由此，舍入操作控制字段1458允许在每一指令的基础上改变舍入模式。在其中处理器包括用于指定舍入模式的控制寄存器的本发明的一个实施例中，舍入操作控制字段1450的内容覆盖该寄存器值。
[0145]无存储器访问的指令模板一数据变换型操作
[0146]在无存储器访问的数据变换型操作1415的指令模板中，β字段1454被解释为数据变换字段1454Β，其内容区分要执行多个数据变换中的哪一个(例如，无数据变换、拌和、广播)。
[0147]在A类存储器访问1420的指令模板的情况下，α字段1452被解释为驱逐提示字段1452Β，其内容区分要使用驱逐提示中的哪一个(在图14Α中，为存储器访问时间1425指令模板和存储器访问非时间1430的指令模板分别指定时间1452B.1和非时间1452B.2)、而β字段1454被解释为数据操纵字段1454C，其内容区分要执行大量数据操纵操作(也称为基元(primitive))中的哪一个(例如，无操纵、广播、源的向上转换、以及目的地的向下转换)。存储器访问1420的指令模板包括缩放字段1460、以及任选的位移字段1462A或位移缩放字段1462B。
[0148]矢量存储器指令使用转换支持来执行来自存储器的矢量加载并将矢量存储到存储器。如同寻常的矢量指令，矢量存储器指令以数据元素式的方式与存储器来回传输数据，其中实际传输的元素由选为写掩码的矢量掩码的内容规定。
[0149]存储器访问的指令模板一时间性的
[0150]时间性的数据是可能很快地重新使用足以从高速缓存受益的数据。然而，这是提示且不同的处理器可以不同的方式实现它，包括完全忽略该提示。
[0151 ] 存储器访问的指令模板一非时间性的
[0152]非时间性的数据是不可能很快地重新使用足以从第一级高速缓存中的高速缓存受益且应当给予驱逐优先级的数据。然而，这是提示且不同的处理器可以不同的方式实现它，包括完全忽略该提示。
[0153]B类指令模板
[0154]在B类指令模板的情况下，α字段1452被解释为写掩码控制(Z)字段1452C，其内容区分由写掩码字段1470控制的写掩码应当是合并还是归零。
[0155]在B类非存储器访问1405的指令模板的情况下，β字段1454的一部分被解释为RL字段1457Α，其内容区分要执行不同扩充操作类型中的哪一种(例如，针对无存储器访问的写掩码控制部分舍入控制类型操作1412的指令模板和无存储器访问的写掩码控制VSIZE型操作1417的指令模板分别指定舍入1457Α.1和矢量长度(VSIZE) 1457Α.2)，而β字段1454的其余部分区分要执行指定类型的操作中的哪一种。在无存储器访问1405指令模板中，缩放字段1460、位移字段1462Α以及位移缩放字段1462Β不存在。
[0156]在无存储器访问的写掩码控制的部分舍入控制型操作1410的指令模板中，β字段1454的其余部分被解释为舍入操作字段1459Α，并且停用异常事件报告(给定指令不报告任何种类的浮点异常标志且不唤起任何浮点异常处理程序)。
[0157]舍入操作控制字段1459Α —只作为舍入操作控制字段1458，其内容区分执行一组舍入操作中的哪一个(例如，向上舍入、向下舍入、向零舍入、以及就近舍入)。由此，舍入操作控制字段1459Α允许在每一指令的基础上改变舍入模式。在其中处理器包括用于指定舍入模式的控制寄存器的本发明的一个实施例中，舍入操作控制字段1450的内容覆盖该寄
存器值。
[0158]在无存储器访问的写掩码控制VSIZE型操作1417的指令模板中，β字段1454的其余部分被解释为矢量长度字段1459Β，其内容区分要执行多个数据矢量长度中的哪一个(例如，128字节、256字节、或512字节)。
[0159]在B类存储器访问1420的指令模板的情况下，β字段1454的一部分被解释为广播字段1457Β，其内容区分是否要执行广播型数据操纵操作，而β字段1454的其余部分被解释为矢量长度字段1459Β。存储器访问1420的指令模板包括缩放字段1460、以及任选的位移字段1462Α或位移缩放字段1462Β。[0160]针对通用矢量友好指令格式1400，示出完整操作码字段1474包括格式字段1440、基础操作字段1442以及数据元素宽度字段1464。尽管示出了其中完整操作码字段1474包括所有这些字段的一个实施例，但是完整操作码字段1474包括在不支持所有这些字段的实施例中的少于所有的这些字段。完整操作码字段1474提供操作码(opcode)。
[0161]扩充操作字段1450、数据元素宽度字段1464以及写掩码字段1470允许在每一指令的基础上以通用矢量友好指令格式指定这些特征。
[0162]写掩码字段和数据元素宽度字段的组合创建各种类型的指令，因为这些指令允许基于不同的数据元素宽度应用该掩码。
[0163]在A类和B类内出现的各种指令模板在不同的情形下是有益的。在本发明的一些实施例中，不同处理器或者处理器内的不同核可支持仅A类、仅B类、或者可支持两类。举例而言，期望用于通用计算的高性能通用无序核可仅支持B类，期望主要用于图形和/或科学(吞吐量)计算的核可仅支持A类，并且期望用于两者的核可支持两者(当然，具有来自两类的模板和指令的一些混合、但是并非来自两类的所有模板和指令的核在本发明的范围内)。同样，单一处理器可包括多个核，所有核支持相同的类或者其中不同的核支持不同的类。举例而言，在具有分离的图形和通用核的处理器中，图形核中的期望主要用于图形和/或科学计算的一个核可仅支持A类，而通用核中的一个或多个可以是具有期望用于通用计算的仅支持B类的无序执行和寄存器重命名的高性能通用核。没有单独的图形核的另一处理器可包括支持A类和B类两者的一个或多个通用有序或无序核。当然，在本发明的不同实施例中，来自一类的特征也可在其他类中实现。以高级语言撰写的程序可被输入(例如，及时编译或者统计编译)到各种不同的可执行形式，包括:1)具有用于执行的目标处理器支持的类的指令的形式；或者2)具有使用所有类的指令的不同组合而编写的替换例程且具有选择这些例程以基于由当前正在执行代码的处理器支持的指令而执行的控制流代码的形式。
[0164]示例性专用矢量友好指令格式
[0165]图15是示出根据本发明的实施例的示例性专用矢量友好指令格式的框图。图15示出在其指定位置、尺寸、解释和字段的次序、以及那些字段中的一些字段的值的意义上是专用的专用矢量友好指令格式1500。专用矢量友好指令格式1500可用于扩展x86指令集，并且由此一些字段类似于在现有x86指令集及其扩展(例如，AVX)中使用的那些字段或与之相同。该格式保持与具有扩展的现有x86指令集的前缀编码字段、实操作码字节字段、MODR/M字段、SIB字段、位移字段、以及立即数字段一致。示出来自图14的字段，来自图15的字段映射到来自图14的字段。
[0166]应当理解，虽然出于说明的目的在通用矢量友好指令格式1400的上下文中，本发明的实施例参考专用矢量友好指令格式1500进行了描述，但是本发明不限于专用矢量友好指令格式1500，声明的地方除外。例如，通用矢量友好指令格式1400构想各种字段的各种可能的尺寸，而专用矢量友好指令格式1500被示为具有特定尺寸的字段。作为具体示例，尽管在专用矢量友好指令格式1500中数据元素宽度字段1464被示为一位字段，但是本发明不限于此(即，通用矢量友好指令格式1400构想数据元素宽度字段1464的其他尺寸)。
[0167]通用矢量友好指令格式1400包括以下列出的按照图15A中示出的顺序的如下字段。
[0168]EVEX前缀(字节0-3) 1502 —以四字节形式进行编码。
[0169]格式字段1440(EVEX字节0，位[7:0]) —第一字节(EVEX字节O)是格式字段1440，并且它包含0x62 (在本发明的一个实施例中用于区分矢量友好指令格式的唯一值)。
[0170]第二 -第四字节(EVEX字节1-3)包括提供专用能力的多个位字段。
[0171 ] REX 字段 1505 (EVEX 字节 I，位[7-5])—由 EVEX.R 位字段(EVEX 字节 I，位[7]-R)、EVEX.X 位字段(EVEX 字节 1，位[6] - X)以及(1457BEX 字节 1，位[5] - B)组成。EVEX.R、EVEX.X和EVEX.B位字段提供与对应VEX位字段相同的功能，并且使用(多个)I补码的形式进行编码，即ZMMO被编码为1111B，ZMM15被编码为0000B。这些指令的其他字段对如在本领域中已知的寄存器索引的较低三个位(rrr、xxx、以及bbb)进行编码，由此可通过增加 EVEX.R、EVEX.X 以及 EVEX.B 来形成 Rrrr、Xxxx 以及 Bbbb。
[0172]REX’字段1410—这是REX’字段1410的第一部分，并且是用于对扩展的32个寄存器集合的较高16个或较低16个寄存器进行编码的EVEX.R’位字段(EVEX字节1，位
[4]-R，)。在本发明的一个实施例中，该位与以下指示的其他位一起以位反转的格式存储以(在公知x86的32位模式下)与实操作码字节是62的BOUND指令进行区分，但是在MODR/Μ字段(在下文中描述)中不接受MOD字段中的值11 ;本发明的替换实施例不以反转的格式存储该指示的位以及其他指示的位。值I用于对较低16个寄存器进行编码。换句话说，通过组合EVEX.R’、EVEX.R、以及来自其他字段的其他RRR来形成R’ Rrrr。
[0173]操作码映射字段1515(EVEX字节1，位[3:0] - _皿)-其内容对隐含的领先操作码字节(0F、0F38、或0F3)进行编码。
[0174]数据元素宽度字段1464 (EVEX字节2，位[7] - W)—由记号EVEX.W表示。EVEX.W用于定义数据类型(32位数据元素或64位数据元素)的粒度(尺寸)。
[0175]EVEX.vvvvl520 (EVEX 字节 2,位[6:3]-vvvv) — EVEX.vvvv 的作用可包括如下:1)EVEX.vvvv对以反转((多个)I补码)的形式指定的第一源寄存器操作数进行编码且对具有两个或两个以上源操作数的指令有效；2)EVEX.vvvv针对特定矢量位移对以(多个)I补码的形式指定的目的地寄存器操作数进行编码；或者3)EVEX.vvvv不对任何操作数进行编码，保留该字段，并且应当包含1111b。由此，EVEX.vvvv字段1520对以反转((多个)1补码)的形式存储的第一源寄存器指定符的4个低阶位进行编码。取决于该指令，额外不同的EVEX位字段用于将指定符尺寸扩展到32个寄存器。
[0176]EVEX.U1468类字段(EVEX字节2，位[2]-U) 一如果EVEX.U = 0，则它指示A类或EVEX.U0,如果 EVEX.U = 1，则它指示 B 类或 EVEX.Ul。
[0177]前缀编码字段1525 (EVEX字节2，位[1:0]-ρρ) —提供了用于基础操作字段的附加位。除了对以EVEX前缀格式的传统SSE指令提供支持以外，这也具有压缩SMD前缀的益处(EVEX前缀只需要2位，而不是需要字节来表达SMD前缀)。在一个实施例中，为了支持使用以传统格式和以EVEX前缀格式的SMD前缀(66H、F2H、F3H)的传统SSE指令，这些传统SMD前缀被编码成SMD前缀编码字段；并且在运行时在提供给解码器的PLA之前被扩展成传统SMD前缀(因此PLA可执行传统和EVEX格式的这些传统指令，而无需修改)。虽然较新的指令可将EVEX前缀编码字段的内容直接作为操作码扩展，但是为了一致性，特定实施例以类似的方式扩展，但允许由这些传统SIMD前缀指定不同的含义。替换实施例可重新设计PLA以支持2位SMD前缀编码，并且由此不需要扩展。
[0178]α 字段 1452 (EVEX 字节 3，位[7] - EH ;也称为 EVEX.EH、EVEX.rs.EVEX.RL、EVEX.写掩码控制、以及EVEX.N;还被示为具有α) —如先前所述的，该字段是上下文特定的。
[0179]β 字段 1454 (EVEX 字节 3，位[6:4]_SSS，也称为 EVEX.s2_。、EVEX.r2_。、EVEX.rrl、EVEX.LLO、EVEX.LLB，还被示为具有β β β) —如先前所述的，该字段是上下文特定的。
[0180]REX’字段1410 —这是REX’字段的其余部分，并且是可用于对扩展的32个寄存器集合的较高16个或较低16寄存器进行编码的EVEX.R’位字段(EVEX字节3，位[3] - V’)。该位以位反转的格式存储。值I用于对较低16个寄存器进行编码。换句话说，通过组合EVEX.V’、EVEX.VVW 来形成 V’ VVVV。
[0181]写掩码字段1470 (EVEX字节3，位[2:0]_kkk) —其内容指定写掩码寄存器中的寄存器索引，如先前所述。在本发明的一个实施例中，特定值EVEX.kkk = 000具有暗示没有写掩码用于特定指令(这可以各种方式实现，包括使用硬连线到所有的写掩码或者旁路掩码硬件的硬件来实现)的特别行为。
[0182]实操作码字段1530(字节4)还被称为操作码字节。操作码的一部分在该字段中被指定。
[0183]MOD R/M字段 1540(字节 5)包括MOD 字段 1542、Reg 字段 1544、以及 R/M 字段 1546。如先前所述的，MOD字段1542的内容将存储器访问和非存储器访问操作区分开。Reg字段1544的作用可被归结为两种情形:对目的地寄存器操作数或源寄存器操作数进行编码；或者被视为操作码扩展且不用于对任何指令操作数进行编码。R/M字段1546的作用可包括如下:对引用存储器地址的指令操作数进行编码；或者对目的地寄存器操作数或源寄存器操作数进行编码。
[0184]缩放、索引、基址(SIB)字节(字节6) —如先前所述的，缩放字段1450的内容用于存储器地址生成。SIB.xxxl554和SIB.bbbl556 一先前已经针对寄存器索引Xxxx和Bbbb提及了这些字段的内容。
[0185]位移字段1462A (字节7-10) —当MOD字段1542包含10时，字节7_10是位移字段1462A，并且它与传统32位位移(disp32) —样地工作，并且以字节粒度工作。
[0186]位移因数字段1462B(字节7) —当MOD字段1542包含01时，字节7是位移因数字段1462B。该字段的位置与传统x86指令集8位位移(dispS)的位置相同，它以字节粒度工作。由于disp8是符号扩展的，因此它可只在-128和127字节偏移量之间寻址；在64字节高速缓存线的方面，disp8使用可被设为仅四个真正有用的值-128、-64、0和64的8位；由于常常需要更大的范围，所以使用disp32 ;然而，disp32需要4个字节。与disp8和disp32对比，位移因数字段1462B是disp8的重新解释；当使用位移因数字段1462B时，通过位移因数字段的内容乘以存储器操作数访问的尺寸(N)来确定实际位移。该类型的位移被称为disp8*N。这减小了平均指令长度(用于位移但具有大得多的范围的单一字节)。这种压缩位移基于有效位移是存储器访问的粒度的倍数的假设，并且由此地址偏移量的冗余低阶位不需要被编码。换句话说，位移因数字段1462B替代传统x86指令集8位位移。由此，位移因数字段1462B以与x86指令集8位位移相同的方式(因此在ModRM/SIB编码规则中没有变化)进行编码，唯一的不同在于，dispS超载至disp8*N。换句话说，在编码规则或编码长度中没有变化，而仅在通过硬件对位移值的解释中有变化(这需要按存储器操作数的尺寸按比例缩放位移量以获得字节式地址偏移量)。
[0187]立即数字段1472如先前所述地操作。
[0188]完整操作码字段
[0189]图15B是示出根据本发明的实施例的构成完整操作码字段1474的具有专用矢量友好指令格式1500的字段的框图。具体地，完整操作码字段1474包括格式字段1440、基础操作字段1442、以及数据元素宽度(W)字段1464。基础操作字段1442包括前缀编码字段1525、操作码映射字段1515以及实操作码字段1530。
[0190]寄存器索引字段
[0191]图15C是示出根据本发明的实施例的构成寄存器索引字段1444的具有专用矢量友好指令格式1500的字段的框图。具体地，寄存器索引字段1444包括REX字段1505、REX’字段 1510、MODR/M.reg 字段 1544、MODR/M.r/m 字段 1546、VVVV 字段 1520、xxx 字段 1554以及bbb字段1556。
[0192]扩充操作字段
[0193]图1?是示出根据本发明的一个实施例的构成扩充(augmentation)操作字段1450的具有专用矢量友好指令格式1500的字段的框图。当类(U)字段1468包含O时，它表明EVEX.U0(A类1468A);当它包含I时，它表明EVEX.Ul (B类1468B)。当U = O且MOD字段1542包含11 (表明无存储器访问操作)时，α字段1452 (EVEX字节3，位[7] - EH)被解释为rs字段1452A 。当rs字段1452A包含I (舍入1452A.1)时，β字段1454 (EVEX字节3，位[6:4] - SSS)被解释为舍入控制字段1454Α。舍入控制字段1454Α包括一位SAE字段1456和两位舍入操作字段1458。当rs字段1452A包含O (数据变换1452A.2)时，β字段1454(EVEX字节3，位[6:4] - SSS)被解释为三位数据变换字段1454B。当U = O且MOD字段1542包含00、01或10 (表达存储器访问操作)时，α字段1452 (EVEX字节3，位[7] - EH)被解释为驱逐提示(EH)字段1452Β且β字段1454(EVEX字节3，位[6:4] - SSS)被解释为三位数据操纵字段1454C。
[0194]当U= I时，α字段1452 (EVEX字节3，位[7] - EH)被解释为写掩码控制(Z)字段1452C。当U = I且MOD字段1542包含11 (表明无存储器访问操作)时，β字段1454的一部分(EVEX字节3，位[4] - S0)被解释为RL字段1457Α ;当它包含I (舍入1457Α.1)时，β字段1454的其余部分(EVEX字节3，位[6_5] - S2^1)被解释为舍入操作字段1459Α，而当RL字段1457Α包含0(VSIZE1457.A2)时，β字段1454的其余部分(EVEX字节3，位[6-5]-S2J被解释为矢量长度字段1459Β (EVEX字节3，位[6_5] - L1^0)。当U = I且MOD字段1542包含00、01或10 (表明存储器访问操作)时，β字段1454 (EVEX字节3，位[6:4] - SSS)被解释为矢量长度字段1459Β (EVEX字节3，位[6_5] - L1^0)和广播字段1457Β (EVEX字节3，位
[4]- B)。
[0195]示例性寄存器架构
[0196]图16是根据本发明的一个实施例的寄存器架构1600的框图。在所示出的实施例中，有32个512位宽的矢量寄存器1610 ;这些寄存器被引用为zmmO到zmm31。较低的16zmm寄存器的较低阶256个位覆盖在寄存器ymmO-16上。较低的16zmm寄存器的较低阶128个位(ymm寄存器的较低阶128个位)覆盖在寄存器xmmO-15上。专用矢量友好指令格式1500对这些覆盖的寄存器组操作，如在以下表格中所示的。[0197]
【权利要求】
1.一种方法，包括: 接收浮点舍入指令，所述浮点舍入指令指示一个或多个浮点数据元素的源，指示小数点之后一个或多个浮点数据元素中的每一个将被舍入至的分数位的数量，并且指示目的地存储位置；以及 响应于浮点舍入指令将结果存储在目的地存储位置，所述结果包括一个或多个经舍入的结果浮点数据元素，每个经舍入的结果浮点数据元素包括源中在相应位置中已经被舍入到所指示数量的分数位的浮点数据元素之一。
2.如权利要求1所述的方法，其特征在于，接收浮点舍入指令包括接收明确指定分数位的数量的浮点舍入指令。
3.如权利要求2所述的方法，其特征在于，接收浮点舍入指令包括接收具有立即数的浮点舍入指令，所述立即数包括用以明确指定分数位的数量的多个位。
4.如权利要求3所述的方法，其特征在于，所述立即数的位[7:4]指定分数位的数量。
5.如权利要求1所述的方法，其特征在于，接收包括接收指示单个浮点数据元素的源的浮点舍入指令，且其中存储包括存储结果打包数据，所述结果打包数据包括多个经舍入的结果浮点数据元素，每个经舍入的结果浮点数据元素包括源中已经被舍入到所指示数量的分数位的单个浮点数据元素。
6.如权利要求1所述的方法，其特征在于，接收包括接收指示打包数据操作掩码的浮点舍入指令，并且其中存储所述结果包括根据打包数据操作掩码将一个或多个经舍入的结果浮点数据元素条件存储在结果中。
7.如权利要求1所述的方法，其特征在于，接收包括接收指示源的浮点舍入指令，所述源包括以下之一:(I)至少八个双精度浮点数据元素；以及(2)至少十六个单精度浮点数据元素。
8.如权利要求1所述的方法，其特征在于，接收包括接收指示多个打包浮点数据元素的源的浮点舍入指令，且其中存储包括存储结果，所述结果包括相应多个打包经舍入的结果浮点数据元素，每个打包经舍入的结果浮点数据元素包括源中在相应位置中已经被舍入到所指示数量的分数位的打包浮点数据元素之一。
9.如权利要求1所述的方法，其特征在于，接收包括接收指示单个标量浮点数据元素的源的浮点舍入指令，且其中存储包括存储结果，所述结果包括单个相应的经舍入的结果浮点数据元素，所述单个相应的经舍入的结果浮点数据元素包括源中被舍入到所指示数量的分数位的单个标量浮点数据元素。
10.一种装置，包括: 多个寄存器；以及 与多个寄存器耦合的浮点执行单元，所述浮点执行单元操作成响应于浮点舍入指令将结果存储在目的地存储位置中，所述浮点舍入指令指示一个或多个浮点数据元素的源，指示小数点之后所述源的一个或多个浮点数据元素中的每一个将被舍入至的分数位的数量，并且指示目的地 存储位置，所述结果包括一个或多个经舍入的浮点数据元素，每个经舍入的浮点数据元素包括源中在相应位置中已经被舍入到所述浮点舍入指令指示的数量的分数位的浮点数据元素之一。
11.如权利要求10所述的装置，其特征在于，所述浮点舍入指令明确指定分数位的数量。
12.如权利要求10所述的装置，其特征在于，所述浮点舍入指令包括立即数，所述立即数包括用以明确指定分数位的数量的多个位。
13.如权利要求11所述的装置，其特征在于，所述立即数的位[7:4]明确指定分数位的数量。
14.如权利要求10所述的装置，其特征在于，所述浮点舍入指令指示单个浮点数据元素的源，且其中所述浮点执行单元响应于浮点舍入指令存储结果打包数据，所述结果打包数据包括多个经舍入的结果浮点数据元素，每个经舍入的结果浮点数据元素包括源中已经被舍入到所指示数量的分数位的单个 浮点数据元素。
15.如权利要求10所述的装置，其特征在于，所述浮点舍入指令还指示打包数据操作掩码，且其中浮点执行单元响应于浮点舍入指令，根据打包数据操作掩码将一个或多个经舍入的结果浮点数据元素有条件地存储在结果中。
16.如权利要求10所述的装置，其特征在于，浮点舍入指令指示源，所述源包括以下之-:(1)至少八个双精度浮点数据元素；以及(2)至少十六个单精度浮点数据元素。
17.如权利要求10所述的装置，其特征在于，所述浮点舍入指令指示多个打包浮点数据元素的源，且其中所述浮点执行单元响应于浮点舍入指令存储结果，所述结果包括相应多个打包经舍入的结果浮点数据元素，每个打包经舍入的结果浮点数据元素包括源中在相应位置中已经被舍入到所指示数量的分数位的打包浮点数据元素之一。
18.如权利要求10所述的装置，其特征在于，所述浮点舍入指令指示单个标量浮点数据元素的源，且其中所述浮点执行单元响应于浮点舍入指令存储结果，所述结果包括单个相应的经舍入的结果浮点数据元素，所述单个相应的经舍入的结果浮点数据元素包括源中被舍入到所指示数量的分数位的单个标量浮点数据元素。
19.一种系统,包括: 互连； 与所述互连耦合的处理器，所述处理器操作成响应于浮点舍入指令将结果存储在目的地中，所述浮点舍入指令指示一个或多个浮点数据元素的源，指示小数点之后所述源的一个或多个浮点数据元素中的每一个将被舍入至的分数位的数量，并且指示目的地，所述结果包括一个或多个经舍入的结果浮点数据元素，每个经舍入的结果浮点数据元素包括源中在相应位置中已经被舍入到所述浮点舍入指令指示的数量的分数位的浮点数据元素之一；以及 与所述互连耦合的动态随机存取存储器(DRAM)。
20.如权利要求19所述的系统，其特征在于，所述浮点舍入指令明确指定分数位的数量。
21.如权利要求19所述的系统，其特征在于，所述浮点舍入指令指定舍入模式。
22.一种制品，包括: 包括一种或多种固体存储材料的机器可读存储介质，所述机器可读存储介质存储有浮点舍入指令， 所述浮点舍入指令指示一个或多个浮点数据元素的源，指示小数点之后一个或多个浮点数据元素中的每一个将被舍入至的分数位的数量，并且所述浮点舍入指令如果由机器执行则操作用于导致机器执行以下操作，包括: 将结果存储在目的地存储位置，所述结果包括一个或多个经舍入的结果浮点数据元素，每个经舍入的结果浮点数据元素包括源中在相应位置中已经被舍入到所指示数量的分数位的浮点数据元素之一。
23.如权利要求22所述的制品，其特征在于，所述浮点舍入指令明确指定分数位的数量。
24.如权利要求22所 述的制品，其特征在于，所述浮点舍入指令指定舍入模式。
【文档编号】G06F9/30GK104011647SQ201180075796
【公开日】2014年8月27日 申请日期:2011年12月22日 优先权日:2011年12月22日
【发明者】J·C·三额詹, C·S·安德森, R·凡伦天, B·L·托尔, A·格雷德斯廷, S·卢巴诺维奇, B·艾坦 申请人:英特尔公司