电路布局方法与装置制造方法
【专利摘要】本发明提出一种电路布局方法与装置，可有效地对印刷电路板的电路布局中高速信号线的交叉点位置进行定位。所述电路布局方法包括下列步骤。首先，在一电路中设置定位元件。接着，设定此电路的电气约束规则，并将定位元件与高速信号线的交叉点进行关联。然后，导入此电气约束规则以及对应于定位元件的定位元件信息于未完成电路布局，并调整定位元件于未完成电路布局中的位置。最后，根据定位元件于未完成电路布局中调整后的位置，决定高速信号线的交叉点于未完成电路布局中的位置，并根据高速信号线的交叉点于未完成电路布局中的位置产生已完成电路布局。
【专利说明】电路布局方法与装置
【技术领域】
[0001]本发明是有关于一种电路布局方法，特别是有关于一种借由定位元件来对电路布局中高速信号线的交叉点位置进行定位的电路布局方法与装置。
【背景技术】
[0002]电路图(circuitdiagram)对于印刷电路板(printed circuit board)的电路布局(layout)来说是重要的参考依据。但是，电路图通常仅提供简单的元件/线路信息与各元件/线路之间的连接关系，而电路布局中实际的线路绕法或线路的交叉点位置则无法由电路图中获得。因此，一般来说，在利用电路布局软件来根据电路图产生电路布局之后，电路布局人员需要设定额外的规则或手动地对电路布局中线路的绕法或线路的交叉点位置进行调整，才能使其符合预设的电路特性。
[0003]特别是,对于传输高速信号(high-speed signal)的印刷电路板来说，电路布局中各个线路交叉点的位置，通常需要与印刷电路板上的贯孔(through hole)相关联，且各个线路交叉点的位置可能会直接地影响高速信号传输至各个终端(terminal)的时序(timing)。举例来说，假设因电路布局人员的经验不足等原因，导致电路布局中线路交叉点的位置选择不适当时，高速信号从线路交叉点往各个终端传输的时序可能会无法同步(synchronization),进而影响印刷电路板整体的性能。
[0004]因此，如何减少电路布局人员花费在选择电路布局中各个线路交叉点位置的时间，并达到印刷电路板中各个终端对于高速信号的时序要求，实为本领域研发人员的重要
课题之一。
【发明内容】
[0005]有鉴于此，本发明提出一种电路布局方法与装置，可有效地对印刷电路板的电路布局中高速信号线的交叉点位置进行定位。
[0006]本发明的实施例提出一种电路布局方法，适用于电路布局装置，所述方法包括下列步骤。在对高速信号线具有交叉点拓扑结构要求的电路中设置至少一定位元件，其中至少一定位元件分别具有一电路元件属性和一电路板贯孔属性。设定电路的电气约束规则，并将至少一定位元件与多条高速信号线的至少一交叉点进行关联。导入电气约束规则以及对应于至少一定位兀件的至少一定位兀件信息于一未完成电路布局。调整至少一定位兀件于未完成电路布局中的位置。根据至少一定位元件于未完成电路布局中调整后的位置，决定这些条高速信号线的至少一交叉点于未完成电路布局中的位置，并根据至少一交叉点的位置产生已完成电路布局。
[0007]在本发明的一实施例中，所述在对高速信号线具有交叉点拓扑结构要求的电路中设置至少一定位元件的步骤更包括下列步骤。选取电路中的至少一电路元件，并根据至少一电路元件的元件编号，对至少一定位元件进行命名。
[0008]在本发明的一实施例中，所述调整至少一定位元件于未完成电路布局中的位置的步骤包括下列步骤。根据电气约束规则以及至少一定位元件信息，调整至少一定位元件于未完成电路布局中的位置。
[0009]在本发明的一实施例中，所述电路布局方法更包括下列步骤。从已完成电路布局中移除至少一定位元件。
[0010]在本发明的一实施例中，所述至少一定位元件包括贯孔。
[0011]本发明的实施例另提出一种电路布局装置，所述装置包括第一模块、第二模块、第三模块、第四模块以及第五模块。第一模块，用以在对高速信号线具有交叉点拓扑结构要求的电路中设置至少一定位元件，其中至少一定位元件分别具有一电路元件属性和一电路板贯孔属性。第二模块耦接至第一模块，用以设定电路的电气约束规则，并将至少一定位元件与多条高速信号线的至少一交叉点进行关联。第三模块耦接至第二模块，用以导入电气约束规则以及对应于至少一定位兀件的至少一定位兀件信息于一未完成电路布局。第四模块耦接至第三模块，用以调整至少一定位元件于未完成电路布局中的位置。第五模块耦接至第四模块，用以根据至少一定位元件于未完成电路布局中调整后的位置，决定些条高速信号线的至少一交叉点于未完成电路布局中的位置，并根据至少一交叉点的位置产生已完成电路布局。
[0012]在本发明的一实施例中，所述第一模块更用以选取电路中的至少一电路元件，并根据至少一电路元件的元件编号，对至少一定位元件进行命名。
[0013]在本发明的一实施例中，所述第四模块根据电气约束规则以及至少一定位元件信息，调整至少一定位元件于未完成电路布局中的位置。
[0014]在本发明的一实施例中，所述第五模块更用以从已完成电路布局中移除至少一定位元件。
[0015]基于上述，本发明在对高速信号线具有交叉点拓扑结构要求的电路中设置至少一定位元件之后，设定电路的电气约束规则，并将至少一定位元件与多条高速信号线的至少一交叉点进行关联。接着，本发明可导入电气约束规则以及对应于至少一定位元件的至少一定位兀件信息于一未完成电路布局，并调整至少一定位兀件于未完成电路布局中的位置。然后，根据至少一定位元件于未完成电路布局中调整后的位置，决定这些条高速信号线的至少一交叉点于未完成电路布局中的位置，并且根据至少一交叉点的位置产生已完成电路布局。
[0016]借此，本发明可通过通过定位元件对印刷电路板的电路布局中高速信号线的交叉点的位置进行定位，进而有效地减少电路布局人员耗费在选择或调整印刷电路板的电路布局中高速信号线的交叉点位置的时间。
【专利附图】
【附图说明】
[0017]为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的【具体实施方式】作详细说明，其中:
[0018]图1为根据本发明的一实施例所绘示的电路图。
[0019]图2为根据本发明的一实施例所绘示的电路布局装置的功能方块图。
[0020]图3为根据本发明的一实施例所绘示的电路布局方法的流程示意图。
[0021]图4为根据本发明的一实施例所绘示的对定位元件进行命名的示意图。[0022]图5为根据本发明的一实施例所绘示的电路布局的示意图。
[0023]主要元件符号说明:
[0024]10、40:电路
[0025]101 ~105、401、402:终端
[0026]111 ~116、411 ~413、511 ~514:高速信号线
[0027]121 ~123、43:电阻
[0028]11、41、51:交叉点
[0029]20:电路布局装置
[0030]21:第一模块
[0031]22:第二模块
[0032]23:第三模块
[0033]24:第四模块
[0034]25:第五模块
[0035]403:接地点
[0036]42:定位元件
[0037]50:电路布局
[0038]S302、S304、S306、S308、S310:本发明一实施例的电路布局方法各步骤【具体实施方式】
[0039]一般来说,在对印刷电路板(Printed Circuit Board, PCB)的电路布局(layout)中高速信号线(high-speed signal lines)的交叉点(crossing point)位置进行定位时，必须考量到高速信号在传输上的时序(timing)特性。特别是，对于高速信号线具有交叉点拓扑(topology)结构要求的电路而言，高速信号在传输上的时序特性很容易因不当的布线而导致信号的时序不同步(non-synchronization )。
[0040]举例来说，图1为根据本发明的一实施例所绘示的电路图。请参照图1，电路图10中包括终端IOf 105、高速信号线Ilf 116、电阻12广123。为了达到高速信号从信号线的交叉点位置(例如，交叉点11)发散至终端IOf 105的时序要求(例如，时序同步要求)，以电路图10来看，终端IOf 105与交叉点11之间的线路长度皆会相等或趋近于相等。
[0041]例如，以图1来看，假设终端101与交叉点11之间的高速信号线111的长度实际上被设定为长度LI加上长度L2 (即，L1+L2)，终端102与交叉点11之间的高速信号线112的长度实际上被设定为长度L3加上长度1^4(8卩，1^3+1^4)，终端103与交叉点11之间的高速信号线113的长度实际上被设定为长度L5加上长度L6 (即，L5+L6)，终端104与交叉点11之间的高速信号线114与高速信号线115的长度总合实际上被设定为长度L7加上长度L8(即，L7+L8)，并且，终端105与交叉点11之间的高速信号线114与高速信号线116的长度总合实际上被设定为长度L7加上长度L9 (即，L7+L9)，则L1+L2 = L3+L4 = L5+L6 = L7+L8=L7+L9。借此，高速信号从交叉点11传输至终端IOf 105的时序可达到或趋近于同步。
[0042]因此，为使印刷电路板的电路布局中高速信号线的交叉点位置在电路布局阶段中可以快速且正确地被决定，本发明实施例提出一种电路布局方法，首先，其可在一电路布局尚未完成时，预先于此未完成的电路布局(以下统称为未完成电路布局)中设置定位元件，以代表多条高速信号线的交叉点，并将至少一定位元件于高速信号线的至少一交叉点进行一对一的关联。然后，再调整至少一定位元件于未完成电路布局中的位置。最后，根据至少一定位兀件于未完成电路布局中的位置，决定高速信号线的至少一交叉点于此未完成电路布局中的位置，以根据上述决定结果产生已完成的电路布局(以下统称为已完成电路布局)。
[0043]借此，借由预先设置的定位元件来对高速信号线的交叉点进行定位，可有效地减少以往耗费在决定或调整电路布局中高速信号线的交叉点的时间。此外，本发明实施例更揭示了可用于体现上述电路布局方法的电路布局装置。为了使本发明的内容更容易明了，以下特举实施例作为本发明确实能够据以实施的范例。
[0044]图2为根据本发明的一实施例所绘示的电路布局装置的功能方块图。请参照图2，电路布局装置20可以是桌上型电脑、笔记型电脑(notebook)或平板电脑(Tablet PC)等可运行任意操作系统(Operating System, OS)的各式电脑设备。在本实施例中，电路布局装置20包括第一模块21、第二模块22、第三模块23、第四模块24以及第五模块25，其中第二模块22耦接至第一模块21，第三模块23耦接至第二模块22，第四模块24耦接至第三模块23，并且第五模块25耦接至第四模块24。
[0045]图3为根据本发明的一实施例所绘示的电路布局方法的流程示意图。以下将以图2搭配图3的方式，来对本实施例的电路布局装置20与电路布局方法进行说明。请参照图2与图3，在步骤S302中，第一模块21在对高速信号线具有交叉点拓扑结构要求的电路中，设置至少一定位元件。举例来说，在本实施例中，第一模块21可以先判断一电路中是否具有高速信号线的交叉点。然后，当第一模块21判断此电路中具有一个或多个高速信号线的交叉点时，第一模块21即在此电路中设置与高速信号线的交叉点的数量相同的一个或多个个定位元件。
[0046]关于定位元件设置方式，在本实施例中，第一模块21例如是利用串连(series)或串接的方式将定位元件设置于此电路中。或者，第一模块21也可以是利用取代(replace)的方式，将高速信号线的每一交叉点皆以定位元件取代等，本发明不对定位元件的设置方式进行限制。
[0047]特别是，在本实施例中，每一个定位元件皆可具有电路元件属性(attribute )与电路板贯孔属性等一般实体元件所具有的属性或特性。或者，定位元件也可以分别具有电路元件属性、电路板贯孔属性等一般实体元件所具有的属性或特性其中之一。举例来说，在本实施例中，定位元件例如是电路布局中常用的贯孔，或者不会对电路布局整体运作造成太大影响具有上述属性的各种元件，本发明不对其限制。
[0048]另外，在本实施例中，第一模块21还可以选取此电路中的至少一电路元件，并根据至少一电路元件的元件编号/代号/名称等，对至少一定位元件进行命名。举例来说，第一模块21可以根据此电路中最靠近或最邻近一定位元件的电路元件的元件编号/代号/名称等，来对此定位元件进行命名，例如设定此定位元件的元件编号或名称等。在本实施例中，电路元件例如是电阻(Resistance)、电容(Capacitance)、电感(Inductance)、各式芯片(chip)或其他实体元件等，本发明不对电路元件的种类进行限制。
[0049]举例来说，图4为根据本发明的一实施例所绘示的对定位元件进行命名的示意图。请参照图4，电路40中包括终端401、终端402、高速信号线411?413以及接地点403。在将定位元件42设置(例如，串接)于电路40中之后，定位元件42被设置于高速信号线411~413的交叉点41旁，以代表高速信号线的交叉点41。假设电阻43在电路40中显示及/或使用的元件编号或名称为“R717”，则最靠近电阻43的定位元件42的元件编号或名称可以根据“R717”(即，电阻43的元件编号或名称)而被设定，例如，在“R717”之前加入“V”而形成“VR717”等，以将“VR717”作为定位元件42的元件编号或名称。
[0050]请再次参照图2与图3，在步骤S304中，第二模块22设定此电路的电气约束规则(electrical constraint rule),并将至少一定位元件与多条高速信号线的至少一交叉点进行关联(association),或者将至少一定位元件与多条高速信号线的至少一交叉点绑定(tie)等。在本实施例中，电气约束规则可以是适用于各种电路布局软件(例如，Allegro)的电气约束规则，且本发明不对电气约束规则的种类与实施方式进行限制。
[0051]在本实施例中，第二模块22可以例如将定位元件与高速信号线的交叉点进行关联或绑定的操作定义于电气约束规则中。或者，第二模块22也可以根据电路布局人员的设定操作而将每个高速信号线的交叉点的最佳设置位置的设置信息，设定于此电气约束规则中，以便后续根据此电气约束规则来自动地产生相对应的电路布局。
[0052]接续于步骤S304，在步骤S306中，第三模块23可以导入或载入(loading)于步骤S304中设定的电气约束规则，以及对应于至少一定位元件的至少一定位元件信息于初步产生的一电路布局(以下统称为未完成电路布局)。值得一提的是，在此提及的未完成电路布局仅是根据此电路或此电路的拓朴结构所初步产生的电路布局，而在线路与元件的设置上并没有考量到相关的时序等规格需求。此外，定位元件信息可以包括定位元件的元件编号/代号/名称以及上述电路元件属性及/或电路板贯孔属性等信息。
[0053]接着，在步骤S308中，第四模块24可以调整至少一定位元件于未完成电路布局中的位置。举例来说，在本实施例中，第四模块24可以根据一输入操作及/或自动地调整至少一定位元件于未完成电路布局中的位置，以使调整后的未完成电路布局中的定位元件处在适当或正确的位置上，以便在后续的步骤中，可以根据定位元件的位置来决定高速信号线的交叉点的位置。例如，第四模块24可以根据于步骤S306中导入的电气约束规则以及至少一定位元件信息，调整至少一定位元件于未完成电路布局中的位置。
[0054]然后，在步骤S310中，第五模块25根据至少一定位元件于未完成电路布局中调整后的位置，决定这些高速信号线的至少一交叉点于未完成电路布局中的位置，并根据至少一交叉点的位置自动地产生另一电路布局(以下统称为已完成电路布局)。借此，电路布局人员不再需要耗费许多额外的时间在调整电路布局中高速信号线的交叉点位置，而可由电路布局装置20自动地借由一个或多个定位元件来对高速信号线的交叉点进行定位，并产生正确的电路布局。或者，电路布局人员也可借由定位元件来得知高速信号线的交叉点正确的设置位置，而可快速地完成电路布局作业。
[0055]更具体地来看，当电路布局人员使用电路布局软件(例如，Allegro)来进行印刷电路板的电路布局操作时，电路布局软件可根据上述电气约束规则来自动地执行相关的电路布局。因此，在本实施例中，已完成电路布局中各个元件/线路的详细信息与参数可以是在步骤S304中由电路布局人员手动设定于上述电气约束规则中，或者由电脑系统根据电路拓朴或电路图自动地计算并设定于上述电气约束规则中。
[0056]特别是，由于上述定位元件是属于“实体”元件(B卩，类似于电阻或芯片等元件)，且具有上述电路元件属性与电路板贯孔属性等一般实体元件所具有的属性或特性。因此上述定位元件的相关参数(例如，数量参数与位置参数等)可以很明确地被定义于此电气约束规则中。稍后，当此电气约束规则被导入或载入之后，飞线(Ratsnests)等线路就可以从上述定位元件发散出去，而可协助完成上述已完成电路布局。
[0057]图5为根据本发明的一实施例所绘示的电路布局的示意图。请参照图5，在电路布局50中，高速信号线51 f 514的交叉位置为交叉点51，且交叉点51的位置就是根据定位元件(例如，贯孔)所在的位置而定的。也就是说，只要正确地决定并调整对应于交叉点51的定位元件在电路布局50中的位置，且不再将其任意移动或删除，本发明可有效地维持电路布局50整体架构与信号时序的正确性。
[0058]总而言之，以往电路布局人员必须逐步地调整“虚拟的”或“悬浮于电路布局上的”高速信号线的交叉点的位置，以使其可正确运作或达到高速信号的的时序要求，不仅费时又费工。而在本发明的实施例中，由于定位元件已预先被设置或绑定于高速信号线的交叉点，因此第五模块25可以很容易地根据“实体的”或“固定于电路布局上的”定位元件，来决定此定位元件所对应的高速信号线的交叉点位置，并快速地完成正确的电路布局。
[0059]另一方面，为了避免在图3的步骤S302中由第一模块21所设置的定位元件会对已完成电路布局造成影响，在本发明一实施例中，第五模块25也可以选择性地从已完成电路布局中移除定位元件。
[0060]举例来说，假设第一模块21所加入的定位元件为贯孔，其实质上并不会对已完成电路布局造成不良影响，故第五模块25移除或不移除此定位元件皆可。但是，在另一例中，假设第一模块21所加入的定位元件为非贯孔的其他实体元件(例如，电阻或其他芯片等元件)，则此被加入的实体元件可能对已完成电路布局造成不必要的影响，因此，在产生出已完成电路布局之后，第五模块25可以从已完成电路布局中移除此实体元件。
[0061]值得一提的是，第一模块21、第二模块22、第三模块23、第四模块24以及第五模块25例如是以逻辑电路元件组成的硬件装置，而可分别执行上述的功能。另外，这些模块也可以是储存在电路布局装置20的存储器(memory)中的固件(firmware)程序或软件模块,其可载入电路布局装置20的处理器，而分别执行上述功能。举例来说，上述处理器可以是中央处理器(centralprocessing unit, CPU),而上述存储器则例如是各种非易失性存储器或其组合，例如只读存储器(read-only memory, ROM)及/或快闪存储器(flash memory),其中唯读存储器例如是可编程只读存储器(programmable read-only memory, PR0M)、电可改写只读存储器(electrically alterable read only memory, EAR0M)、可擦可编程只读存储器(erasable programmable read only memory, EPROM)及 / 或电可擦可编程只读存储器(electrically erasable programmable readonly memory, EEPR0M)等。
[0062]综上所述，本发明实施例的电路布局方法与装置，其可在对高速信号线具有交叉点拓扑结构要求的电路中设置定位元件(设置数量依高速信号线的交叉点的数量而定)之后，设定此电路的电气约束规则，并将定位元件与高速信号线的交叉点进行关联或绑定。接着，本发明可导入此电气约束规则以及对应于定位元件的定位元件信息于未完成电路布局，并且调整定位元件于未完成电路布局中的位置，以根据定位元件于此电路布局中的位置，来决定高速信号线的交叉点于此电路布局中的位置，并据以产生已完成电路布局。
[0063]借此，通过定位元件的设置，本发明实施例的电路布局方法与装置可对印刷电路板的电路布局中高速信号线的交叉点的位置进行定位，进而有效地减少电路布局人员耗费在选择或调整印刷电路板的电路布局中高速信号线的交叉点位置的时间。另外，于加入定位元件之后，本发明实施例的电路布局方法与装置还可将其移除，以避免其对原始的电路布局造成影响。
[0064]虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。
【权利要求】
1.一种电路布局方法,适用于一电路布局装置,包括: 在对高速信号线具有交叉点拓扑结构要求的电路中设置至少一定位元件，其中该至少一定位元件分别具有一电路元件属性和一电路板贯孔属性； 设定该电路的电气约束规则，并将该至少一定位元件与多条高速信号线的至少一交叉点进行关联； 导入该电气约束规则以及对应于该至少一定位元件的至少一定位元件信息于一未完成电路布局； 调整该至少一定位元件于该未完成电路布局中的位置； 根据该至少一定位元件于该未完成电路布局中调整后的位置，决定所述条高速信号线的该至少一交叉点于该未完成电路布局中的位置，并根据该至少一交叉点的位置产生已完成电路布局。
2.如权利要求1所述的电路布局方法，其特征在于，在对高速信号线具有交叉点拓扑结构要求的电路中设置该至少一定位元件的步骤包括: 选取该电路中的至少一电路元件；以及 根据该至少一电路元件的元件编号，对该至少一定位元件进行命名。
3.如权利要求1所述的电路布局方法，其特征在于，调整该至少一定位元件于该未完成电路布局中的位置的步骤包括: 根据该电气约束规则以及该至少一定位元件信息，调整该至少一定位元件于该未完成电路布局中的位置。`
4.如权利要求1所述的电路布局方法，还包括: 从该已完成电路布局中移除该至少一定位元件。
5.如权利要求1所述的电路布局方法，其特征在于，该至少一定位元件包括贯孔。
6.—种电路布局装置,包括: 一第一模块，用以在对高速信号线具有交叉点拓扑结构要求的电路中设置至少一定位元件，其中该至少一定位元件分别具有一电路元件属性和一电路板贯孔属性； 一第二模块，耦接该第一模块，用以设定该电路的电气约束规则，并将该至少一定位元件与多条高速信号线的至少一交叉点进行关联； 一第三模块，耦接该第二模块，用以导入该电气约束规则以及对应于该至少一定位元件的至少一定位兀件信息于一未完成电路布局； 一第四模块，耦接该第三模块，用以调整该至少一定位元件于该未完成电路布局中的位置； 一第五模块，耦接该第四模块，用以根据该至少一定位元件于该未完成电路布局中调整后的位置，决定该些条高速信号线的该至少一交叉点于该未完成电路布局中的位置，并根据该至少一交叉点的位置产生已完成电路布局。
7.如权利要求6所述的电路布局装置，其特征在于，该第一模块还用以选取该电路中的至少一电路元件；以及 根据该至少一电路元件的元件编号，对该至少一定位元件进行命名。
8.如权利要求6所述的电路布局装置，其特征在于，该第四模块根据该电气约束规则以及该至少一定位元件信息，调整该至少一定位元件于该未完成电路布局中的位置。
9.如权利要求6所述的电路布局装置，其特征在于，该第五模块还用以从该已完成电路布局中移除该至少一定位元件。
10.如权利要求6所·述的电路布局装置，其特征在于，该至少一定位元件包括贯孔。
【文档编号】G06F17/50GK103823912SQ201210469756
【公开日】2014年5月28日 申请日期:2012年11月19日 优先权日:2012年11月19日
【发明者】曹双林 申请人:英业达科技有限公司, 英业达股份有限公司