信号处理方法、连接器与存储器存储装置制造方法
【专利摘要】本发明提供一种信号处理方法、连接器与存储器存储装置。信号处理方法是用于此连接器，并且连接器不包括一石英振荡器。此信号处理方法包括：接收来自主机系统的第一信号串；追踪第一信号串的传输频率，并且取得第一信号串相对于传输频率的一频率偏移量；根据此频率偏移量判断第一信号串是否经过扩频操作以产生一个判断结果；根据此判断结果与传输频率产生一个第二信号串。因此，可以在没有石英振荡器的情况下处理扩频操作。
【专利说明】信号处理方法、连接器与存储器存储装置
【技术领域】
[0001]本发明是有关于一种信号处理方法，且特别是有关于一种连接器的信号处理方法、连接器与存储器存储装置。
【背景技术】
[0002]数码相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内置于上述所举例的各种便携式多媒体装置中。
[0003]一般来说，可复写式非易失性存储器模块会通过一个连接器电性连接至一个主机系统。在一些通信标准中，连接器与主机系统之间传送的信号串有可能会经过扩频(spread spectrum clock,以下简称为SSC)操作，即信号串的频率会随着时间在一定范围内变化，以让信号能量被分散到一个频带范围内，因此使信号的电磁干扰(Electromagnetic interference, EMI)得到抑制。扩频操作虽然较能抵抗噪声(noise)或干扰(interference)等影响,但会使用较大的频宽，且信号串的频率可能会随着时间变动。然而，在一些应用中，连接器中并没有石英振荡器来产生准确的时钟脉冲信号，此时连接器是参考主机系统所传送的信号串来产生时钟脉冲信号。因此，如何在此没有石英振荡器的情况下，连接器如何能产生一较精准且符合要求的输出信号，为此领域技术人员所关心的议题。
【发明内容】
[0004]本发明范例实施例提供一种信号处理方法、连接器与存储器存储装置，可以使没有石英振荡器的连接器产生一符合特定规范的输出信号。
[0005]本发明一范例实施例提出一种信号处理方法，用于一连接器，其中连接器不包括一石英振荡器，信号处理方法包括:接收来自一主机系统的一个第一信号串；追踪第一信号串的传输频率，并且取得第一信号串相对于传输频率的一频率偏移量；根据此频率偏移量判断第一信号串是否经过扩频操作以产生一个判断结果；根据此判断结果与传输频率产生一个第二信号串。
[0006]在一范例实施例中，上述追踪第一信号串的传输频率的步骤包括:持续检测第一信号串的一平均频率；判断在一个第一时间区间内，此平均频率是否在一变动范围内；以及若在第一时间区间内该平均频率都在变动范围内，设定该平均频率为上述的传输频率。
[0007]在一范例实施例中，上述根据频率偏移量判断第一信号串是否经过扩频操作的步骤包括:判断频率偏移量是否符合一个第一临界值；以及若频率偏移量符合第一临界值，判断第一信号串经过扩频操作。
[0008]在一范例实施例中，上述的频率偏移量为第一信号串的一最大频率与传输频率之差，或者为第一信号串的一最小频率与传输频率之差。[0009]在一范例实施例中，上述根据频率偏移量判断第一信号串是否经过扩频操作的步骤包括:在一个第二时间区间内累加频率偏移量以产生一累积频率差异值；判断此累积频率差异值是否符合一个第二临界值；以及若累积频率差异值符合第二临界值，判断第一信号串经过扩频操作。
[0010]在一范例实施例中，上述根据判断结果与传输频率产生第二信号串的步骤包括:若第一信号串是经过扩频操作，根据一调整信号对符合传输频率的一数据信号串执行中心扩频操作以产生第二信号串。
[0011]在一范例实施例中，上述根据判断结果与传输频率产生第二信号串的步骤包括:若第一信号串是经过扩频操作，将一数据信号串从传输频率转换至一补偿频率，其中补偿频率大于传输频率；根据一调整信号对符合补偿频率的数据信号串进行一向下扩频操作以产生第二信号串。
[0012]从另外一个角度来说，本发明一范例实施例提出一种连接器。此连接器不包括石英振荡器，此连接器包括接收电路、频率追踪电路与传送电路。接收电路是用以接收来自主机系统的第一信号串。频率追踪电路是电性连接至接收电路，用以追踪第一信号串的传输频率。传送电路是电性连接至接收电路与频率追踪电路。接收电路也用以取得第一信号串相对于传输频率的一频率偏移量，并且根据此频率偏移量来判断第一信号串是否经过扩频操作以产生判断结果。传送电路也用以根据此判断结果与传输频率产生一个第二信号串。
[0013]在一范例实施例中，上述频率追踪电路追踪第一信号串的传输频率的操作包括:频率追踪器持续检测第一信号串的一平均频率，并且判断在一个第一时间区间内，此平均频率是否在一变动范围内；若在第一时间区间内此平均频率都在变动范围内，频率追踪器会设定此平均频率为上述的传输频率。
[0014]在一范例实施例中，上述的接收电路包括一扩频检测器。上述接收电路根据频率偏移量判断第一信号串是否经过扩频操作的操作包括:扩频检测器判断频率偏移量是否符合一个第一临界值；以及若频率偏移量符合第一临界值，扩频检测器判断第一信号串经过扩频操作。
[0015]在一范例实施例中，上述接收电路根据频率偏移量判断第一信号串是否经过扩频操作的操作包括:扩频检测器在一个第二时间区间内累加频率偏移量以产生一累积频率差异值；扩频检测器判断此累积频率差异值是否符合一个第二临界值；若累积频率差异值符合第二临界值，扩频检测器判断第一信号串经过扩频操作。
[0016]在一范例实施例中，上述传送电路根据判断结果与传输频率产生第二信号串的操作包括:若第一信号串是经过扩频操作，传送电路根据一调整信号对符合传输频率的一数据信号串执行一中心扩频操作以产生第二信号串。
[0017]在一范例实施例中，上述传送电路根据判断结果与传输频率产生第二信号串的操作包括:若第一信号串是经过扩频操作，传送电路将一数据信号串从该传输频率转换至一补偿频率，其中补偿频率大于传输频率；传送电路根据一调整信号对符合补偿频率的数据信号串进行一向下扩频操作以产生第二信号串。
[0018]以另外一个角度来说，本发明一范例实施例提出一种存储器存储装置，包括可复写式非易失性存储器模块、存储器控制器与连接器。可复写式非易失性存储器模块包括多个实体抹除单元。存储器控制器是电性连接至可复写式非易失性存储器模块。连接器是电性连接至存储器控制器，用以电性连接至一主机系统。此连接器不包括一石英振荡器，此连接器包括接收电路、频率追踪电路与传送电路。接收电路是用以接收来自主机系统的第一信号串。频率追踪电路是电性连接至接收电路，用以追踪第一信号串的传输频率。传送电路是电性连接至接收电路与频率追踪电路。接收电路也用以取得第一信号串相对于传输频率的一频率偏移量，并且根据此频率偏移量来判断第一信号串是否经过扩频操作以产生判断结果。传送电路也用以根据此判断结果与传输频率产生一个第二信号串。
[0019]基于上述，本发明范例实施例提出的信号处理方法、连接器与存储器存储装置，可以在没有石英振荡器的情况下检测来自主机系统的信号串是否经过扩频操作，并且对应地对传送给主机系统的信号串进行扩频操作。
[0020]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
【专利附图】
【附图说明】
[0021]图1A是根据一范例实施例所示的主机系统与存储器存储装置；
[0022]图1B是根据一范例实施例所示的电脑、输入/输出装置与存储器存储装置的示意图；
[0023]图1C是根据一范例实施例所示的主机系统与存储器存储装置的示意图；
[0024]图2是表示图1A所示的存储器存储装置的概要方块图；
[0025]图3是根据一范例实施例所示连接器的部分方块图；
[0026]图4是根据一范例实施例所示连接器102的部分方块图；
[0027]图5是根据一范例实施例所示追踪第一信号串的示意图；
[0028]图6与7是根据一范例实施例所示判断是否经过扩频操作的示意图；
[0029]图8A与图8B是根据一范例实施例所不产生第二信号串的不意图；
[0030]图9是根据一范例实施例所示信号处理方法的流程图。
[0031]附图标记说明:
[0032]1000:主机系统；
[0033]1100:电脑；
[0034]1102:微处理器；
[0035]1104:随机存取存储器；
[0036]1106:输入/输出装置；
[0037]1108:系统总线；
[0038]1110:数据传输接口；
[0039]1202:鼠标；
[0040]1204:键盘；
[0041]1206:显示器；
[0042]1208:打印机；
[0043]1212:闪存盘；
[0044]1214:存储卡；
[0045]1216:固态硬盘；[0046]1310:数码相机；
[0047]1312:SD 卡；
[0048]1314:MMC 卡；
[0049]1316:记忆棒；
[0050]1318:CF 卡；
[0051]1320:嵌入式存储装置；
[0052]100:存储器存储装置；
[0053]102:连接器；
[0054]104:存储器控制器；
[0055]106:可复写式非易失性存储器模块；
[0056]108(0)?108 (R):实体抹除单元；
[0057]302:第一信号串；
[0058]304:频率信息；
[0059]306:时钟脉冲信号；
[0060]308:判断结果；
[0061]310:接收电路；
[0062]320:频率追踪电路；
[0063]330:传送电路；
[0064]402:控制码；
[0065]404:参考时钟脉冲；
[0066]410:频率检测器；
[0067]420:时钟脉冲数据恢复电路；
[0068]430:扩频检测器；
[0069]440:频率追踪器；
[0070]450:时钟脉冲产生电路；
[0071]452:锁相回路；
[0072]454:参考时钟脉冲产生器；
[0073]502:传输频率；
[0074]602、608、804:频率；
[0075]604、606:频率偏移量；
[0076]702、706:时间区间；
[0077]704、708:区域；
[0078]802、806:数据信号串；
[0079]804:补偿频率；
[0080]S902、S904、S906、S908:信号处理方法的步骤。
【具体实施方式】
[0081]一般而言,存储器存储装置(也称,存储器存储系统)包括可复写式非易失性存储器模块与控制器(也称，控制电路)。通常存储器存储装置是与主机系统一起使用，以使主机系统可将数据写入至存储器存储装置或从存储器存储装置中读取数据。
[0082]图1A是根据一范例实施例所示的主机系统与存储器存储装置。
[0083]请参照图1A，主机系统1000 —般包括电脑1100与输入/输出(input/output，以下简称为I/o)装置1106。电脑1100包括微处理器1102、随机存取存储器(random accessmemory，以下简称为RAM) 1104、系统总线1108与数据传输接口 1110。输入/输出装置1106包括如图1B的鼠标1202、键盘1204、显示器1206与打印机1208。必须了解的是，图1B所示的装置非限制输入/输出装置1106，输入/输出装置1106可还包括其他装置。
[0084]在本发明实施例中，存储器存储装置100是通过数据传输接口 1110与主机系统1000的其他元件电性连接。通过微处理器1102、随机存取存储器1104与输入/输出装置1106的操作可将数据写入至存储器存储装置100或从存储器存储装置100中读取数据。例如，存储器存储装置100可以是如图1B所示的闪存盘1212、存储卡1214或固态硬盘(SolidState Drive,以下简称为SSD) 1216等可复写式非易失性存储器存储装置。
[0085]一般而言，主机系统1000为可实质地与存储器存储装置100配合以存储数据的任意系统。虽然在本范例实施例中，主机系统1000是以电脑系统来做说明，然而，在本发明另一范例实施例中主机系统1000可以是数码相机、摄像机、通信装置、音频播放器或视频播放器等系统。例如，在主机系统1000为数码相机(摄像机)1310时，可复写式非易失性存储器存储装置则为其所使用的安全数码(Secure Digital Memory Card,以下简称为SD)卡1312、多媒体(Multimedia Card,以下简称为 MMC)卡 1314、记忆棒(memory stick) 1316、小型快闪(Compact Flash，以下简称为CF)卡1318或嵌入式存储装置1320 (如图1C所示)。嵌入式存储装置1320包括嵌入式多媒体卡(Embedded MMC，以下简称为eMMC)。值得一提的是，嵌入式多媒体卡是直接电性连接于主机系统的基板上。
[0086]图2是表示图1A所示的存储器存储装置的概要方块图。
[0087]请参照图2，存储器存储装置100包括连接器102、存储器控制器104与可复写式非易失性存储器模块106。
[0088]在本范例实施例中，连接器102是兼容于通用串行总线(Universal Serial Bus,以下简称为USB)标准。然而，必须了解的是，本发明不限于此，连接器102也可以是符合串行先进附件(Serial Advanced Technology Attachment,以下简称为SATA)标准、并行先进附件(Parallel Advanced Technology Attachment,以下简称为 PATA)标准、电气和电子工程师协会(Institute of Electrical and Electronic Engineers,以下简称为IEEE) 1394标准、高速周边零件连接接口(Peripheral Component Interconnect Express,以下简称为PCI Express)标准、安全数码(Secure Digital，以下简称为SD)接口标准、超高速一代(Ultra High Speed-1，以下简称为UHS-1)接口标准、超高速二代(Ultra HighSpeed-1I,以下简称为UHS-1I)接口标准、记忆棒(Memory Stick,以下简称为MS)接口标准、多媒体存储卡(Multi Media Card，以下简称为MMC)接口标准、嵌入式多媒体存储卡(Embedded Multimedia Card,以下简称为eMMC)接口标准、通用快闪存储器(UniversalFlash Storage,以下简称为UFS)接口标准、小型快闪(Compact Flash,以下简称为CF)接口标准、整合式驱动电子接口(Integrated Device Electronics,以下简称为IDE)标准或其他适合的标准。
[0089]存储器控制器104用以执行以硬件形式或固件形式作的多个逻辑门或控制指令，并且根据主机系统1000的指令在可复写式非易失性存储器模块106中进行数据的写入、读取与抹除等操作。
[0090]可复写式非易失性存储器模块106是电性连接至存储器控制器104，并且用以存储主机系统1000所写入的数据。可复写式非易失性存储器模块106具有实体抹除单元108(0)?108(R)。例如，实体抹除单元108(0)?108(R)可属于同一个存储器晶粒(die)或者属于不同的存储器晶粒。每一实体抹除单元分别具有多个实体程序化单元，并且属于同一个实体抹除单元的实体程序化单元可被独立地写入且被同时地抹除。例如，每一实体抹除单元是由128个实体程序化单元所组成。然而，必须了解的是，本发明不限于此，每一实体抹除单元是可由64个实体程序化单元、256个实体程序化单元或其他任意个实体程序化单元所组成。
[0091]更详细来说，实体抹除单元为抹除的最小单位。也可以说，每一实体抹除单元含有最小数目之一并被抹除的记忆胞。实体程序化单元为程序化的最小单元。即，实体程序化单元为写入数据的最小单元。每一实体程序化单元通常包括数据比特区与冗余比特区。数据比特区包含多个实体存取地址用以存储使用者的数据，而冗余比特区用以存储系统的数据(例如，控制信息与错误更正码)。在本范例实施例中，每一个实体程序化单元的数据比特区中会包含4个实体存取地址，且一个实体存取地址的大小为512字节(byte，以下简称为B)。然而，在其他范例实施例中，数据比特区中也可包含8个、16个或数目更多或更少的实体存取地址，本发明并不限制实体存取地址的大小以及个数。例如，实体抹除单元为实体块，并且实体程序化单元为实体页面或实体扇区。
[0092]在本范例实施例中，可复写式非易失性存储器模块106为多阶记忆胞(MultiLevel Cell,以下简称为MLC)NAND型快闪存储器模块，即一个记忆胞中可存储至少2个比特数据。然而，本发明不限于此，可复写式非易失性存储器模块106也可是单阶记忆胞(Single Level Cell，以下简称为SLC)NAND型快闪存储器模块、多阶记忆胞(TrinaryLevel Cell,以下简称为TLC)NAND型快闪存储器模块、其他快闪存储器模块或其他具有相同特性的存储器模块。
[0093]图3是根据一范例实施例所示连接器的部分方块图。
[0094]请参照图3，连接器102至少包括了接收电路310、频率追踪电路320与传送电路330。接收电路310会接收来自于主机系统1000的第一信号串302，并且检测第一信号串302的频率。接收电路310也会把与第一信号串302相关的频率信息304传送给频率追踪电路320。频率追踪电路320会追踪第一信号串302的一个传输频率，例如，此传输频率为第一信号串302的平均频率。频率追踪电路320会将符合此传输频率的时钟脉冲信号306传送给接收电路310与传送电路330。接收电路310会取得第一信号串302相对于上述传输频率的一个频率偏移量。例如，接收电路310是持续的接收到第一信号串302，并且在某一时间点计算第一信号串302的频率与传输频率之间的差值，因此产生频率偏移量。接收电路310也会根据此频率偏移量来判断第一信号串302是否经过一个扩频操作，因此产生一个判断结果308。若第一信号串302经过了扩频操作，则表示第一信号串302的频率会随着时间变动。因此，当此频率偏移量的绝对值越大时，表示第一信号串越有可能经过了扩频操作。接收电路310会将判断结果308传送给传送电路330，而传送电路330会跟据此判断结果与时钟脉冲信号306产生第二信号串312，并且将第二信号串312传送给主机系统1000或另一电子装置。特别的是，连接器102中并不会包括石英振荡器(crystal oscillator)。
[0095]图4是根据一范例实施例所示连接器102的部分方块图。
[0096]请参照图4，在图4的范例实施例中，接收电路310包括频率检测器410、时钟脉冲数据恢复(clock data recovery,以下简称为CDR)电路420与扩频检测器430。而频率追踪电路320包括频率追踪器440与时钟脉冲产生电路450。时钟脉冲产生电路450还包括锁相回路452与参考时钟脉冲产生器454。
[0097]时钟脉冲数据恢复电路420是用以根据第一信号串302恢复其中的数据。时钟脉冲数据恢复电路420也用以确认第一信号串302是否符合一个传输标准的规范。举例来说，在USB3.0的规范中限制了扩频操作的范围(例如，最小的扩频范围是O?-4000ppm(PartsPer Million,百万分之一)，而最大的扩频范围是O?-5000ppm)。时钟脉冲数据恢复电路420会判断第一信号串302的频率是否超出了上述的范围。
[0098]频率检测器410是用以持续地检测第一信号串302的频率，并且检测第一信号串302的频率与时钟脉冲信号306的频率之间的差值。在此范例实施例中，此差值即是频率信息304，并且频率检测器410会将频率信息304传送给频率追踪器440。
[0099]频率追踪器440会根据频率信息304检测第一信号串302的一个平均频率，并且判断在一个第一时间区间内，此平均频率是否都在一个变动范围当中。例如，此变动范围是300ppm，而第一时间区间可以是任意数值，本发明并不在此限。若在第一时间区间内，此平均频率都在变动范围当中，则频率追踪器440会设定此平均频率为第一信号串302的传输频率。请参照图5,横轴为时间,其单位是微秒(microsecond,以下简称为μ s);纵轴为数据率(data rate),也称频率,在此用ppm来表示。在图5所示的范例实施例中，第一信号串302经过了一个扩频操作，其范围是O?-5000ppm。而频率追踪器440会追踪到传输频率502。详细来说,单位区间(unit interval,以下简称为UI)为一个标准频率的倒数。例如，若主机系统1000与存储器存储装置100之间传输的标准频率为5G Hz，则UI是1/5G秒。在此，扩频操作的范围是O?-5000ppm，因此UI的范围会是UI?UI+5000ppm。在此用UI来表示频率的数值，因此对应于UI的频率会大于对应于n+5000ppm的频率，以下不再赘述。在图5的范例实施例中，传输频率502是UI+2500ppm。
[0100]请参照回图4，频率追踪器440会产生一个控制码402给时钟脉冲产生电路450。参考时钟脉冲产生器454会产生一个参考时钟脉冲404给锁相回路452。此时钟脉冲产生电路450可为哈特利(Hartley)振荡器、柯比兹(Colpitts)振荡器、克拉普(Clapp)振荡器、相移(phase-shift)振荡器、RC振荡器、LC振荡器或其他不为石英振荡器的振荡器。
[0101]锁相回路452是用以根据控制码402校正时钟脉冲产生电路450产生的时钟脉冲，并修正其为一个较精确的时钟脉冲信号306，并且此时钟脉冲信号306的频率为传输频率。然而，本领域具有通常知识者应可理解锁相回路452的操作，在此便不再赘述。
[0102]扩频检测器430是用以根据时钟脉冲信号306判断第一信号串302是否经过了扩频操作。在一范例实施例中，扩频检测器430会计算某一个时间点第一信号串302的频率与传输频率之间的差值以做为一频率偏移量。扩频检测器430会判断此频率偏移量是否符合一个第一临界值。若此频率偏移量符合第一临界值，则扩频检测器430会判断第一信号串302经过了扩频操作。举例来说，如图6所示，第一临界值是频率602与传输频率502的差值(其值为正数)，而频率偏移量604会大于此第一临界值。因此，扩频检测器430会判断第一信号串302经过了扩频操作。值得注意的是，实际上扩频检测器430也可以先将传输频率502减去第一临界值以取得频率602，并且会判断第一信号串302的频率是否低于频率602以决定第一信号串302是否经过扩频操作。另一方面，在判断频率偏移量606大于此第一临界值以后，扩频检测器430也会判断第一信号串302经过了扩频操作。相同地，实作上扩频检测器430也可以先将传输频率502加上第一临界值以计算出频率608，并且判断第一信号串302的频率是否大于频率608以决定第一信号串302是否经过扩频操作。在此，“判断频率偏移量是否符合第一临界值”可包括上述各种状态，本发明并不在此限。此夕卜，本发明也不限制第一临界值的数值。
[0103]在另一范例实施例中，扩频检测器430是先检测第一信号串302的最大频率(在此为UI)或是最小频率(在此为UI+5000ppm)，再判断此最大频率与传输频率502之差是否大于第一临界值，或者是最小频率与传输频率502之差是否小于负的第一临界值。相同的，实作上扩频检测器430也可以判断最大频率是否大于频率608，或者是最小频率是否小于频率602，因此判断第一信号串302是否经过了扩频操作。
[0104]图7是根据一范例实施例所示判断是否经过扩频操作的示意图。
[0105]请参照图7，在图7的范例实施例中，扩频检测器430是在一个第二时间区间内累加频率偏移量以产生一个累积频率差异值。扩频检测器430会判断此累积频率差异值是否符合一个第二临界值。若此累积频率差异值符合第二临界值，则扩频检测器430会判断第一信号串302经过了扩频操作。举例来说，扩频检测器430会在时间区间702内累加频率偏移量，而计算出的累积频率差异值可表示为区域704的面积。若区域704的面积大于第二临界值，则扩频检测器430会判断第一信号串302经过了扩频操作。或者，扩频检测器430也可以在时间区间706内累加频率偏移量，而计算出的累积频率差异值可表示为区域708的面积。然而，本发明并不限制第二时间区间的范围，也不限制第二临界值的数值。
[0106]请参照回图4，扩频检测器430判断完第一信号串302是否经过扩频操作以后，会传送判断结果308给传送电路330。并且，利用第一信号串302来校正参考时钟脉冲的时钟脉冲产生电路450可知道所追踪的传输频率是对应于Π还是n+2500ppm。如此一来，传送电路330会知道如何根据所追踪到的传输频率来产生第二信号串312。值得注意的是，在另一范例实施例中，第二信号串312不一定会经过扩频操作。传送电路330可依据一控制信号来决定是否要对第二信号串312进行扩频操作，而此控制信号可依据第二信号串312要传送的目的地、功用或主机系统1000的接口而决定。换言之，传送电路330还会判断所传送的第二信号串312是否要进行扩频操作，因此在不同的情况下产生第二信号串312。
[0107]具体来说，传送电路330是要将一个数据信号串转换为第二信号串312，并将第二信号串312传送给主机系统1000。若第一信号串302没有经过扩频操作，且第二信号串312没有要进行扩频操作，则传送电路330会根据时钟脉冲信号306将符合传输频率的数据信号串作为第二信号串312。若第一信号串302没有经过扩频操作，但第二信号串312要进行扩频操作，则传送电路330会根据一个调整信号对符合传输频率的数据信号串执行扩频操作以产生第二信号串312。
[0108]图8A与图8B是根据一范例实施例所不产生第二信号串的不意图。
[0109]请参照图8A，若第一信号串302有经过扩频操作，且第二信号串312要进行扩频操作，则传送电路330会将数据信号串802从传输频率502转换至补偿频率804。传送电路330会根据一个调整信号对符合补偿频率804的数据信号串802进行向下扩频操作以产生第二信号串312。在此，补偿频率804会大于传输频率502，并且向下扩频操作的范围是O?-5000ppm(对应至Π?UI+5000ppm)。然而，在其他范例实施例中，此向下扩频操作可以有其他范围，本发明并不在此限。
[0110]若第一信号串302有经过扩频操作，但第二信号串312不要进行扩频操作，则传送电路330也可以在将传输频率502转换至补偿频率804以后，将符合补偿频率804的数据信号串802作为第二信号串312。
[0111]请参照图SB，在另一范例实施例中，若第一信号串302有经过扩频操作，且第二信号串312要进行扩频操作，则传送电路330会根据一调整信号对符合传输频率502的数据信号串806执行中心扩频操作以产生第二信号串。在此范例实施例中，中心扩频操作的范围是-2500ppm?2500ppm，但本发明并不在此限。如此一来，即使连接器102中没有石英振荡器，连接器102也可以根据传输频率502来产生有经过扩频操作或没经过扩频操作的第二信号串312。
[0112]图9是根据一范例实施例所示信号处理方法的流程图。
[0113]请参照图9，在步骤S902中，接收来自主机系统的第一信号串。在步骤S904中，追踪第一信号串的一传输频率，并且取得第一信号串相对于该传输频率的频率偏移量。在步骤S906中，根据频率偏移量判断第一信号串是否经过一扩频操作以产生一判断结果。在步骤S908中，根据该判断结果与传输频率产生一第二信号串，并且传输第二信号串至主机系统或另一电子装置。然而，图9中各步骤已详细说明如上，在此便不在赘述。值得注意的是，图9中各步骤可以作为多个程序码或是电路，本发明并不在此限。此外，图9的方法可以搭配以上范例实施例使用，也可以单独使用，本发明并不在此限。
[0114]综上所述，本发明范例实施例提出的信号处理方法、连接器与存储器存储装置，可以在没有石英振荡器的情况下判断来自主机系统的信号串是否经过扩频信号。并且，根据判断的结果以及追踪到的传输频率，传送给主机系统的信号串会符合一个传输标准。
[0115]最后应说明的是:以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
【权利要求】
1.一种信号处理方法，用于一连接器，其特征在于，该连接器不包括一石英振荡器，该信号处理方法包括: 接收来自一主机系统的一第一信号串； 追踪该第一信号串的一传输频率，并且取得该第一信号串相对于该传输频率的一频率偏移量; 根据该频率偏移量判断该第一信号串是否经过一扩频操作以产生一判断结果； 根据该判断结果与该传输频率产生一第二信号串。
2.根据权利要求1所述的信号处理方法，其特征在于，追踪该第一信号串的该传输频率的步骤包括: 持续检测该第一信号串的一平均频率； 判断在一第一时间区间内，该平均频率是否在一变动范围内；以及 若在该第一时间区间内该平均频率都在该变动范围内，设定该平均频率为该传输频率。
3.根据权利要求1所述的信号处理方法，其特征在于，根据该频率偏移量判断该第一信号串是否经过该扩频操作的步骤包括: 判断该频率偏移量是否符合一第一临界值；以及 若该频率偏移量符合该第一临界值，判断该第一信号串经过该扩频操作。
4.根据权利要求3所述的信号处理方法，其特征在于，该频率偏移量为该第一信号串的一最大频率与该传输频率之差，或者为该第一信号串的一最小频率与该传输频率之差。
5.根据权利要求1所述的信号处理方法，其特征在于，根据该频率偏移量判断该第一信号串是否经过该扩频操作的步骤包括: 在一第二时间区间内累加该频率偏移量以产生一累积频率差异值； 判断该累积频率差异值是否符合一第二临界值；以及 若该累积频率差异值符合该第二临界值，判断该第一信号串经过该扩频操作。
6.根据权利要求1所述的信号处理方法，其特征在于，根据该判断结果与该传输频率产生该第二信号串的步骤包括: 若该第一信号串是经过该扩频操作，根据一调整信号对符合该传输频率的一数据信号串执行一中心扩频操作以产生该第二信号串。
7.根据权利要求1所述的信号处理方法，其特征在于，根据该判断结果与该传输频率产生该第二信号串的步骤包括: 若该第一信号串是经过该扩频操作，将一数据信号串从该传输频率转换至一补偿频率，其中该补偿频率大于该传输频率； 根据一调整信号对符合该补偿频率的该数据信号串进行一向下扩频操作以产生该第二 ?目号串。
8.一种连接器，该连接器不包括一石英振荡器，其特征在于，该连接器包括: 一接收电路，用以接收来自一主机系统的一第一信号串； 一频率追踪电路，电性连接至该接收电路，用以追踪该第一信号串的一传输频率；以及 一传送电路，电性连接至该接收电路与该频率追踪电路， 其中，该接收电路用以取得该第一信号串相对于该传输频率的一频率偏移量，并且根据该频率偏移量判断该第一信号串是否经过一扩频操作以产生一判断结果， 其中，该传送电路用以根据该判断结果与该传输频率产生一第二信号串。
9.根据权利要求8所述的连接器，其特征在于，该频率追踪电路追踪该第一信号串的该传输频率的操作包括: 该频率追踪器持续检测该第一信号串的一平均频率，并且判断在一第一时间区间内，该平均频率是否在一变动范围内；以及 若在该第一时间区间内该平均频率都在该变动范围内，该频率追踪器设定该平均频率为该传输频率。
10.根据权利要求8所述的连接器，其特征在于，该接收电路包括一扩频检测器，该接收电路根据该频率偏移量判断该第一信号串是否经过该扩频操作的操作包括: 该扩频检测器判断该频率偏移量是否符合一第一临界值；以及 若该频率偏移量符合该第一临界值，该扩频检测器判断该第一信号串经过该扩频操作。
11.根据权利要求10所述的连接器，其特征在于，该频率偏移量为该第一信号串的一最大频率与该传输频率之差，或者为该第一信号串的一最小频率与该传输频率之差。
12.根据权利要求8所述的连接器，其特征在于，该接收电路包括一扩频检测器，该接收电路根据该频率偏移量判断该第一信号串是否经过该扩频操作的操作包括: 该扩频检测器在一第二时间区间内累加该频率偏移量以产生一累积频率差异值； 该扩频检测器判断该累积频率差异值是否符合一第二临界值；以及若该累积频率差异值符合该第二临界值，该扩频检测器判断该第一信号串经过该扩频操作。
13.根据权利要求8所述的连接器，其特征在于，该传送电路根据该判断结果与该传输频率产生该第二信号串的操作包括: 若该第一信号串是经过该扩频操作，该传送电路根据一调整信号对符合该传输频率的一数据信号串执行一中心扩频操作以产生该第二信号串。
14.根据权利要求8所述的连接器，其特征在于，该传送电路根据该判断结果与该传输频率产生该第二信号串的操作包括: 若该第一信号串是经过该扩频操作，该传送电路将一数据信号串从该传输频率转换至一补偿频率，其中该补偿频率大于该传输频率；以及 该传送电路根据一调整信号对符合该补偿频率的该数据信号串进行一向下扩频操作以产生该第二信号。
15.一种存储器存储装置，其特征在于，包括: 一可复写式非易失性存储器模块，包括多个实体抹除单元； 一存储器控制器，电性连接至该可复写式非易失性存储器模块；以及一连接器，电性连接至该存储器控制器，用以电性连接至一主机系统，其中该连接器不包括一石英振荡器，该连接器包括: 一接收电路，用以接收来自该主机系统的一第一信号串； 一频率追踪电路，电性连接至该接收电路，用以追踪该第一信号串的一传输频率；以及 一传送电路，电性连接至该接收电路与该频率追踪电路，其中，该接收电路用以取得该第一信号串相对于该传输频率的一频率偏移量，并且根据该频率偏移量判断该第一信号串是否经过一扩频操作以产生一判断结果， 其中，该传送电路用以根据该判断结果与该传输频率产生一第二信号串。
16.根据权利要求15所述的存储器存储装置，其特征在于，该频率追踪电路追踪该第一信号串的该传输频率的操作包括: 该频率追踪器持续检测该第一信号串的一平均频率，并且判断在一第一时间区间内，该平均频率是否在一变动范围内；以及 若在该第一时间区间内该平均频率都在该变动范围内，该频率追踪器设定该平均频率为该传输频 率。
17.根据权利要求15所述的存储器存储装置，其特征在于，该接收电路包括一扩频检测器，该接收电路根据该频率偏移量判断该第一信号串是否经过该扩频操作的操作包括: 该扩频检测器判断该频率偏移量是否符合一第一临界值；以及 若该频率偏移量符合该第一临界值，该扩频检测器判断该第一信号串经过该扩频操作。
18.根据权利要求17所述的存储器存储装置，其特征在于，该频率偏移量为该第一信号串的一最大频率与该传输频率之差，或者为该第一信号串的一最小频率与该传输频率之差。
19.根据权利要求15所述的存储器存储装置，其特征在于，该接收电路包括一扩频检测器，该接收电路根据该频率偏移量判断该第一信号串是否经过该扩频操作的操作包括: 该扩频检测器在一第二时间区间内累加该频率偏移量以产生一累积频率差异值； 该扩频检测器判断该累积频率差异值是否符合一第二临界值；以及若该累积频率差异值符合该第二临界值，该扩频检测器判断该第一信号串经过该扩频操作。
20.根据权利要求15所述的存储器存储装置，其特征在于，该传送电路根据该判断结果与该传输频率产生该第二信号串的操作包括: 若该第一信号串是经过该扩频操作，该传送电路根据一调整信号对符合该传输频率的一数据信号串执行一中心扩频操作以产生该第二信号串。
21.根据权利要求15所述的存储器存储装置，其特征在于，该传送电路根据该判断结果与该传输频率产生该第二信号串的操作包括: 若该第一信号串是经过该扩频操作，该传送电路将一数据信号串从该传输频率转换至一补偿频率，其中该补偿频率大于该传输频率；以及 该传送电路根据一调整信号对符合该补偿频率的该数据信号串进行一向下扩频操作以产生该第二信号串。
【文档编号】G06F13/16GK104008071SQ201310056502
【公开日】2014年8月27日 申请日期:2013年2月22日 优先权日:2013年2月22日
【发明者】陈安忠, 陈志铭 申请人:群联电子股份有限公司