一种信号处理器的制造方法
【专利摘要】一种信号处理器，提供了一个开关阻抗不敏感的信号处理器。根据本发明的信号处理器，通过在开关和电路的处理器部分间增加一个独立缓冲器，例如增益为1的放大器，克服了开关阻抗的难题。缓冲器将开关阻抗与信号处理器隔离开。
【专利说明】一种信号处理器
【技术领域】:
[0001]本发明涉及到信号处理。更特别的是，本发明涉及到提升DAC性能并减少其管芯所占空间。
【背景技术】:
[0002]特别的是，使用模拟开关的高精度信号发生器面临一个普遍的问题。每一个模拟开关包括一个电阻，大约50欧姆，这导致了对根据输入信号的输出信号精度产生影响。
[0003]为了更好地理解DAC上出现的这个问题，下面对DAC做个简短介绍，然后将对DAC及上述问题之间的关系进行讨论。
[0004]DAC将来自计算机或其他离散电路的二进制信号转化为相对应的模拟电压。DAC普遍用来驱动模拟器件，例如测试仪、电机控制器或音频电路。
[0005]二进制加权电阻串DAC是最简单的将来自数字信号的数字二进制信号转化为模拟信号的方法。如图1中所示的电路100，二进制信号应用于驱动模拟开关102、104、106和108的选通电路118上。当二进制信号0000加在开关上，所有开关都打开，因此没有电压加在运算放大器122上。此时，输出就是O伏。当二进制信号0001加在开关上，开关102闭合，电阻110上获得-10伏电压。因为运算放大器122的输入端虚地，8000欧姆电阻110上就有10伏电压。这就使得10伏/8000欧姆或者1.25毫安的信号流过800欧姆反馈电阻120。根据欧姆定律，电阻120上的电压就会是800欧姆*1.25毫安，或是I伏。
[0006]当二进制信号变为0010，开关102打开，开关104闭合。这就使得2.5毫安(10伏/4000欧姆)的信号流过电阻120。电阻120上的电压就变为800欧姆*2.5毫安，或是2伏。二进制信号0100将会在输出端产生4伏的输出，以此类推。
[0007]但是，因为电阻阻值要求的范围很大，并且很难精确地制造，所以电阻串DAC对于分辨率需要超过4位的应用不具有实用性。因此，在大多数应用中，R-2R阶梯式网络成了DAC的选择。
[0008]如图2所示，R-2R阶梯式网络可以使用只有两个不同阻值的电阻产生二进制加权电压，这些电阻按照被称为二进制阶梯的网络类型排列。在该电路中，一系列锁存器240用于驱动模拟开关202、204、206和208。
[0009]R-2R阶梯式网络的工作方式为，当一个独立开关闭合，R-2R阶梯式网络上的每一梯级传送一个电流给虚地节点。因为电阻210，212，214，216，218，220，222和224的排列，由每一连续梯级传送的电流进行二进制加权。因此，每一个沿着阶梯的连续开关在连接的时候会产生一个电流，进而产生上述开关一半的输出电压。
[0010]例如，当二进制信号0000传递到锁存器240，这将打开所有开关并且断开来自输出端的Vkef信号，这使得运算放大器230的输出端电压为O伏。二进制信号0000将会闭合开关202，并激活MSB (最高有效位)。根据欧姆定律，流过电阻210的电流将会在输出端产生5伏的电压。信号0100打开开关202并且闭合开关201，在输出端产生一个2.5伏的信号。[0011]设计在电阻串DAC上的二进制阶梯的主要优点是其使用了只有两个电阻值的电阻。因此，仅仅需要向阶梯添加额外的级数就能处理几乎任何位数的信号。
[0012]上面所提到的问题影响二进制阶梯DAC对于模拟开关202，204，206和208的阻抗。开关组成了部分R-2R阶梯，并且将合适的2R引脚连接到任一基于输入数字代码的参考电压上。因为开关与R-2R阶梯网络的2R部分串联，所以开关阻抗影响了 R-2R阶梯的电阻率。事实上，开关的阻抗是加在阶梯网络的2R部分上的。电阻率的这一改变增大了 DAC的微分非线性误差(由连续数字输入产生的模拟电压的每一个单独步骤中的误差)和积分非线性误差(溢出由数字输入整体范围产生的模拟值的整体范围的误差)。
[0013]微分和积分非线性误差降低了 DAC的性能并且还有可能引起非单调性误差。非单调性误差发生在数字输入代码增加而DAC输出没有增加的时候。例如，在一个步进马达控制器中，非单调性误差将会引起马达在数字输入增加的时候降压而不是升压。非单调性误差对于许多高精度应用是不可接受的条件。
[0014]开关阻抗会引起非线性误差，一个减少该误差的常规方法为按比例调节开关的尺寸，这样，它们就会产生一个连续的压降。但是，这会占用空间并且只能进行一阶工作，那样的话，几个二阶影响就不能通过按比例调节来获得补偿。此外，因为开关在两个不同电压间转换，任何依赖于它们阻抗的电压都会引入不协调因素。这些不协调因素会产生上述的误差。
[0015]因此，提供一个用于信号处理器的不受模拟开关阻抗影响的信号处理器是十分必要的。
[0016]提供一个使用用于阶梯中不受开关阻抗影响的R-2R阶梯式电阻的数模转换器也是十分必要的。
【发明内容】
:
[0017]本发明提供了一个包括信号处理元件和模拟开关的信号处理器。每一个模拟开关都具有开关阻抗，会影响信号处理器输出信号的精度。信号处理器将开关阻抗与带有独立缓冲器的处理器的信号处理元件隔离开。
[0018]本发明的技术解决方案:
[0019]在本发明的一个可选实例中，还提供了 一个将数字信号转化为不受开关阻抗误差影响的模拟信号的DAC。DAC较好地包括了最高有效位(MSB)DAC，一个复用器处理开关，一个用于将开关和最低有效位(LSB)DAC隔离开的缓冲器部分，以及一个LSB DAC0尽管输出放大器可以很好得作为DAC的输出级，但是DAC可以在没有任何输出放大器的情况下起作用。
[0020]对比专利文献:CN201426150Y信号处理器200920147139.3【专利附图】
【附图说明】:
[0021]本发明的上述以及其他目的和优点在接下来有详细的描述，并结合相关图示，其中参考特性指的是全篇的元器件，其中:
[0022]图1展示了一个常见的二进制加权电阻串DAC的电路图；
[0023]图2展示了一个常见的R-2R阶梯式网络DAC的电路图；[0024]图3展示了一个根据本发明原理的信号处理器的电路图；
[0025]图4展示了一个根据本发明原理的DAC的电路图。
【具体实施方式】:
[0026]概括地说，本发明阐述了一个将开关和信号处理元件整合在一起的信号处理电路。部分需要处理的信号通过独立开关传输。因为开关在需要处理信号的传输线上，如果有负载加在信号上，开关的独立阻抗可能会引起误差。在许多应用中，由开关引起的误差可能会降低输出信号的精度。
[0027]为了解决由开关提供的负载产生的问题(开关上的压降干扰了信号的传输)，本发明在每一个开关和信号处理元件之间放置了缓冲器。缓冲器将开关阻抗和信号处理元件的负载影响隔离开。这有效地减少了开关引起的误差，并且有效地改善了根据输入信号而来的输出信号的精度。
[0028]本发明的原理可以很好地应用于某些数模转换器的信号处理中。R-2R阶梯式网络是一种现有技术中众所周知的数模转换器。就像上面所提到的，R-2R阶梯式网络使用一个精确的电阻式平衡来将数字信号转换成模拟信号。在R-2R阶梯式网络中，数字信号中的每一个有效位，从最高有效位(MSB)到最低有效位(LSB)，都被转换成值为先前位信号一半的模拟电压输出。照这种方式，数字信号通过使用一个LSB可以被转换成模拟信号。离散模拟输出级DAC的数量就可以为2n，其中η为数字信号的位数。
[0029]就像上面所提到的，因为每一个开关都具有一定的阻抗，这些阻抗增加了电路中2R分支的阻抗，所以R-2R网络中使用的独立模拟开关的操作可能会扰乱阶梯式网络的精
确平衡。
[0030]一般来说，在一个根据本发明原理的DAC中，一个R-2R阶梯式网络DAC包括用来执行数字信号的模拟开关。本发明通过在独立开关和数模转换器的每个2R部分间增加缓冲器，克服了开关阻抗扰乱阶梯式网络电阻率的问题，也就是说，一段组成开关的部分，缓冲器和阶梯的2R部分都在阶梯式网络内。阶梯中2R部分的每一个电阻由缓冲器输出端的电压驱动。因此，开关阻抗无论如何都不会成为R-2R阶梯的一部分。这与传统的R-2R阶梯不同。传统的R-2R阶梯提供精确的数模转换，开关尺寸需要根据开关所对应的位信号按比例调节，以此来提供合适的阻抗。
[0031]图3展示了一个根据本发明原理的信号处理器。开关元件310中的开关312和314直接连在缓冲器元件320的缓冲器322和324上，两者又依次连在输出元件330中的信号处理元件332上。
[0032]当开关312和/或314变为导通状态来响应控制信号，输入信号就会通过他们传到缓冲器322和/或324。缓冲器将信号传给信号处理元件332。缓冲器通过允许一个电压信号通过并传给信号处理元件332，同时不允许电流通过并传给信号处理元件332，将来自信号处理元件332的开关阻抗隔离。因此，由输入信号到输出信号的开关阻抗的影响被消除或是大大减小。使用一个增益为1CM0S放大器或是其他现有技术中已知的合适的缓冲装置，缓冲器可以很好地得到应用。
[0033]图4展示了一个根据本发明原理的DAC400的一个首选实例。DAC400是一个16位精确电压输出DAC的原理图。完整的16位数据转换器由两个DAC部分组成，包括:一个4位MSB电阻串DAC400A，接收数字信号的4个最高有效位；一个12位LSB R-2R阶梯式网络DAC400C，接收数字信号的12个最低有效位。4位DAC400A很好地包括了电阻401-417和开关418-434。缓冲器部分400B很好地包括了缓冲器463-476。12位DAC400C很好地包括了开关435-462，缓冲器463-476和电阻477_499a。
[0034]组成一部分控制信号的4个MSB输入(没有画出)通过编码来驱动由17个开关(开关418-434)组成的开关组SWl。这些开关连接在两根信号线‘A’和‘B’上，信号线‘A’和‘B’交叉连接在由电阻401-417组成的电阻串中的一个电阻上。这些交叉连接在信号线A和B上的电阻由16位DAC400输入的4个最高有效位所决定。这可以由现有技术中已知的选通电路来完成。这设置了信号线A和B的电压，转而设置了 12位DAC400C的高低电压范围。
[0035]由电阻401-417组成的电阻串在REHlI和REFLO之间起到分压器的作用，是DAC400的电压轨道。这些轨道可以很好地附在输入引脚上，并且它们的值可以很好地由使用者设置。在图4所示特别的实例中，最上面的电阻401的阻值是电阻串中其他16个电阻402-418阻值的8倍，为的是使穿过电阻的REHlI电压减少三分之一。这样做是为了保护DAC的内部组件，因为其不一定适合完全的轨到轨的电压漂移。
[0036]4位DAC400A的工作原理如下。如果代码0000输入到4个MSB上，这个代码只会导通SWl底部的两个开关(开关434和425)，并且将接在底部电阻417也就是靠近REFLO的电阻两端的信号线A和B连接。相反地，输入到4个MSB上的代码1111只导通SWl顶部的两个开关(开关426和418)，并且将接在电阻402两端的信号线A和B连接。因此，4位DAC400A设置了 12位DAC400C的顶部和底部电压范围。这作为内插式DAC结构在现有技术中众所周知。
[0037]12位DAC400C组成了包括14组开关435-462的开关组SW2，交替连接在信号线A、B以及14个用来驱动R-2R阶梯中合适电阻的增益为I缓冲器463-476上。该阶梯按照电压开关的模式配置，因为输出很好地耦合在了高阻抗节点上(图4中所示输出放大器501提供高增益节点，尽管其他结构也有可能并且不超出本发明范围。实际上，电路的输出可以直接采用来自12位DAC400C的输出。此外，增益电阻(未画出)可以接在输出放大器501上来增加16位DAC400的输出漂移)。组成另外一部分控制信号的16位输入(未画出)的12个LSB，通过编码来驱动将缓冲器463-476连接在信号线A或B上的开关组SW2。图4所示R-2R阶梯中的顶部两位很好地根据温度编码，并且与二进制编码截然相反。该部分更适宜需要三段而不是两段，因为一个两位温度编码有三个明显的跳变点，表示一个两位输入的四种可能的值，即00、10、01、11。这些位不需要连续段间的电阻，因为它们提供连续的权重信号而不是二进制加权信号。DAC上任何数量的位信号都可以在没有超出本发明范围的情况下进行温度编码。
[0038]12位DAC其余的10个LSB用来驱动开关组SW2中适当的开关并且将适当的缓冲器输入连接到信号线A或B上。最低端的部分502相当于一个终止分支。不难发现，这个终止分决定了其余部分的二进制加权。
[0039]12位DAC400C的工作原理如下。一旦4位DAC400A在信号线A和B之间建立电压差，开关组SW2就可以很好地将数字信号传给它们。例如，如果数字信号000000000001传给12位DAC，只有由开关459、460，缓冲器475和电阻489组成的分块503会连接到信号A和B中电压较高的上去(开关461和462是可配置的，这样分块502就一直耦合在电压较低的信号线上)。相反地，如果输入数字信号111111111111，所有分块(除了 502，因为它始终连在两信号较低者上)都会连接在两信号A或B中较高者上，从而对一个给定的输入产生最高电压给4位DAC400A。
[0040]缓冲器400B将12位DAC400C与开关组SWl和SW2的开关阻抗隔离开。缓冲器400B大大降低或是消除了任何通过开关组SWl和SW2中电阻的电流。
[0041]重要的是，通过2R电阻的电路由缓冲器463-476的输出端电压驱动。因此，R-2R阶梯就能充分地与来自开关435-462阻抗的影响隔离。所以，这些开关的尺寸可以大体一致，而不同于传统的R-2R DAC0这简化了开关的制造并且减小了其在实例中所需要的管芯尺寸。
[0042]独立DAC的结构可以利用温度编码分块，例如分块505，所有的二进制分块，例如转换器504，或者两者的任意组合。
[0043]由此可见本发明提供的信号处理器可以不受模拟开关阻抗的影响，并且可以用于DAC的信号处理部分。根据本发明原则，人们会发现，它还可以被应用于其他的电路，为说明起见，本发明不受限制，只受本发明的权利要求所限制。
【权利要求】
1.一种信号处理器,其特征是:处理一个输入信号并产生一个最终输出信号，上述信号处理器包含:一组耦合在一起接收第一控制信号的开关，每一个上述开关产生一个中间输出信号来响应一部分上述第一控制信号和一部分上述输入信号；一个耦合在上述开关上的处理电路，产生上述最终输出信号；一组缓冲器，每一个上述缓冲器都位于一个上述开关和上述信号处理电路之间，每一个上述缓冲器都接收一个上述中间输出信号并产生一个缓冲信号给处理电路，上述缓冲器将每一个上述开关的阻抗与上述信号处理电路隔离开，这样，上述信号处理电路就能充分独立于上述阻抗而产生作用。
2.根据权利要求1所述的一种信号处理器，其特征是:上述信号处理器包括一个提供上述输入信号的信号预处理元件；上述信号预处理元件包括一个数模转换器，用于接收第二控制信号，并且产生上述输入信号给上述开关来响应上述第二控制信号；上述信号预处理元件包含一个电阻串数模转换器；上述信号处理器进一步包括一个用于整理按预定排列的上述开关的复用器。
3.根据权利要求1所述的一种信号处理器，其特征是:上述处理电路包括一个数模转换器；上述数模转换器是一个12位R-2R阶梯式网络转换器；上述信号处理器包括一个向上述开关提供上述输入信号的信号预处理元件，上述信号预处理元件包括一个电阻串数模转换器，上述处理电路包括一个12位R-2R阶梯式网络数模转换器；上述缓冲器包含一个增益为I放大器。
4.根据权利要求1所述的一种信号处理器，其特征是:处理信号方法的步骤为:输入一个输入信号；提供第一控制信号；通过转换一组开关产生一组中间输出信号来引导一部分上述输入信号，每一个经过转换的开关都响应一部分上述第一控制信号；对每一个上述中间输出信号进行缓冲，以此产生一组缓冲信号，这样，上述缓冲信号就能充分独立于每一个上述开关的阻抗；在一个信号处理网络中处理上述缓冲信号，以此来获得最终输出信号。
5.根据权利要求4所述的一种信号处理器，其特征是:上述输入过程包括将第二控制信号转换成上述输入信号；上述输入过程包括用电阻串数模转换器将第二控制信号转换成上述输入信号；上述缓冲过程包括使用增益为I放大器缓冲；上述处理过程包括使用一个包含数模转换器的信号处理网络来处理；上述处理过程包括使用一个包含R-2R阶梯式网络数模转换器的信号处理网络来处理。
6.根据权利要求1所述的一种信号处理器，其特征是:信号处理器包括:输入一个输入信号的端子；提供第一控制信号的端子；通过转换一组开关产生一组中间输出信号来引导一部分上述输入信号的端子，每个经过转换的开关都响应一部分上述第一控制信号；对每一个上述中间输出信号进行缓冲以此产生一组缓冲信号的端子，这样，上述缓冲信号就能有效独立于每一个上述开关的阻抗；在一个信号处理网络中处理上述缓冲信号以此获得最终输出信号的端子。
【文档编号】G06F12/04GK103645884SQ201310611289
【公开日】2014年3月19日 申请日期:2013年11月26日 优先权日:2013年11月26日
【发明者】不公告发明人 申请人:苏州贝克微电子有限公司