有限范围向量存储器访问指令、处理器、方法和系统的制作方法

有限范围向量存储器访问指令、处理器、方法和系统的制作方法
【专利摘要】描述了有限范围向量存储器访问指令、处理器、方法和系统。一方面的处理器包括多个打包数据寄存器。该处理还包括与打包数据寄存器耦合的单元。该单元响应于有限范围向量存储器访问指令。该指令指示源打包存储器索引，该源打包存储器索引具有选自8位存储器索引和16位存储器索引的多个打包存储器索引。该单元还响应于有限范围向量存储器访问指令访问仅在存储器的有限范围中的存储器位置。还公开了其它处理器、方法、系统和指令。
【专利说明】有限范围向量存储器访问指令、处理器、方法和系统
【背景技术】

【技术领域】
[0001]实施例涉及处理器。具体地，实施例涉及执行存储器访问指令的处理器。
[0002]背景信息
[0003]处理器通常用于执行访问存储器的指令。例如，处理器可执行用于加载或读取来自存储器的数据的加载指令和/或用于向存储器存储或写入数据的存储指令。
[0004]某些处理器用于执行向量加载指令。这些向量加载指令在本领域也被称为向量收集(gather)指令，或简单地称为收集指令在2011年6月公开的Inte勝高级向量扩展编程参考中，参考文献号319433-011，描述了若干向量收集(VGATHER)指令。示例包括VGATHERDPD、VGATHERQPD,VGATHERDPS、VGATHERQPS,VPGATHERDD、VPGATHERQD,VPGATHERDQ和VPGATHERQQ。这些向量收集指令可用于利用多个对应的存储器索引从存储器收集、读取或加载多个数据元素。

【专利附图】

【附图说明】
[0005]可通过参考以下描述以及用于示出实施例的附图最佳地理解本发明。在附图中:
[0006]图1是用于执行一个或多个有限范围向量存储器访问指令的处理器的实施例的框图。
[0007]图2是用于处理一个或多个有限范围向量存储器访问指令的指令处理装置的实施例的框图。
[0008]图3是响应于有限范围向量存储器访问指令访问存储器的有限范围的方法的实施例的流程框图。
[0009]图4是示出有限范围向量收集操作的实施例的框图。
[0010]图5是示出被掩蔽的有限范围向量收集操作的实施例的框图。
[0011]图6是示出有限范围向量分散操作的实施例的框图。
[0012]图7是示出被掩蔽的有限范围向量分散操作的实施例的框图。
[0013]图8是示出有限范围向量收集操作的示例实现实施例的框图。
[0014]图9是一组合适的打包数据寄存器的示例实施例的框图。
[0015]图10是一组合适的打包数据操作掩码寄存器的示例实施例的框图。
[0016]图11是64位打包数据操作掩码寄存器的示例实施例的图，其中掩码位的数目取决于打包数据宽度和打包数据元素宽度。
[0017]图12A示出示例性AVX指令格式，包括VEX前缀、实操作码字段、Mod R/M字节、SIB字节、位移字段以及IMM8。
[0018]图12B示出来自图12A的哪些字段构成完整操作码字段和基础(base)操作字段。
[0019]图12C示出来自图12A的哪些字段构成寄存器索引字段。
[0020]图13A是示出根据本发明的实施例的通用向量友好指令格式及其A类指令模板的方框图。
[0021]图13B是示出根据本发明的实施例的通用向量友好指令格式及其B类指令模板的方框图。
[0022]图14A-D是示出根据本发明的实施例的示例性专用向量友好指令格式的框图。
[0023]图15是根据本发明的一个实施例的寄存器架构的框图。
[0024]图16A是示出根据本发明的实施例的示例性有序流水线以及示例性寄存器重命名、无序发布/执行流水线的框图。
[0025]图16B是示出根据本发明的实施例的要包括在处理器中的有序架构核示例性实施例以及示例性寄存器重命名、无序发布/执行架构核的框图。
[0026]图17A是根据本发明的实施例的连接到管芯上(on-die)互联网络且具有第二级(L2)高速缓存的本地子集的单一处理器核的框图。
[0027]图17B是根据本发明的实施例的图17A中的处理器内核的一部分的展开图。
[0028]图18是根据本发明的实施例的可具有一个以上内核、可具有集成存储器控制器、并且可具有集成图形的处理器的方框图。
[0029]图19示出根据本发明的实施例的系统的方框图。
[0030]图20示出根据本发明的实施例的第一更具体的示例性系统的方框图。
[0031]图21示出根据本发明的实施例的第二更具体的示例性系统的方框图。
[0032]图22示出根据本发明的实施例的片上系统(SoC)的框图。
[0033]图23是对比根据本发明实施例的使用软件指令转换器将源指令集中的二进制指令转换为目标指令集中的二进制指令的框图。
[0034]实施例的详细描述
[0035]本文中公开的是有限范围向量存储器访问指令，用于执行该指令的处理器，在处理或执行该指令时处理器执行的方法，以及合并一个或多个处理器以执行该指令的系统。在以下描述中，阐述多个特定细节(例如，专用指令、指令格式、打包数据格式、处理器配置、微架构细节、操作顺序等)。然而，在没有这些具体细节的情况下，可实践实施例。在其他实例中，在细节方面未示出公知电路、结构和技术，以避免混淆对该描述的理解。
[0036]图1是用于执行一个或多个有限范围向量存储器访问指令103的处理器100的实施例的框图。在一些实施例中，处理器可以是通用处理器(例如，用在台式机、膝上型计算机、平板计算机、手持式计算机、蜂窝电话以及类似计算设备中使用的类型)。替换地，处理器可以是专用处理器。合适的专用处理器的例子包括但不限于，图形处理器、网络处理器、通信处理器、加密处理器、协处理器和数字信号处理器(DSP)，这里仅给出几个示例。处理器可以是各种复杂指令集计算(CISC)处理器、各种精简指令集计算(RISC)处理器、各种超长指令字(VLIW)处理器、上述处理器的各种混合、或者完全其他类型的处理器中的任一个。
[0037]处理器具有指令集架构(ISA) 101。ISA表示与编程相关的处理器的架构的一部分，并且包括处理器的本机指令、架构寄存器、数据类型、寻址模式、存储器架构、中断和异常处理以及外部输入和输出(I/O)等。ISA与微架构不同，微架构表示用于实现ISA的特定设计技术。
[0038]ISA包括架构可视寄存器(例如，架构寄存器文件)106。架构寄存器通常表示管芯上的处理器存储位置。架构寄存器还可在本文中被简称为寄存器。除非另行指出或显而易见，短语架构寄存器、寄存器文件和寄存器在本文中被用于指代这样的寄存器:该寄存器对于被宏指令或汇编语言指令指定来标识操作数的软件和/或编程器和/或寄存器而言是可见。这些寄存器与给定微架构(例如，由指令使用的临时寄存器、重排序缓冲器、引退(retirement)寄存器等)中的其他非架构或非架构上可视寄存器形成对比。所例示的寄存器包括打包数据寄存器107。每个打包数据寄存器可操作用于存储打包数据、向量数据或者SMD数据。在一些实施例中，寄存器还可任选地包括打包数据操作掩码寄存器108，然而这不是必须的。
[0039]ISA包括处理器支持的指令集101。与微指令或微操作(例如，由解码器解码宏指令得到的那些)不同，指令集的指令表示汇编语言指令、机器级指令或宏指令(例如，提供给处理器以供执行)。指令集包括一个或多个有限范围向量存储器访问指令103，这些指令各自可操作用于导致处理器访问外部存储器110的有限范围120。在一些实施例中，有限的范围120可仅标识外部存储器110的一部分或子集(例如连续可索引部分或子集)。在一些实施例中，指令103可任选地包括一个或多个有限范围向量收集指令104，该指令可用于导致处理器从外部存储器110的有限范围120中的潜在的非连续位置读取、加载或收集数据元素。在一些实施例中，指令103可任选地包括一个或多个有限范围向量分散指令105,该指令可用于导致处理器向外部存储器110的有限范围120中的潜在的非连续位置写入、存储或分散数据元素。在各实施例中，可具有从单个有限范围向量存储器访问指令至多个或很多这种指令中的任意个。
[0040]处理器还包括执行逻辑109。执行逻辑用于执行或处理有限范围向量存储器访问指令103,并且响应于该指令访问有限范围(例如,从该有限范围收集元素或向有限范围分散元素。)适当的执行逻辑的示例包括但不限于执行单元、功能单元、存储器访问单元、存储器执行单元、收集单元、分散单元等。
[0041]图2是指令处理装置200的实施例的框图。在一些实施例中，指令处理装置200可以是图1的处理器或类似装置，或者可被包括在该处理器或类似装置中。替换地，指令处理装置200可以是或可被包括在不同的处理器中。此外，图1的处理器可包括与图2不同的指令处理装置。
[0042]指令处理器装置200可接收有限范围向量存储器访问指令203。例如，可从指令获取单元、指令队列、存储器等接收该指令。在一些实施例中，指令可表示有限范围向量收集指令或有限范围向量分散指令。
[0043]该装置包括一组打包数据寄存器207。在一些实施例中，该装置可任选地包括一组打包数据操作掩码寄存器208，然而这不是必须的。寄存器可表示架构处理器上(例如管芯上)的处理器存储位置。寄存器可使用公知技术在不同的微架构中以不同的方式实现，并且不限于任何特定类型的电路。合适类型的寄存器的示例包括但不限于，专用物理寄存器、使用寄存器重命名的动态分配的物理寄存器、以及其组合。
[0044]有限范围向量存储器访问指令可显式地指定(例如，通过一个或多个位或字段)或以其它方式指示(例如，隐含地指示)具有多个打包存储器索引的源打包存储器索引213。在一些实施例中，打包存储器索引可以是经打包的8位字节存储器索引或经打包的16位字存储器索引。通常，向量收集指令通常实现显著较大的32位或64位存储器索引，因为预期它们能够从存储器的任意位置而不是仅从存储器210内的有限范围220收集。在向量收集指令/操作或向量存储器加载指令/操作的情况下，指令可指示目的地存储位置215，在该目的地存储位置中存储包括从存储器210的有限范围220加载或收集的数据元素的结果打包数据。在向量分散指令/操作或向量存储器存储指令/操作的情况下，指令可指示包括将被写入或分散到存储器210的有限范围220的多个数据元素的源打包数据214。如所示，在一些实施例中，源打包存储器索引213、源打包数据214和目的地存储位置215可以是一组打包数据寄存器207的打包数据寄存器。替换地，其它存储位置可任选地用于这些位置中的一个或多个。
[0045]在一些实施例中，有限范围向量存储器访问指令203可任选地指定或以其它方式指示源打包数据操作掩码216，尽管这不是必须的。以下将进一步讨论打包数据操作掩码及其用于预测和条件控制。其它实施例可任选地再没有掩蔽或预测的情况下执行。
[0046]再次参考图2，所示的指令处理器装置包括解码逻辑211 (例如，解码单元或解码器)。指令解码逻辑可接收和解码较高级机器代码或宏指令(例如，指令203)，并且输出一个或多个较低级的微操作、微代码入口点、微指令或者反映和/或源自原始较高级指令的其他较低级指令或控制信号。一个或多个较低级指令或控制信号可通过一个或多个较低级(例如，电路级或硬件级)操作来实现较高级指令的操作。可使用各种不同的机构来实现解码逻辑，这些机构包括但不限于，微代码只读存储器(ROM)、查找表、硬件实现、可编程逻辑阵列(PLA)、以及在本领域中已知的其他机构。在其它实施例中，可使用指令仿真器、翻译器、变形器(morpher)、解释器或者其他指令转换逻辑(例如，实现为软件、硬件、固件或组合)来取代具有解码逻辑211。在又一个实施例中，可使用指令转换逻辑和解码逻辑的组合。指令转换逻辑中的一些或全部可潜在地位于其余指令处理装置的管芯外，诸如在单独的管芯上或在存储器中。
[0047]再次参考图2，执行逻辑209与解码逻辑211耦合。指令逻辑还与打包数据寄存器207耦合，且在一些实施例中，任选地与打包数据操作掩码寄存器208耦合。适当的执行逻辑的示例包括但不限于执行单元、功能单元、存储器访问单元、存储器执行单元、收集单元、分散单元等。执行逻辑和/或装置可包括用于执行和/或处理指令203并响应于该指令访问存储器的有限范围的特定或具体逻辑(例如，电路、晶体管或潜在地与软件和/或固件结合的其它硬件)。在一些实施例中，执行单元包括至少一些集成电路、晶体管或其它半导体管芯的电路或硬件。
[0048]执行逻辑可响应于有限范围向量存储器访问指令203和/或作为有限范围向量存储器访问指令203的结果(例如，响应于从该指令203解码的或以其它方式导出的一个或多个控制信号)访问存储器210的有限范围220。例如，在有限范围向量收集指令的实施例中，执行单元可使用源打包存储器索引213以收集或加载来自存储器210的有限范围220中潜在的非连续位置的数据元素，并且将所收集或加载的数据元素存储在目的地存储位置215中。在有限范围向量收集指令的实施例中，执行单元可使用源打包存储器索引213来将来自源打包数据214的数据元素分散或写入存储器210的有限范围220中的潜在的非连续位置中。
[0049]在一些实施例中，有限范围向量存储器访问指令203可用于访问仅存储器210的有限范围220。在一些实施例中，指令指示仅8位字节或16位字存储器索引。常规的向量收集指令通常允许从存储器的任何位置收集数据元素。结果，通常使用32位或64位存储器索引。这些32位或64位存储器索引具有足够多的位来允许从基本上存储器中的任意位置或至少从相对大量的存储器(例如能够由32位或64位寻址)潜在地收集数据元素。
[0050]此外，使用32位或64位存储器索引的一个潜在的缺点是它们相对较大的尺寸可能倾向于限制可被存储在单个打包数据寄存器(被指示为向量收集指令的源操作数)中的这种存储器索引的数量。例如，仅四个64位存储器索引或仅八个32位存储器索引可适配(fit)在256位寄存器内。此外，在一些情况下，可能期望收集相对较小的数据元素，诸如8位字节数据元素或16位字元素。然而，相对较大尺寸的存储器索引倾向于限制可被收集的这种8位字节或16位字元素的数量。例如，通常仅收集与打包数据寄存器中适配的32位或64位存储器索引的数量相同数量的数据元素。结果，部分地由于32位或64位存储器索弓I的大尺寸，通常不可能收集期望那样多的这些元素。
[0051]在一些实施例中，代替这种相对较大的32位或64位存储器索引，有限范围向量存储器访问指令/操作的实施例可使用相对较小的存储器索引，诸如8位字节或64位字存储器索引。有利地，这可有助于增加可被存储在单个打包数据寄存器中作为源打包存储器索引的这种存储器索引的数量。例如，三十二个8位存储器索引或十六个16位存储器索引可在适配256位寄存器中，而不是仅四个64位存储器索引或八个32位存储器索引。又例如，六十四个8位存储器索引或三十二个16位存储器索引可适配在512位寄存器内。相应地，这可有助于增加单个有限范围向量收集或分散指令/操作的实施例可收集或分散的数据元素的数量。
[0052]在一些实施例中，这些相对较小的8位字节或16位字存储器索引可能不足以从存储器的任何位置访问数据元素。相反，这些较小的8位或16位存储器索引可访问较大整个存储器(例如需要通过32位或64位存储器索引寻址的存储器)的仅有限范围(例如能够被8位或16位存储器索引而索引的连续子集)中的数据元素。在一些实施例中，处理器支持的ISA可包括一个或多个其它存储器访问指令(例如向量收集指令)，其指示使用32位或64位存储器索引访问来自整个存储器中的任何位置的数据元素。例如，在一些实施例中，对应于8位存储器索引的有限范围可由能够通过8位字节存储器索引唯一地索引的不超过256个数据元素或256个存储位置。作为另一个示例,在一些实施例中，有限范围可由能够被16位字节存储器索引唯一地索引的不超过65536个数据元素或65536个存储位置构成。在其它实施例中，能够被索引的这些数据元素或存储位置的仅一部分或子集可被用作有限范围(例如，不是使用16位索引的全范围，而是仅使用该范围的一部分)。
[0053]尽管有限范围向量存储器访问指令/操作不能存储器中的任何位置的数据元素，但存在为什么访问很大的存储器的仅有限范围内的数据元素有利的各种原因。例如，可能是这种情况:当表、阵列、数据结构或数据的其它布置或集合可被存储在有限范围内中。通常算法可能需要同时访问表、阵列、数据结构或数据的其它布置或集合内的多个或很多数据元素。例如，算法可转置矩阵或以其它方式重新排列或重写构造数据，在这种情况下可能需要访问很多数据元素。作为另一个示例，算法可访问按恒定跨距(stride)隔开(例如，每个第三、第三、第四或第N数据元素)的数据元素。更一般地，有很多实例，其中算法可用于访问被存储在可由8位字节或16位字存储器索引来索引的存储器的有限范围内的数据布置或集合内的多个或很多数据元素。
[0054]有利地，当在这些实例中使用时，部分地由于较小的8位或16位存储器索引，本文公开的有限范围向量存储器访问指令/操作的实施例能够在单个指令/操作内访问(例如，收集或分散)相对更多的数据元素。不需要可能倾向于限制所访问的这种数据元素的数量的较大的索引，因为仅从有限范围内而不是存储器的任意位置收集数据元素。此外，如以下进一步讨论的，在一些实施例中，有限范围向量存储器访问指令/操作可更高效地实现和/或可比将顺序访问用于每个被访问的数据元素的的常规向量收集指令/操作更快(例如，因为可执行较少的存储器访问，每个都涉及多个数据元素)。
[0055]为了避免混淆描述，已经描述了单指令处理装置200，但指令处理装置可任选地包括一个或多个其它常规组件。这种常规组件的实例包括但不限于指令提取单元、指令调度单元、分支预测单元、指令和数据高速缓存、指令和数据的翻译后备缓冲器(translat1nlookaside buffer:TLB)、预获取缓冲器、微指令队列、微指令定序器、总线接口单元、引退/提交单元、寄存器重命名单元以及处理器中常规采用的其他组件。此外，实施例可具有多个核、逻辑处理器或执行引擎，其具有相同或不同的指令集和/或ISA。实际上，处理器中的这些组件有大量不同的组合和配置，并且实施例不限于任何特定的这种组合或配置。
[0056]图3是处理指令的实施例的方法330的实施例的流程框图。在各种实施例中，该方法由通用处理器、专用处理器、或者其他指令处理装置或数字逻辑设备执行。在一些实施例中，图3的操作和/或方法可由图1的处理器和/或图2的装置执行，和/或在图1的处理器和/或图2的装置内执行。本文中所描述的用于图1-2的处理器和装置的组件、特征、以及具体的任选细节还任选地应用于图3的操作和/或方法。替换地，图3的操作和/或方法可由类似的或完全不同的处理器或装置执行，和/或在类似的或完全不同的处理器或装置内执行。此外，图1的处理器和/或图2的装置可执行与图3相同、相似或者完全不同的操作和/或方法。
[0057]方法包括在框331接收有限范围向量存储器访问指令。在各个方面，该指令可在处理器、指令处理装置或者其一部分(例如，指令提取单元、解码器、指令转换器等)处接收。在各个方面，该指令可从管芯外的源(例如，从DRAM存储器、盘、或互连)或者从管芯上的源(例如，从指令高速缓存)接收。有限范围向量存储器访问指令可指示具有多个打包存储器索引的源打包存储器索引。在一些实施例中，存储器索引可以是8位存储器索引或16位存储器索引之一。在一些实施例中，存储器索引可以是8位存储器索引。在一些实施例中，源打包存储器索引可包括至少32个存储器索引。
[0058]在框332，可响应于有限范围存储器访问指令，访问仅在有限的存储器范围中的存储器位置。在一些实施例中，利用一个或多个32位或64位的存储器地址每个访问有限范围。在一些实施例中，有限范围可包括仅256字节。在一些实施例中，如以下进一步解释的，通过多个数据元素加载进行访问，这些数据元素加载可加载多个数据元素中的每一个，包括需要和不需要的数据元素。在一些实施中，这种多元素加载可有助于提高速度和效率。在一些实施例中，可将整个有限范围从存储器加载到存储器的存储位置(例如，管芯上的寄存器)。
[0059]所示方法涉及架构可视操作(例如，从软件角度可视的操作)。在其他实施例中，该方法可任选地包括一个或多个微架构操作。作为示例，可获取、解码、无序地调度该指令，可访问源操作数，可启用执行逻辑以执行微架构操作从而实现该指令的操作，执行逻辑可执行微架构操作，可将结果重新输入回到程序次序等。
[0060]图4是示出可响应于有限范围收集指令的实施例而执行的有限范围收集操作403的一个实施例的框图。有限范围收集指令可指定或以其它方式指示具有多个打包存储器索引的源打包存储器索引413。如图所示，在一些实施例中，存储器索引可以是8位字节存储器索引，且源打包存储器索引可以是512位宽，且可包括六十四个8位字节存储器索引。或者，在其它实施例中，可任选地使用16位字存储器索引或其它小于32位的存储器索引。此夕卜，在其它实施例中，可任选地使用除512位以外的其它打包数据宽度，诸如64位、128位、256位、1024位打包数据宽度。作为实例，64位、128位和256位宽度可分别能够存储八个、十六个和三十二个8位字节存储器索引，或16位字存储器索引各自的一半。在所示的示例中，存储器索引具有从最低有效位置(左边)至最高有效位置(右边)右边的值134，231，20，135，5，21，30，...186。这些值仅仅是示例。
[0061]可响应于有限范围收集指令的实施例和/或作为其结果，执行有限范围向量收集操作的实施例。有限范围向量收集操作可从存储器410的有限范围420加载或收集数据元素。如前所讨论的，有限范围可仅表示整个一般的很大存储器(例如可由其它指令利用32位或64位存储器索引而索引)的小子集(例如能够由8位或16位存储器索引而索引的连续子集)。有限范围的限度或尺寸可基于存储器索引的位的宽度。例如，每个8位字节存储器索引可用于唯一地索引或寻址256个不同的位置或数据元素中的任一个，且在一些实施例中，有限范围可包括仅这些256个位置或数据元素(例如,256字节或字)。所收集的数据元素可通过源打包存储器索引413的相应的存储器索引来指示。每个存储器索引可指向相对应的存储器位置和/或其中存储的数据元素。例如，在所示的实施例中，存储器索引134指向存储数据元素BI的有限范围中的存储器位置，且存储器索引231指向存储数据元素B2的有限范围中的存储器位置，等等。
[0062]可响应于有限范围向量收集指令/操作和/或作为其结果，将打包数据结果415存储在目的地存储位置中。在一个方面中，指令可指定或以其它方式指示目的地存储位置。在一些实施例中，打包数据结果可包括仅从有限范围420内的潜在的不连续区域收集的数据元素，而不是存储器410的其它部分中。如所示，在一些实施例中，打包数据结果可以是512位宽，且可包括六十四个8位字节数据元素。或者，16位或32位双字数据元素可被收集且可被存储在较宽或较窄的结果打包数据中。在所示的示例中，目的地中的打包数据结果存储从最低有效位置(左边)至最高有效位置(右边)右边的数据元素BI，B2, B3, B4,B5，B6，B7，...B64。这仅仅是一个示例。
[0063]图5是示出可响应于经掩蔽有限范围收集指令的实施例而执行的经掩蔽有限范围收集操作503的一个实施例的框图。图5的经掩蔽操作与图4的未经掩蔽操作有一些类似性。为了避免混淆描述，主要描述图5的经掩蔽操作的不同和/或附加特性，而不重复相对于图4的未经掩蔽操作的所有类似或通用的特性。然而，将意识到除非明确指出，否则这些先前描述的未经掩蔽操作的特性也任选地适用于图5。
[0064]经掩蔽有限范围收集指令可指定或以其它方式指示具有多个打包存储器索引的源打包存储器索引513。如图所示，在一些实施例中，存储器索引可以是8位字节存储器索弓丨，且源打包存储器索引可以是512位宽，且可包括六十四个8位字节存储器索引。或者，在其它实施例中，可任选地使用16位字存储器索引或其它小于32位的存储器索引。此外，在其它实施例中，可任选地使用除512位以外的其它打包数据宽度，诸如64位、128位、256位、1024位打包数据宽度。
[0065]在一些实施例中，经掩蔽有限范围收集指令可任选地指定或以其它方式指示源打包数据操作掩码516。打包数据操作掩码还可在本文中被简单地称为操作掩码、断言掩码或掩码。掩码可表示用于掩蔽、断言或条件控制是否执行操作(例如，收集操作)的断言操作数或条件控制操作数。在一些实施例中，掩蔽或预测可按数据元素粒度，使得可单独地或与其它无关地断言或条件控制不同数据元素上的操作。操作掩码包括多个掩码元素、断言元素或条件控制元素。在一个方面，可以按与相对应源数据元素和/或结果数据元素的一对一对应的形式包括元素。如所示，在一些实施例中，每个掩码元素可以是单个掩码位。每个掩码位的值可控制是否执行操作(例如，收集操作)。根据一个可能的协定，每个掩码位可具有用于允许执行收集操作和将结果数据元素存储在目的地存储位置中的第一值(例如被设定为二进制I)或用于不允许执行收集操作和/或不允许将收集的数据元素存储在目的地存储位置中的第二值(例如，被清除为二进制O)。
[0066]如所示，在源打包存储器索引513是512位宽且具有六十四个8位存储器索引的情况下，源打包数据操作掩码516可以是64位宽，且每个位表示预测或掩码位。或者，源打包数据操作掩码可具有其它宽度，例如位宽度等于源打包存储器索引513中的存储器索引的数量(例如，八、十六、三十二等)。在所示的示例中，从最低有效(在左边)至最高有效(右边)的掩码位为1，1，0，1，1，1，0，...1。这仅仅是一个示例。根据所示的协定，掩码位值二进制O表示掩蔽掉元素，而掩码位值二进制I表示未经掩蔽元素。对于每个未经掩蔽的元素，将执行相关联的收集操作，且将所收集的数据元素存储在打包数据结果515的相应数据元素中。每个掩码位对应于存储器索引和相应位置中的结果数据元素。例如，在图示中，相应的位置彼此垂直对准。
[0067]可响应于经掩蔽有限范围收集指令的实施例和/或作为其结果，执行经掩蔽有限范围向量收集操作503的实施例。操作可从受到源打包数据操作掩码516的条件控制的存储器510的有限范围520加载或收集数据元素。可响应于经掩蔽有限范围向量收集指令/操作和/或作为其结果，将打包数据结果515存储在目的地存储位置中。在一些实施例中，如果打包数据操作掩码中的相应掩码位被设定为一，则可仅收集数据。在对应的掩码位被掩蔽掉(例如在清除为二进制O的所示示例中)的结果打包数据的位置中示出星号(*)。如所示，在一些实施例中，打包数据结果可以是512位宽，且可包括六十四个8位字节数据元素。或者，16位或32位双字数据元素可被收集且可被存储在较宽或较窄的结果打包数据中。在所示的示例中，目的地中的打包数据结果存储从最低有效位置(左边)至最高有效位置(右边)右的数据元素BI，B2，*，B4，B5，B6，*，...B64。
[0068]在一些实施例中，可执行合并掩蔽。在合并掩蔽中，当给定的目的地数据元素被掩蔽时，目的地存储位置中的最初的或预先存在的数据元素值可保留不变(即，不被操作的结果更新)。在其它实施例中，可执行归零掩蔽。在归零掩蔽中，当给定的目的地数据元素被掩蔽时，相应的给定目的地数据元素可被归零，或可将零值存储在相应的给定目的地数据元素中。或者，可将其它预定的值存储在掩蔽掉目的地数据元素中。因此，在各实施例中，由星号(*)指示的数据元素位置可具有归零值或在收集操作之前目的地存储位置中最初的数据元素值。
[0069]图6是示出可响应于有限范围分散指令的实施例而执行的有限范围分散操作605的一个实施例的框图。有限范围分散指令可指定或以其它方式指示具有多个打包存储器索引的源打包存储器索引613。如图所示，在一些实施例中，存储器索引可以是8位字节存储器索引，且源打包存储器索引可以是512位宽，且可包括六十四个8位字节存储器索引。或者，在其它实施例中，可任选地使用16位字存储器索引或其它小于32位的存储器索引。此夕卜，在其它实施例中，可任选地使用除512位以外的其它打包数据宽度，诸如64位、128位、256位、1024位打包数据宽度。
[0070]有限范围分散指令还可指定或以其它方式指示具有要分散的多个打包数据元素的源打包数据614。如所示，在一些实施例中，打包数据元素可以是8位字节数据元素，且源打包数据614可以是512位宽，且可包括六十四个这样的8位字节数据元素。或者，在其它实施例中，可任选地使用16位字数据元素或32位双字数据元素。此外，在其它实施例中，除512位以外，还可任选地使用其它打包数据宽度，诸如64位、128位、256位、1024位打包数据宽度。在一些实施例中，存储器索引ma的宽度可与数据元素的宽度相同，但这不是必须的(例如，可将比存储器索引宽两倍的寄存器用于数据元素)。
[0071]可响应于有限范围分散指令的实施例和/或作为其结果，执行有限范围向量分散操作的实施例。有限范围向量分散操作可向存储器610的有限范围620存储、写入或分散数据元素。如本文其它位置所讨论的，有限范围可仅表示整个一般的很大存储器610 (例如可由其它指令利用32位或64位存储器索引而索引)的小子集(例如能够由8位或16位存储器索引而索引的连续子集)。有限范围620可具有本文其它位置描述的任选特性或属性中的任一个。可将源打包数据元素614分散到源打包存储器索引613指示和/或导出的位置。每个存储器索引可指向相对应的存储器位置。在一些实施例中，数据元素可被分散到仅有限范围620内的任选/潜在非连续存储器位置，而不是较大存储器610的其它部分。例如，在所示的实施例中，存储器索引134指向数据元素BI被写入的有限范围中的存储器位置，且存储器索引231指向数据元素B2被写入的有限范围中的存储器位置，等等。
[0072]图7是示出可响应于经掩蔽有限范围分散指令的实施例而执行的经掩蔽有限范围分散操作705的实施例的框图。图7的掩蔽操作与图6的未经掩蔽操作有一些类似性。为了避免混淆描述，主要描述图7的掩蔽操作的不同和/或附加特性，而不重复相对于图6的未经掩蔽操作的所有类似或通用的特性。然而，将意识到除非明确指出，否则先前描述的未经掩蔽操作的特性也任选地适用于图7。
[0073]掩蔽有限范围分散指令可指定或以其它方式指示具有多个打包存储器索引的源打包存储器索引713。如图所示，在一些实施例中，存储器索引可以是8位字节存储器索引，且源打包存储器索引可以是512位宽，且可包括六十四个8位字节存储器索引。或者，在其它实施例中，可任选地使用16位字存储器索引或其它小于32位的存储器索引。此外，在其它实施例中，可任选地使用除512位以外的其它打包数据宽度，诸如64位、128位、256位、1024位打包数据宽度。
[0074]有限范围分散指令还可指定或以其它方式指示具有要分散的多个打包数据元素的源打包数据714。如所示，在一些实施例中，打包数据元素可以是8位字节数据元素，且源打包数据614可以是512位宽，且可包括六十四个这样的8位字节数据元素。或者，在其它实施例中，可任选地使用16位字数据元素或32位双字数据元素。此外，在其它实施例中，可任选地使用除512位以外的其它打包数据宽度，诸如64位、128位、256位、1024位打包数据览度。
[0075]在一些实施例中，经掩蔽有限范围分散指令可任选地指定或以其它方式指示源打包数据操作掩码716。掩码716可任选地具有本文中的其它位置中描述的其它打包数据操作掩码、断言掩码或条件控制操作数的特性或属性中的任一个。如所示，在源打包存储器索引具有六十四个存储器索引和/或源打包数据具有六十四个数据元素的情况下，源打包数据操作掩码716可以是64位宽，且每个位可表示相应数据元素中的断言或掩码位和/或对应相关位置中的存储器索引。或者，源打包数据操作掩码可具有其它宽度，例如，与存储器索引的数量和/或数据元素的数量相等的位宽度。根据所示的协定，掩码位值二进制O表示掩蔽掉元素，而掩码位值二进制I表示未经掩蔽元素。
[0076]可响应于有限范围分散指令的实施例和/或作为其结果，执行有限范围向量分散操作的实施例。有限范围向量分散操作可向较大存储器710的有限范围720存储、写入或分散数据元素。如本文其它位置所讨论的，有限范围可仅表示整个一般的很大存储器(例如可由其它指令利用32位或64位存储器索引而索引)的小子集(例如能够由8位或16位存储器索引而索引的连续子集)。有限范围720可具有本文其它位置描述的任选特性或属性中的任一个。可在源打包数据操作掩码716的断言或条件控制下，将源打包数据元素714分散到源打包存储索引713指示的位置和/或从源打包存储索引713导出的位置。在一些实施例中，数据元素可被分散到仅有限范围720内的任选/潜在非连续存储器位置，而不是较大存储器710的其它部分。例如，在所示的实施例中，可将数据元素BI写入存储器索引值134指出的有限范围中的位置，可将数据元素B2写入存储器索引值231指出的有限范围中的位置，等等。在所示的示例中，用于存储器索引值20的数据元素B3和用于存储器索引值30的数据元素B7被掩蔽掉，使得不执行分散。这在图示中由对应于存储器索引值20和存储器索引值30的位置中的星号(*)指出。在一些情况下，这些存储器位置可具有其在分散操作之前预先存在的值(例如，不可由分散操作改变)。
[0077]以下伪代码表示有限范围向量收集指令/操作VXLATB的示例实施例:
[0078]VXLATB zmml {kl}, vm8z ;///还允许其它向量长度
[0079](KL, VL) = (16,128), (32，256)，(64，512)
[0080]FORj — OTO KL-1
[0081]i — j*8
[0082]IF kl[j]
[0083]THEN DEST [i+7: i] — MEM[BASE_ADDR+SignExtend (VINDEX [i+7: i])*SCALE+DISP]
[0084]ELSE*DEST[i+7: i]—保持不变 *
[0085];使用合并掩蔽
[0086]FI ；
[0087]ENDFOR
[0088]DEST[MAX_VL_1:VL] — O
[0089]以下伪代码表示有限范围向量收集指令/操作VBTALXB的示例实施例:
[0090]VBTALXB zmml {kl}, vm8z ;///还允许其向量长度
[0091](KL, VL) = (16,128), (32,256)，(64,512)
[0092]FORj — OTO KL-1
[0093]i — j*8
[0094]IF kl[j]
[0095]THEN MEM[BASE_ADDR+SignExtend (VINDEX[i+7: i])*SCALE+DISP] — SRC[i+7:i]
[0096]ELSE*DEST[i+7: i]—保持不变 *
[0097];使用合并掩蔽
[0098]FI ；
[0099]ENDFOR
[0100]在以上的伪代码中，zmml表示512位打包数据寄存器。寄存器zmml用作VXLATB的目的地(DEST)以及VBTALXB的源(SRC)。kl表示64位掩码寄存器。KL表示掩码长度，且VL表不向量长度,对于任一指令，它们选自(16,128), (32,256), (64,512)中的任一个。vm8z表示利用向量缩放索引基础存储器寻址指定的存储器操作数的向量阵列。利用普通的基址寄存器、恒定缩放因子和具有512位ZMM寄存器中的8位索引值的各个元素的向量索引寄存器指定存储器地址阵列。VINDEX表示存储器索引的向量。SignExtend表示存储器索引VINDEX上的符号扩展操作。BASE_ADDR表示基址，且SCALE表示存储器访问中常用的缩放。符号一表示存储。i和j是循环计数。
[0101]图8是示出可响应于有限范围收集指令的实施例而执行的有限范围收集操作803的实施例的示例实现的框图。在一些实施例中，操作803可由图1的处理器和/或图2的装置执行，和/或在图1的处理器和/或图2的装置内执行。替换地，操作803可由类似的或完全不同的处理器或装置执行，和/或在类似的或完全不同的处理器或装置内执行。此夕卜，图1的处理器和/或图2的装置可执行与图8相同、相似或者完全不同的操作。此外，在一些实施例中，操作803的各方面可任选地合并在图3的方法中，在实施例中，图3的方法可由图1的处理器和/或图2的装置执行，和/或在图1的处理器和/或图2的装置内执行。
[0102]有限范围收集指令可指定或以其它方式指示源打包存储器索引813和目的地存储位置815。如所示，在一些实施例中，存储器索引可以是8位字节存储器索引，但这不是必须的。在所示的示例中，存储器索引具有从最低有效位置(左边)至最高有效位置(右边)右的值0，50，100，150，200。这些值仅仅是示例，但注意所有的值在能够通过字节索引而索引的O至255的范围内。
[0103]执行逻辑809的实施例可执行有限范围向量收集操作803。类似于先前讨论的实施例，操作可从存储器810的有限范围820收集存储器索引指示的数据元素，并且将所收集的数据元素存储在目的地存储位置815中的对应结果数据元素中。如所示示例所示，存储器索引0，50，100，150，200可指示有限范围中的具有值A，B, C，D，E的数据元素，且这些值A，B，C，D，E可被存储在目的地存储位置的对应结果数据元素中。有限范围可具有本文中其它位置提到的任选属性中的任一个。
[0104]实现向量收集指令的一种方式是通过单独的加载操作(例如，微操作)单独或独立地加载或收集每个数据元素。例如，可顺序地一个接一个地执行八个加载操作，以收集八个数据元素。这种顺序加载操作一般倾向于消耗大量时间以便完成。同样，在这些顺序加载操作期间，可能潜在地发生页错误。因此，处理器通常需要能够跟踪所有的加载操作并且在这种页错误的确发生的情况下监视收集指令的完成。
[0105]然而，在一些实施例中，不是加载或收集单个数据元素，而是从存储器的有限范围将多个数据元素加载或以其它方式检索到按加载操作的处理器。即，在一些实施例中，可利用一个或多个多数据元素加载实现有限范围向量收集操作。如所示示例实施例所示，执行逻辑809可包括与有限范围耦合的512位宽存储器加载逻辑840。512位宽存储器加载逻辑可执行512位加载，以在单个加载操作中加载512位中尽可能多的数据元素。例如，单个512位加载操作可加载六十四个8位字节数据元素。在一些实施例中，可利用四个512位加载将整个256字节有限范围820加载到处理器，以分别加载256字节有限范围的四个512位非重叠部分。如所示，在一些实施例中，整个256位加载有限范围可被存储在四个512位寄存器中，或者可被存储在八个256位寄存器或二个1024位寄存器。任何处理器上的存储位置可能是适当的，包括专用或现有的寄存器架构或非架构。作为另一个选项，不是使用512位加载，而是可任选地使用较窄的(例如，128位、256位等)或较宽的(例如，1024位)加载。此外，如果在有限范围内的给定部分中没有需要的数据元素，则可任选地省略一个或多个这些加载。
[0106]取决于存储器索引的值，每个加载可潜在地加载所需/期望和非所需/非期望的数据元素。例如，每个加载可加载多个存储器索引中的一存储器索引指示的存储器地址处的至少一个数据元素、以及不是由多个存储器索引中的一存储器索引指示的存储器地址处的至少一个数据元素。例如，如图所示，可加载分别对应于索引0，50，100，150和200的所需/期望数据元素A，B，C，D和E。另外，可加载非所需/非期望数据元素，诸如数据元素F和G。还可加载其它非所需/非期望数据元素(为了简化而未示出)。数据元素F和G不可通过源打包字节存储器索引813索引或寻址。有利地，这种多数据元素加载可允许在小于给定数量的加载中收集给定数量的数据元素。例如，通常四个以上的期望数据元素可被包括在加载的有限范围中，既使执行仅四个加载操作。例如，在一个实施例中，可在仅四个加载中收集六十四个8位字节数据元素。在其它实施例中，可利用较少数量(例如，四)较大的从存储器多数据元素加载来加载三十二、十六或八个期望的相对较小的数据元素。这进而可有助于增加操作速度。
[0107]再次参考图示，执行逻辑809还包括基于存储器索弓I的数据重新布置逻辑842。基于存储器索引的数据重新布置逻辑可用于重新布置来自加载的有限范围和/或加载的数据元素的期望/所需数据元素，并且将它们存储在相应存储器索引指示的目的地存储位置中的适当位置中。在一些实施例中，整个有限范围的数据元素的子集可基于存储器索引被选择地移动到目的地存储位置。构想到执行重新布置的各种方式。在一些实施例中，可使用一个或多个置换、混洗、提取或其它数据重新布置操作。
[0108]各种不同的打包数据宽度和数据元素宽度是适当的。在一些实施例中，128位宽打包数据可包括十六个8位字节数据元素，或八个16位字数据元素。在其它实施例中，256位打包数据可包括三十二个8位字节数据元素，或十六个16位字数据元素。在其它实施例中，512位打包数据可包括六十四个8位字节数据元素，或三十二个16位字数据元素。在另一些实施例中，大于512位或小于128位的打包数据格式也是适当的。例如，1012位打包数据和64位打包数据适用于8位字节或16位字。通常，数据元素的数量等于以位计的打包数据操作数的大小除以以位计的数据元素的大小。
[0109]图9是一组合适的打包数据寄存器907的示例实施例的框图。所示打包数据寄存器包括三十二个512位打包数据或向量寄存器。这些三十二个512位寄存器被标记为ZMMO至ZMM31。在所示实施例中，这些寄存器中的较低十六个的较低阶256位(S卩，ZMM0-ZMM15)被混叠或者覆盖在相应256位打包数据或向量寄存器(标记为YMM0-YMM15)上，但是这不是必需的。同样，在所示实施例中，YMM0-YMM15的较低阶128位被混叠或者覆盖在相应128位打包数据或向量寄存器(标记为XMM0-XMM1)上，但是这也不是必需的。512位寄存器ZMMO至ZMM31可操作用于保持512位打包数据、256位打包数据或者128位打包数据。256位寄存器YMM0-YMM15可操作用于保持256位打包数据或者128位打包数据。128位寄存器XMM0-XMM1可操作用于保持128位打包数据。每一寄存器可用于存储打包浮点数据或打包整数数据。支持不同数据元素大小，包括至少8位字节数据、16位字数据、32位双字或单精度浮点数据、以及64位四倍字或双精度浮点数据。打包数据寄存器的替换实施例可包括不同数量的寄存器、不同大小的寄存器，并且可以或者可以不将较大寄存器混叠在较小寄存器上。
[0110]图10是一组合适的打包数据操作掩码寄存器1008的示例实施例的框图。打包数据操作掩码寄存器中的每一个可用于存储打包数据操作掩码。在所例示的实施例中，该组包括标示为KO至k7的八个打包数据操作掩码寄存器。替代的实施例可包括比八个更少(例如，两个、四个、六个等)或比八个更多(例如，十六个、二十个、三十二个等)打包数据操作掩码寄存器。在所例示的实施例中，打包数据操作掩码寄存器中的每一个为64位。在替代实施例中，打包数据操作掩码寄存器的宽度可以比64位更宽(例如，80位，128位等)或比64位更窄(例如，8位、16位、32位等)。作为示例，经掩蔽有限范围向量存储器访问指令可使用三个位(例如，3位字段)来编码或指定八个打包数据操作掩码寄存器k0至k7中的任一个。在替代实施例中，在分别有更少或更多打包数据操作掩码寄存器时，可使用更少或更多位。
[0111]图11是例示64位打包数据操作掩码寄存器1108的示例实施例并且示出可被用作打包数据操作掩码和/或用于进行掩蔽的位的数目取决于打包数据宽度和数据元素宽度的示图。所示的掩码寄存器是64位宽，但这不是必须的。一般而言，当单个每元素掩蔽控制位被使用时，用于进行掩蔽的位的数目等于以位计的打包数据宽度除以以位计的打包数据元素宽度。为了进一步示出，考虑几个可能的示例实施例。可将仅8位(例如仅较低的8位)用于具有16位数据元素的128位打包数据。可将仅16位(例如仅较低的16位)用于具有8位数据元素的128位打包数据或具有16位数据元素的256位打包数据。可将仅32位(例如仅较低的32位)用于具有8位数据元素的256位打包数据或具有16位数据元素的512位打包数据。所有的64位可用于具有8位数据元素的512位打包数据。
[0112]指令集包括一种或多种指令格式。给定指令格式定义各个字段(位的数量、位的位置)以指定要执行的操作(操作码)以及对其要执行该操作的操作码等。通过指令模板(或子格式)的定义来进一步分解一些指令格式。例如，给定指令格式的指令模板可被定义为具有指令格式的字段(所包括的字段通常在相同的阶中，但是至少一些字段具有不同的位位置，因为包括更少的字段)的不同子集，和/或被定义为具有不同解释的给定字段。由此，ISA的每一指令使用给定指令格式(并且如果定义，则在该指令格式的指令模板的给定一个中)来表达，并且包括用于指定操作和操作数的字段。例如，示例性ADD指令具有专用操作码以及包括指定该操作码的操作码字段和选择操作数的操作数字段(源I/目的地以及源2)的指令格式，并且该ADD指令在指令流中的出现将具有选择专用操作数的操作数字段中的专用内容。已经发布和/或公布了涉及高级向量扩展(AVX) (AVX1和AVX2)且使用向量扩展(VEX)编码方案的SMD扩展集(例如，参见2011年10月的Intel? 64和IA-32架构软件开发手册，并且参见2011年6月的丨mclA.高级向量扩展编程参考)。
[0113]示例性指令格式
[0114]本文中所描述的指令的实施例可以不同的格式体现。另外，在下文中详述示例性系统、架构、以及流水线。指令的实施例可在这些系统、架构、以及流水线上执行，但是不限于详述的系统、架构、以及流水线。
[0115]VEX指令格式
[0116]VEX编码允许指令具有两个以上操作数，并且允许SMD向量寄存器比128位长。VEX前缀的使用提供了三个操作数(或者更多)句法。例如，先前的两个操作数指令执行改写源操作数的操作(诸如A=A+B) JEX前缀的使用使操作数执行非破坏性操作，诸如A=B+C。
[0117]图12A示出示例性AVX指令格式，包括VEX前缀1202、实操作码字段1230、Mod R/M字节1240、SIB字节1250、位移字段1262以及IMM81272。图12B示出来自图12A的哪些字段构成完整操作码字段1274和基础操作字段1242。图12C示出来自图12A的哪些字段构成寄存器索引字段1244。
[0118]VEX前缀(字节0-2) 1202以三字节形式进行编码。第一字节是格式字段1240 (VEX字节0，位[7: O])，该格式字段1140包含明确的C4字节值(用于区分C4指令格式的唯一值)。第二-第三字节(VEX字节1-2)包括提供专用能力的大量位字段。具体地，REX字段1205 (VEX 字节 1，位[7-5])由 VEX.R 位字段(VEX 字节 1，位[7]-R)、VEX.X 位字段(VEX 字节1，位[6]_X)以及VEX.B位字段(VEX字节1，位[5]_B)组成。这些指令的其他字段对如在本领域中已知的寄存器索引的较低三位(rrr、xxx以及bbb)进行编码，由此Rrrr、Xxxx以及Bbbb可通过增加VEX.R、VEX.X以及VEX.B来形成。操作码映射字段1215 (VEX字节1，位[4: 0]-_皿)包括对隐含的领先操作码字节进行编码的内容。W字段1264 (VEX字节2，位[7]-W)由记号VEX.W表示，并且取决于该指令提供了不同的功能。VEX.WW1220 (VEX字节2,位[6: 3]-vvvv)的作用可包括如下:I) VEX.WVV对以颠倒(I (多个I)补码)的形式指定第一源寄存器操作数进行编码，且对具有两个或两个以上源操作数的指令有效；2) VEX.vvvv针对特定向量位移对以I (多个I)补码的形式指定的目的地寄存器操作数进行编码；或者3) VEX.vvvv不对任何操作数进行编码，保留该字段，并且应当包含1111b。如果VEX.L1268大小的字段(VEX字节2，位[2]-L) =0，则它指示128位向量；如果VEX.L=l，则它指示256位向量。前缀编码字段1225 (VEX字节2，位[I: O]-pp)提供了用于基础操作字段的附加位。
[0119]实操作码字段1230(字节3)还被称为操作码字节。操作码的一部分在该字段中指定。
[0120]MOD R/M 字段 1240(字节 4)包括 MOD 字段 1242(位[7-6])、Reg 字段 1244(位[5-3])、以及R/M字段1246(位[2_0])。Reg字段1244的作用可包括如下:对目的地寄存器操作数或源寄存器操作数(RffT中的rrr)进行编码；或者被视为操作码扩展且不用于对任何指令操作数进行编码。R/M字段1246的作用可包括如下:对参考存储器地址的指令操作数进行编码；或者对目的地寄存器操作数或源寄存器操作数进行编码。
[0121]缩放索引基址(SIB)-缩放字段1250(字节5)的内容包括用于存储器地址生成的SS1252(位[7-6])。先前已经针对寄存器索引Xxxx和Bbbb参考了 SIB.xxxl254(位[5-3])和 SIB.bbbl256(位[2-0])的内容。
[0122]位移字段1262和立即数字段(IMM8) 1272包含地址数据。
[0123]通用向量友好指令格式
[0124]向量友好指令格式是适于向量指令(例如，存在专用于向量操作的特定字段)的指令格式。尽管描述了其中通过向量友好指令格式支持向量和标量操作两者的实施例，但是替换实施例只通过向量友好指令格式使用向量操作。
[0125]图13A-13B是示出根据本发明的实施例的通用向量友好指令格式及其指令模板的方框图。图13A是示出根据本发明的实施例的通用向量友好指令格式及其A类指令模板的方框图；而图13B是示出根据本发明的实施例的通用向量友好指令格式及其B类指令模板的方框图。具体地，针对通用向量友好指令格式1300定义A类和B类指令模板，两者包括无存储器访问1305的指令模板和存储器访问1320的指令模板。在向量友好指令格式的上下文中的术语通用摂指不绑定到任何专用指令集的指令格式。
[0126]尽管将描述其中向量友好指令格式支持以下:64字节向量操作数长度(或大小)与32位(4字节)或64位(8字节)数据元素宽度(或大小)(并且由此，64字节向量由16双字大小的元素或者替换地8双字大小的元素组成)、64字节向量操作数长度(或大小)与16位(2字节)或8位(I字节)数据元素宽度(或大小)、32字节向量操作数长度(或大小)与32位(4字节)、64位(8字节)、16位(2字节)、或8位(I字节)数据元素宽度(或大小)、以及16字节向量操作数长度(或大小)与32位(4字节)、64位(8字节)、16位(2字节)、或8位(I字节)数据元素宽度(或大小)的本发明的实施例，但是替换实施例可支持更大、更小、和/或不同的向量操作数大小(例如，256字节向量操作数)与更大、更小或不同的数据元素宽度(例如，128位(16字节)数据元素宽度)。
[0127]图13A中的A类指令模板包括:1)在无存储器访问1305的指令模板内，示出无存储器访问的全部取整(round)控制型操作1310的指令模板、以及无存储器访问的数据变换型操作1315的指令模板；以及2)在存储器访问1320的指令模板内，示出存储器访问的时间1325的指令模板和存储器访问的非时间1330的指令模板。图13B中的B类指令模板包括:1)在无存储器访问1305的指令模板内，示出无存储器访问的写掩码控制的部分取整控制型操作1312的指令模板以及无存储器访问的写掩码控制的vsize型操作1317的指令模板；以及2)在存储器访问1320的指令模板内，示出存储器访问的写掩码控制1327的指令模板。
[0128]通用向量友好指令格式1300包括以下列出以在图13A-13B中示出顺序的如下字段。
[0129]格式字段1340-该字段中的特定值(指令格式标识符值)唯一地标识向量友好指令格式，并且由此标识指令在指令流中以向量友好指令格式出现。由此，该字段在无需只有通用向量友好指令格式的指令集的意义上是任选的。
[0130]基础操作字段1342-其内容区分不同的基础操作。
[0131]寄存器索引字段1344-其内容直接或者通过地址生成指定源或目的地操作数在寄存器中或者在存储器中的位置。这些字段包括足够数量的位以从PxQ(例如，32x512、16x128,32x1024,64x1024)个寄存器文件选择N个寄存器。尽管在一个实施例中N可高达三个源和一个目的地寄存器，但是替换实施例可支持更多或更少的源和目的地寄存器(例如，可支持高达两个源，其中这些源中的一个源还用作目的地，可支持高达三个源，其中这些源中的一个源还用作目的地，可支持高达两个源和一个目的地)。
[0132]修饰符(modifier)字段1346-其内容将以指定存储器访问的通用向量指令格式出现的指令与不指定存储器访问的通用向量指令格式出现的指令区分开；即在无存储器访问1305的指令模板与存储器访问1320的指令模板之间。存储器访问操作读取和/或写入到存储器等级(在一些情况下，使用寄存器中的值来指定源和/或目的地地址)，而非存储器访问操作不这样(例如，源和/或目的地是寄存器)。尽管在一个实施例中，该字段还在三种不同的方式之间选择以执行存储器地址计算，但是替换实施例可支持更多、更少或不同的方式来执行存储器地址计算。
[0133]扩充操作字段1350-其内容区分除基础操作以外要执行各种不同操作中的哪一个操作。该字段是上下文专用的。在本发明的一个实施例中，该字段被分成类字段1368、α字段1352、以及β字段1354。扩充操作字段1350允许在单一指令而非2、3或4个指令中执行多组共同的操作。
[0134]缩放字段1360-其内容允许用于存储器地址生成(例如，用于使用2倍缩放*索引+基址的地址生成)的索引字段的内容的缩放。
[0135]位移字段1362Α-其内容用作存储器地址生成的一部分(例如，用于使用2倍缩放*索引+基址+位移的地址生成)。
[0136]位移因数字段1362Β (注意，位移字段1362Α直接在位移因数字段1362Β上的并置指示使用一个或另一个)_其内容用作地址生成的一部分，它指定由存储器访问的大小(N)缩放的位移因数，其中N是存储器访问中的字节数量(例如，用于使用2倍缩放*索引+基址+缩放的位移的地址生成)。忽略冗余的低阶位，并且因此位移因数字段的内容乘以存储器操作数总大小以生成在计算有效地址中使用的最终位移。N的值由处理器硬件在运行时基于完整操作码字段1374(稍候在本文中描述)和数据操纵字段1354C确定。位移字段1362A和位移因数字段1362B在它们不用于无存储器访问1305的指令模板和/或不同的实施例可实现两者中的仅一个或均未实现的意义上是任选的。
[0137]数据元素宽度字段1364-其内容区分使用大量数据元素宽度中的哪一个(在一些实施例中用于所有指令，在其他实施例中只用于一些指令)。该字段在如果支持仅一个数据元素宽度和/或使用操作码的某一方面支持数据元素宽度则不需要的意义上是任选的。
[0138]写掩码字段1370-其内容在每-数据元素位置的基础上控制目的地向量操作数中的数据元素位置是否反映基础操作和扩充操作的结果。A类指令模板支持合并-写掩码，而B类指令模板支持合并写掩码和归零写掩码两者。当合并的向量掩码允许在执行任何操作(由基础操作和扩充操作指定)期间保护目的地中的任何元素集免于更新时，在另一实施例中，保持其中对应掩码位具有O的目的地的每一元素的旧值。相比之下，当归零向量掩码允许在执行任何操作(由基础操作和扩充操作指定)期间使目的地中的任何元素集归零时，在一个实施例中，目的地的元素在对应掩码位具有O值时被设为O。该功能的子集是控制执行的操作的向量长度的能力(即，从第一个到最后一个要修改的元素的跨度)，然而，修改的元素连续是不必要的。由此，写掩码字段1370允许部分向量操作，包括加载、存储、算术、逻辑等。尽管描述了其中写掩码字段1370的内容选择大量写掩码寄存器中的包含要使用的写掩码的一个写掩码寄存器(并且由此写掩码字段1370的内容间接地标识要执行的那个掩码)的本发明的实施例，但是替换实施例相反或另外允许掩码写字段1370的内容直接地指定要执行的掩码。
[0139]立即数字段1372-其内容允许对立即数的规范。该字段在实现不支持立即数的通用向量友好格式中不存在且在不使用立即数的指令中不存在的意义上是任选的。
[0140]类字段1368-其内容在指令的不同的类之间进行区分。参考图13A-B，该字段的内容在A类和B类指令之间进行选择。在图13A-B中，圆角方形用于指示专用值存在于字段中(例如，在图13A-B中分别用于类字段1368的A类1368A和B类1368B)。
[0141]A类指令模板
[0142]在A类非存储器访问1305的指令模板的情况下，α字段1352被解释为其内容区分要执行不同扩充操作类型中的哪一种(例如，针对无存储器访问的取整型操作1310和无存储器访问的数据变换型操作1315的指令模板分别指定取整1352Α.1和数据变换1352Α.2)的RS字段1352Α，而β字段1354区分要执行指定类型的操作中的哪一种。在无存储器访问1305指令模板中，缩放字段1360、位移字段1362Α以及位移缩放字段1362Β不存在。
[0143]无存储器访问的指令模板-全部取整控制型操作
[0144]在无存储器访问的全部取整控制型操作1310的指令模板中，β字段1354被解释为其内容提供静态取整的取整控制字段1354Α。尽管在本发明的所述实施例中取整控制字段1354Α包括抑制所有浮点异常(SAE)字段1356和取整操作控制字段1358，但是替换实施例可支持、可将这些概念两者都编码成相同的字段或者只有这些概念/字段中的一个或另一个(例如，可只有取整操作控制字段1358)。
[0145]SAE字段1356-其内容区分是否停用异常事件报告；当SAE字段1356的内容指示启用抑制时，给定指令不报告任何种类的浮点异常标志且不提起任何浮点异常处理器。
[0146]取整操作控制字段1358-其内容区分执行一组取整操作中的哪一个(例如，向上取整、向下取整、向零取整、以及就近取整)。由此，取整操作控制字段1358允许在每一指令的基础上改变取整模式。在其中处理器包括用于指定取整模式的控制寄存器的本发明的一个实施例中，取整操作控制字段1350的内容覆盖该寄存器值。
[0147]无存储器清除的指令模板-数据变换型操作
[0148]在无存储器访问的数据变换型操作1315的指令模板中，β字段1354被解释为数据变换字段1354Β，其内容区分要执行大量数据变换中的哪一个(例如，无数据变换、拌和、广播)的。
[0149]在A类存储器访问1320的指令模板的情况下，α字段1352被解释为驱逐提示字段1352Β，其内容区分要使用驱逐提示中的哪一个(在图13Α中，为存储器访问时间1325指令模版和存储器访问非时间1330的指令模版分别指定时间1352Β.1和非时间1352Β.2)、而β字段1354被解释为数据操纵字段1354C，其内容区分要执行大量数据操纵操作(也称为基元(primitive))中的哪一个(例如，无操纵、广播、源的向上转换、以及目的地的向下转换)。存储器访问1320的指令模版包括缩放字段1360、以及任选的位移字段1362A或位移缩放字段1362B。
[0150]向量存储器指令使用转换支持来执行来自存储器的向量负载并将向量存储到存储器。如同有规律的向量指令，向量存储器指令以数据元素式的方式与存储器来回传输数据，其中实际传输的元素由选为写掩码的向量掩码的内容阐述。
[0151]存储器访问的指令模版-时间
[0152]时间数据是可能很快地重新使用足以从高速缓存受益的数据。然而，这是提示且不同的处理器可以不同的方式实现它，包括完全忽略该提示。
[0153]存储器访问的指令模版-非时间
[0154]非时间数据是不可能很快地重新使用足以从第一级高速缓存中的高速缓存受益且应当给予驱逐优先级的数据。然而，这是提示且不同的处理器可以不同的方式实现它，包括完全忽略该提不。
[0155]B类指令模板
[0156]在B类指令模板的情况下，α字段1352被解释为写掩码控制(Z)字段1352C，其内容区分由写掩码字段1370控制的写掩码应当是合并还是归零。
[0157]在B类非存储器访问1305的指令模板的情况下，β字段1354的一部分被解释为RL字段1357Α，其内容区分要执行不同扩充操作类型中的哪一种(例如，针对无存储器访问的写掩码控制部分取整控制类型操作1312的指令模版和无存储器访问的写掩码控制VSIZE型操作1317的指令模板分别指定取整1357Α.1和向量长度(VSIZE) 1357Α.2)，而β字段1354的其余部分区分要执行指定类型的操作中的哪一种。在无存储器访问1305指令模板中，缩放字段1360、位移字段1362Α以及位移缩放字段1362Β不存在。
[0158]在无存储器访问的写掩码控制的部分取整控制型操作1310的指令模版中，β字段1354的其余部分被解释为取整操作字段1359Α，并且停用异常事件报告(给定指令不报告任何种类的浮点异常标志且不提起任何浮点异常处理器)。
[0159]取整操作控制字段1359Α-只作为取整操作控制字段1358，其内容区分执行一组取整操作中的哪一个(例如，向上取整、向下取整、向零取整、以及就近取整)。由此，取整操作控制字段1359Α允许在每一指令的基础上改变取整模式。在其中处理器包括用于指定取整模式的控制寄存器的本发明的一个实施例中，取整操作控制字段1350的内容覆盖该寄存器值。
[0160]在无存储器访问的写掩码控制VSIZE型操作1317的指令模版中，β字段1354的其余部分被解释为向量长度字段1359Β，其内容区分要执行大量数据向量长度中的哪一个(例如，128字节、256字节、或512字节)。
[0161]在B类存储器访问1320的指令模版的情况下，β字段1354的一部分被解释为广播字段1357Β，其内容区分是否要执行广播型数据操纵操作，而β字段1354的其余部分被解释为向量长度字段1359Β。存储器访问1320的指令模版包括缩放字段1360、以及任选的位移字段1362Α或位移缩放字段1362Β。
[0162]针对通用向量友好指令格式1300，示出完整操作码字段1374，包括格式字段1340、基础操作字段1342以及数据元素宽度字段1364。尽管示出了其中完整操作码字段1374包括所有这些字段的一个实施例，但是完整操作码字段1374包括在不支持所有这些字段的实施例中的少于所有的这些字段。完整操作码字段1374提供操作码(opcode (操作码))。
[0163]扩充操作字段1350、数据元素宽度字段1364以及写掩码字段1370允许这些特征在每一指令的基础上以通用向量友好指令格式指定。
[0164]写掩码字段和数据元素宽度字段的组合创建各种类型的指令，其中这些指令允许基于不同的数据元素宽度应用该掩码。
[0165]在A类和B类内找到的各种指令模版在不同的情形下是有益的。在本发明的一些实施例中，不同处理器或者处理器内的不同核可只有支持仅A类、仅B类、或者可支持两类。举例而言，期望用于通用计算的高性能通用无序核可只支持B类，期望主要用于图形和/或科学(吞吐量)计算的核可只支持A类，并且期望用于两者的核可支持两者(当然，具有来自两类的模版和指令的一些混合的核，但是并非来自两类的所有模版和指令都在本发明的权限内)。同样，单一处理器可包括多个核，所有核支持相同的类或者其中不同的核支持不同的类。举例而言，在具有分离的图形和通用核的处理器中，图形核中的期望主要用于图形和/或科学计算的一个核可只支持A类，而通用核中的一个或多个可以是和期望用于通用计算的支持B类的无序执行和寄存器重命名的高性能通用核。没有分离的图形核的另一处理器可包括支持A类和B类两者的一个或多个通用有序或无序核。当然，在本发明的不同实施例中，来自一类的特征还可在其他类中实现。以高级语言撰写的程序可被输入(例如，仅仅按时间编译或者统计编译)到各种不同的可执行形式，包括:1)只有用于执行的目标处理器支持的类的指令的形式；或者2)具有使用所有类的指令的不同组合而撰写的替换例程且具有选择这些例程以基于由当前正在执行代码的处理器支持的指令而执行的控制流代码的形式。
[0166]示例性专用向量友好指令格式
[0167]图14是示出根据本发明的实施例的示例性专用向量友好指令格式的方框图。图14示出在其指定位置、大小、解释和字段的次序、以及那些字段中的一些字段的值的意义上是专用的专用向量友好指令格式1400。专用向量友好指令格式1400可用于扩展x86指令集，并且由此一些字段类似于在现有x86指令集及其扩展(例如，AVX)中使用的那些字段或与之相同。该格式保持与具有扩展的现有x86指令集的前缀编码字段、实操作码字节字段、MOD R/M字段、SIB字段、位移字段、以及立即数字段一致。示出来自图14的字段映射到的来自图13的字段。
[0168]应当理解，虽然出于说明的目的在通用向量友好指令格式1300的上下文中，本发明的实施例参考专用向量友好指令格式1400进行了描述，但是本发明不限于专用向量友好指令格式1400，声明的地方除外。例如，通用向量友好指令格式1300构想各种字段的各种可能的大小，而专用向量友好指令格式1400被示为具有专用大小的字段。作为具体示例，尽管在专用向量友好指令格式1400中数据元素宽度字段1364被示为一位字段，但是本发明不限于此(即，通用向量友好指令格式1300构想数据元素宽度字段1364的其他大小)。
[0169]通用向量友好指令格式1300包括以下列出以在图14A中示出的顺序的如下字段。
[0170]EVEX前缀(字节0-3) 1402-以四字节形式进行编码。
[0171]格式字段1340(EVEX字节0，位[7: O])-第一字节(EVEX字节O)是格式字段1340，并且它包含0x62(在本发明的一个实施例中用于区分向量友好指令格式的唯一值)。
[0172]第二-第四字节(EVEX字节1-3)包括提供专用能力的大量位字段。
[0173]REX 字段 1405 (EVEX 字节 I，位[7-5])-由 EVEX.R 位字段(EVEX 字节 I，位[7] -R)、EVEX.X 位字段(EVEX 字节 1，位[6]-X)以及(1357ΒΕΧ 字节 1，位[5]-B)组成。EVEX.R、EVEX.X和EVEX.B位字段提供与对应VEX位字段相同的功能，并且使用I (多个)补码的形式进行编码，即ZMMO被编码为1111Β，ΖΜΜ15被编码为0000Β。这些指令的其他字段对如在本领域中已知的寄存器索引的较低三位(rrr、xxx、以及bbb)进行编码，由此Rrrr、Xxxx以及Bbbb可通过增加EVEX.R、EVEX.X以及EVEX.B来形成。
[0174]REX’字段1310-这是REX’字段1310的第一部分，并且是用于对扩展的32个寄存器集合的较高16个或较低16个寄存器进行编码的EVEX.R’位字段(EVEX字节1，位
[4]-RO。在本发明的一个实施例中，该位与以下指示的其他位一起以位颠倒的格式存储以(在公知x86的32位模式下)与其实操作码字节是62的BOUND指令进行区分，但是在MODR/Μ字段(在下文中描述)中不接受MOD字段中的值11 ;本发明的替换实施例不以颠倒的格式存储该指示的位以及其他指示的位。值I用于对较低16个寄存器进行编码。换句话说，通过组合EVEX.R’、EVEX.R、以及来自其他字段的其他RRR来形成R’ Rrrr。
[0175]操作码映射字段1415 (EVEX字节1，位[3: O]-_m)-其内容对隐含的领先操作码字节(0F、0F38、或0F3)进行编码。
[0176]数据元素宽度字段1364 (EVEX字节2，位[7]-W)-由记号EVEX.W表示。EVEX.W用于定义数据类型(32位数据元素或64位数据元素)的粒度(大小)。
[0177]EVEX.vvvvl420 (EVEX 字节 2,位[6: 3]-vvvv)-EVEX.vvvv 的作用可包括如下:I)EVEX.VVVV对以颠倒(1(多个I)补码)的形式指定的第一源寄存器操作数进行编码且对具有两个或两个以上源操作数的指令有效；2)EVEX.vvvv针对特定向量位移对以I (多个I)补码的形式指定的目的地寄存器操作数进行编码；或者3)EVEX.vvvv不对任何操作数进行编码，保留该字段，并且应当包含1111b。由此，EVEX.vvvv字段1420对以颠倒(I (多个I)补码)的形式存储的第一源寄存器指定符的4个低阶位进行编码。取决于该指令，额外不同的EVEX位字段用于将指定符大小扩展到32个寄存器。
[0178]EVEX.U1368类字段(EVEX字节2，位[2]-U)-如果EVEX.U=0，则它指示A类或EVEX.U0,如果 EVEX.U=I，则它指示 B 类或 EVEX.Ul。
[0179]前缀编码字段1425 (EVEX字节2，位[I: 0]-ρρ)_提供了用于基础操作字段的附加位。除了对以EVEX前缀格式的传统SSE指令提供支持以外，这也具有的压缩SMD前缀的益处(EVEX前缀只需要2位，而不是需要字节来表达SMD前缀)。在一个实施例中，为了支持使用以传统格式和以EVEX前缀格式的SMD前缀(66H、F2H、F3H)的传统SSE指令，这些传统SMD前缀被编码成SMD前缀编码字段；并且在运行时在提供给解码器的PLA之前被扩展成传统SMD前缀(因此PLA可执行传统和EVEX格式的这些传统指令，而无需修改)。虽然较新的指令可将EVEX前缀编码字段的内容直接作为操作码扩展，但是为了一致性，特定实施例以类似的方式扩展，但允许由这些传统SIMD前缀指定不同的含义。替换实施例可重新设计PLA以支持2位SMD前缀编码，并且由此不需要扩展。
[0180]α 字段 1352 (EVEX 字节 3，位[7]-EH,也称为 EVEX.EH、EVEX.rs、EVEX.RL、EVEX.写掩码控制、以及EVEX.N，还被示为具有α )_如先前所述的，该字段是上下文专用的。
[0181]β 字段 1354(EVEX 字节 3，位[6: 4]-SSS，也称为 EVEX.s2_0、EVEX.r2_0、EVEX.rrl、EVEX.LLO、EVEX.LLB，还被示为具有β β β )_如先前所述的，该字段是内容专用的。
[0182]REX’字段1310-这是REX’字段1210的其余部分，并且是可用于对扩展的32个寄存器集合的较高16个或较低16寄存器进行编码的EVEX.R’位字段(EVEX字节3，位
[3]_V’)。该位以位颠倒的格式存储。值I用于对较低16个寄存器进行编码。换句话说，通过组合 EVEX.V’、EVEX.VVW 来形成 V’ VVVV。
[0183]写掩码字段1370 (EVEX字节3，位[2: 0]_kkk)_其内容指定写掩码寄存器中的寄存器索引，如先前所述的。在本发明的一个实施例中，专用值EVEX.kkk=000具有隐含着没有写掩码用于特定指令(这可以各种方式(包括使用硬连线到所有的写掩码或者旁路掩码硬件的硬件)实现)的特别行为。
[0184]实操作码字段1430(字节4)还被称为操作码字节。操作码的一部分在该字段中指定。
[0185]MOD R/M字段1440(字节5)包括MOD字段1442、Reg字段1444、以及R/M字段1446。如先前所述的，MOD字段1442的内容在存储器访问和非存储器访问的操作之间进行区分。Reg字段1444的作用可被归结为两种情形:对目的地寄存器操作数或源寄存器操作数进行编码；或者被视为操作码扩展且不用于对任何指令操作数进行编码。R/M字段1446的作用可包括如下:对参考存储器地址的指令操作数进行编码；或者对目的地寄存器操作数或源寄存器操作数进行编码。
[0186]缩放索引基址(SIB)字节(字节6)-如先前所述的，缩放字段1350的内容用于存储器地址生成。SIB.xxxl454和SIB.bbbl456-先前已经针对寄存器索引Xxxx和Bbbb参考了这些字段的内容。
[0187]位移字段1362A (字节7_10)-当MOD字段1442包含10时，字节7_10是位移字段1362A，并且它与传统32位位移(disp32) —样地工作，并且以字节粒度工作。
[0188]位移因数字段1362B (字节7)-当MOD字段1442包含01时，字节7是位移因数字段1362B。该字段的位置与传统x86指令集8位位移(dispS)的位置相同，它以字节粒度工作。由于dispS是符号扩展的，因此它可只在-128和127字节偏移量之间寻址，在64字节的高速缓存线的方面，disp8使用可被设为仅四个真正有用的值-128、-64、0和64的8位；由于常常需要更大的范围，所以使用disp32 ;然而，disp32需要4个字节。与disp8和disp32对比，位移因数字段1，362B是disp8的重新解释；当使用位移因数字段1，362B时，实际位移通过位移因数字段的内容乘以存储器操作数访问的大小(N)确定。该类型的位移被称为disp8*N。这减小了平均指令长度(用于位移但具有大得多的范围的单一字节)。这种压缩位移基于有效位移是存储器访问的粒度的倍数的假设，并且由此地址偏移量的冗余低阶位不需要被编码。换句话说，位移因数字段1362B替代传统x86指令集8位位移。由此，位移因数字段1362B以与x86指令集8位位移相同的方式(因此在ModRM/SIB编码规则中没有变化)进行编码，唯一的不同在于，dispS超载至disp8*N。换句话说，在编码规则中没有变化，或者只在通过硬件对位移值的解释中有编码长度(这需要使位移缩放存储器操作数的大小以获得字节式地址偏移量)。
[0189]立即数字段1372如先前所述地操作。
[0190]完整操作码字段
[0191]图14B是示出根据本发明的实施例的构成完整操作码字段1374的具有专用向量友好指令格式1400的字段的方框图。具体地，完整操作码字段1374包括格式字段1340、基础操作字段1342、以及数据元素宽度(W)字段1364。基础操作字段1342包括前缀编码字段1425、操作码映射字段1415以及实操作码字段1430。
[0192]寄存器索引字段
[0193]图14C是示出根据本发明的一个实施例的构成寄存器索引字段1344的具有专用向量友好指令格式1400的字段的框图。具体地，寄存器索引字段1344包括REX字段1405、REX’ 字段 1410、MODR/M.reg 字段 1344、MODR/M.r/m 字段 1446、VVVV 字段 1420、xxx 字段1454以及bbb字段1456。
[0194]扩充操作字段
[0195]图14D是示出根据本发明的一个实施例的构成扩充操作字段1350的具有专用向量友好指令格式1400的字段的方框图。当类⑶字段1368包含O时，它表达EVEX.UO (A类I, 368A);当它包含I时，它表达EVEX.U1(B类1，368B)。当U=O且MOD字段1442包含11 (表达无存储器访问操作)时，α字段1352 (EVEX字节3，位[7]-EH)被解释为rs字段1352A。当rs字段1352A包含1(取整1352A.1)时，β字段1354 (EVEX字节3，位[6: 4]_SSS)被解释为取整控制字段1354A。取整控制字段1354A包括一位SAE字段1356和两位取整操作字段1358。当rs字段1352A包含0(数据变换1352A.2)时，β字段1354 (EVEX字节3，位[6: 4]-SSS)被解释为三位数据变换字段1354B。当U=O且MOD字段1442包含00、01或10 (表达存储器访问操作)时，α字段1352 (EVEX字节3，位[7]_EH)被解释为驱逐提示(EH)字段1352B且β字段1354(EVEX字节3，位[6: 4J-SSS)被解释为三位数据操纵字段 1354C。
[0196]当U=I时，α字段1352 (EVEX字节3，位[7]-EH)被解释为写掩码控制(Z)字段1352C。当U=I且MOD字段1442包含11 (表达无存储器访问操作)时，β字段1354的一部分(EVEX字节3，位[4]-S0)被解释为RL字段1357Α ;当它包含I (取整1357Α.1)时，β字段1354的其余部分(EVEX字节3，位被解释为取整操作字段1359A，而当RL字段1357A包含0(VSIZE1357.A2)时，β字段1354的其余部分(EVEX字节3，位[6-5]-S2J被解释为向量长度字段1359B(EVEX字节3，位[6-5]-L1^0当U=I且MOD字段1442包含00、01或10(表达存储器访问操作)时，β字段1354 (EVEX字节3，位[6: 4]_SSS)被解释为向量长度字段1359B(EVEX字节3，位[6-5]-!^。)和广播字段1357B (EVEX字节3，位[4]-B)。
[0197] 示例性寄存器架构
[0198]

【权利要求】
1.一种处理器，包括: 多个打包数据寄存器；以及 与所述打包数据寄存器耦合的单元，所述单元响应于有限范围向量存储器访问指令，所述有限范围向量存储器访问指令指示源打包存储器索引，所述源打包存储器索引具有选自8位存储器索引和16位存储器索引的多个打包存储器索引，所述单元响应于所述有限范围向量存储器访问指令访问仅在存储器的有限范围中的存储器位置。
2.如权利要求1所述的处理器，其特征在于，所述有限范围向量存储器访问指令指示包括8位存储器索引的源打包存储器索引。
3.如权利要求1所述的处理器，其特征在于，所述单元响应于所述有限范围向量存储器访问指令访问在包括仅256字节的存储器的有限范围中的存储器位置。
4.如权利要求1所述的处理器，其特征在于，所述有限范围向量存储器访问指令指示包括至少32个存储器索引的源打包存储器索引。
5.如权利要求1所述的处理器，其特征在于，所述单元响应于所述有限范围向量存储器访问指令利用至少32位的存储器地址访问存储器的有限范围。
6.如权利要求5所述的处理器，其特征在于，所述单元响应于所述有限范围向量存储器访问指令进行: 符号扩展每个存储器 索引；以及 将缩放因子施加到每个经符号扩展的存储器索引。
7.如权利要求1所述的处理器，其特征在于，所述单元响应于所述有限范围向量存储器访问指令执行多数据元素加载，所述多数据元素加载加载多个存储器索引中的存储器索引指示的存储器地址处的至少一个数据元素、以及不是由多个存储器索引中的存储器索引指示的存储器地址处的至少一个数据元素。
8.如权利要求1所述的处理器，其特征在于，所述单元响应于所述有限范围向量存储器访问指令将来自存储器的整个有限范围加载到处理器的存储位置。
9.如权利要求1所述的处理器，其特征在于，所述单元响应于所述有限范围向量存储器访问指令进行: 执行将加载多个数据元素的多数据元素加载； 在以下(a)和(b)两者中的一者时:(a)指令不指示打包数据操作掩码；和(b)指令指示打包数据操作掩码但所述打包数据操作掩码的相应掩码元素未被掩蔽，将第一多个加载的数据元素存储在由所述指令指示的目的地存储位置，而不将第二加载的数据元素存储在所述目的地存储位置。
10.如权利要求1所述的处理器，其特征在于，所述单元响应于所述有限范围向量存储器访问指令将来自存储器的整个有限范围加载到所述处理器的存储位置，且其中所述单元响应于所述有限范围向量存储器访问指令基于存储器索引将整个有限范围的数据元素的子集选择性地移动到所述指令指示的目的地存储位置。
11.如权利要求1所述的处理器，其特征在于，所述有限范围向量存储器访问指令指示目的地存储位置，且其中所述单元响应于所述有限范围向量存储器访问指令将打包数据结果存储在目的地存储位置，所述打包数据结果具有多个数据元素，每个数据元素来自有限范围中由相应的存储器索引指示的存储位置。
12.如权利要求1所述的处理器，其特征在于，所述有限范围向量存储器访问指令指示具有多个数据元素的源打包数据，且其中所述单元响应于所述有限范围向量存储器访问指令将所述源打包数据的每个数据元素写入有限范围中由相应存储器索引指示的存储器位置。
13.如权利要求1所述的处理器，其特征在于，所述有限范围向量存储器访问指令指示打包数据操作掩码。
14.一种处理器中的方法，包括: 接收有限范围向量存储器访问指令，所述有限范围向量存储器访问指令指示源打包存储器索引，所述源打包存储器索引具有选自8位存储器索引和16位存储器索引的多个打包存储器索引；以及 响应于所述有限范围向量存储器访问指令访问仅在存储器的有限范围中的存储器位置。
15.如权利要求14所述的方法，其特征在于，接收包括接收指示包括8位存储器索引的源打包存储器索引的指令。
16.如权利要求14所述的方法，其特征在于，访问包括访问由256字节构成的有限范围中的存储器位置。
17.如权利要求 14所述的方法，其特征在于，接收包括接收指示目的地存储位置的指令，且还包括响应于所述指令将打包数据结果存储在目的地存储位置中，所述打包数据结果具有多个数据元素，每个数据元素来自有限范围中由相应存储器索引指示的存储器位置。
18.如权利要求14所述的方法，其特征在于，接收包括接收指示具有多个数据元素的源打包数据的指令，且其中访问包括响应于所述指令将所述源打包数据的每个数据元素写入有限范围中由相应存储器索引指示的存储位置。
19.如权利要求14所述的方法，其特征在于，访问包括利用至少32位存储器地址进行访问。
20.如权利要求14所述的方法，其特征在于，访问包括执行多数据元素加载，包括加载多个存储器索引中的存储器索引指示的存储器地址处的至少一个数据元素、以及不是由多个存储器索引中的存储器索引指示的存储器地址处的至少一个数据元素。
21.如权利要求14所述的方法，其特征在于，还包括: 执行加载多个数据元素的多数据元素加载； 在以下(a)和(b)两者中的一者时:(a)指令不使用打包数据操作掩码；和(b)指令使用打包数据操作掩码但所述打包数据操作掩码的相应掩码元素未被掩蔽，将第一加载的数据元素存储在由所述指令指示的目的地存储位置中，而不将第二加载的数据元素存储在所述目的地存储位置中。
22.一种处理指令的系统，包括: 互连； 与所述互连耦合的处理器；以及 与所述互连耦合的动态随机访问存储器(DRAM)，所述DRAM存储有限范围向量存储器访问指令，所述有限范围向量存储器访问指令指示源打包存储器索引，所述源打包存储器索引具有选自8位存储器索引和16位存储器索引的多个打包存储器索引，所述有限范围向量存储器访问指令如果被处理器执行则导致处理器执行包括访问仅在存储器的有限范围中的存储器位置的操作。
23.如权利要求22所述的系统，其特征在于，所述有限范围向量存储器访问指令指示包括8位存储器索引的源打包存储器索引，其中所述指令如果由处理器执行则导致处理器利用至少32位的存储器地址访问有限范围。
24.一种包括非瞬态机器可读存储介质的制品，所述非瞬态机器可读介质存储有限范围向量存储器访问指令，所述有限范围向量存储器访问指令指示源打包存储器索引，所述源打包存储器索引具有选自8位存储器索引和16位存储器索引的多个打包存储器索引，并且所述有限范围向量存储器访问指令如果被机器执行则导致机器执行包括访问仅在存储器的有限范围中的存储器位置的操作
25.如权利要求24所述的制品，其特征在于，所述有限范围向量存储器访问指令指示包括8位存储器索引 的源打包存储器索引，其中所述源打包存储器索引包括至少32个存储器索引。
【文档编号】G06F13/16GK104049943SQ201410097314
【公开日】2014年9月17日 申请日期:2014年3月17日 优先权日:2013年3月15日
【发明者】R·凡伦天, E·乌尔德-阿迈德-瓦尔 申请人:英特尔公司