用于制作电子部件的层叠体、膜传感器和具备膜传感器的触摸面板装置制造方法
【专利摘要】本发明的课题在于提供一种以能够防止形成压痕的方式构成的用于制作电子部件的层叠体、膜传感器和具备膜传感器的触摸面板装置。该层叠体具备设置于基材膜的一侧的面上的第1硬涂层和设置于第1硬涂层的一侧的面上的第1表面层。第1表面层的厚度小于1μm，并且第1表面层的厚度和第1硬涂层的厚度的合计大于1μm。通过从层叠体的一侧将维氏压头压入层叠体而测定的马氏硬度在维氏压头的最大压入量为1μm的情况下为270N/mm2以上。
【专利说明】用于制作电子部件的层叠体、膜传感器和具备膜传感器的 触摸面板装置
【技术领域】
[0001] 本发明涉及用于制作膜传感器等电子部件的层叠体。另外，本发明涉及膜传感器 和具备膜传感器的触摸面板装置。
【背景技术】
[0002] 目前，作为输入设备，正在广泛使用触摸面板装置。触摸面板装置包含膜传感器 (触摸面板传感器）、用于检测在膜传感器上的接触位置的控制电路、配线和FPC (柔性印刷 基板）。在许多情况下，触摸面板装置作为对于组装有液晶显示器或等离子体显示器等显示 装置的各种装置等（例如售票机、ATM装置、移动电话、游戏机）的输入设备的同时用作显 示装置。在这种装置中，膜传感器配置于显示装置的显示面上，由此能够对显示装置进行极 其直接的输入。膜传感器中与显示装置的显示区域相对的区域是透明的，膜传感器的该区 域构成能够检测出接触位置（接近位置）的动作区。
[0003] 膜传感器等电子部件一般由用于实现光学特性的层和用于实现电特性的层等多 个层构成。作为用于制作这样的电子部件的方法，已知下述方法：首先准备包含基材膜和透 明导电层、或含有金属的遮光导电层等多个层的层叠体，接下来，利用照相平版印刷法等对 该层叠体的任意层进行图案化。
[0004] 作为制造层叠体的方法之一，已知下述方法：首先准备基材膜，接下来，利用溅射 法或电子束（EB)蒸镀法等物理蒸镀成膜法在基材膜上逐渐层积透明导电层和遮光导电 层。例如在专利文献1中公开了下述内容：制作在基材膜的一侧依次设有缓冲层、功能层、 透明导电层的层叠体，使用该层叠体来制造电阻膜方式的触摸面板传感器。
[0005] 现有技术文献
[0006] 专利文献
[0007] 专利文献1 :日本特开2012-91406号公报
【发明内容】
[0008] 发明要解决的课题
[0009] 近年来，对触摸面板传感器等电子部件所要求的特性日益提高。因此，电子部件的 结构复杂化，与之相伴，用于制作电子部件的层叠体的层结构也复杂化。电子部件的结构和 层叠体的层结构复杂化意味着制造工序随之复杂化，据认为由此在制造工序中构成层叠体 的最表面的层受损的机会增加。例如，在使用辊输送层叠体时，辊与层叠体之间会夹入某些 异物，因此有时会在层叠体的表面形成异物引起的压痕。为了防止形成这样的压痕，对于层 叠体而言，优选在基材膜的表面设置有能够吸收来自异物的压力且具有适当硬度而不会使 层叠体的表面残留压痕的层。
[0010] 另一方面，上述专利文献1所公开的用于制造电阻膜方式的触摸面板传感器的层 叠体通常并未被设计成具有能够防止压痕形成的程度的适当硬度。这是因为，电阻膜方式 的触摸面板传感器是基于由笔或手指所施加的压力来检测接触位置的，因此，要求在基材 膜与透明导电层之间设置于基材膜的表面的层具有一定程度的柔软性。例如专利文献1中 公开了从层叠体剥离透明导电层后的情况下的功能层表面的马氏硬度为lOON/mm 2以下。 [0011] 然而，近年来，由于光学上明亮、具有外观性、结构简易、功能上也优异等理由，电 容耦合方式的触摸面板传感器受到关注。电容耦合方式的触摸面板传感器利用因外部导体 接触或接近而产生寄生电容来检测出接触位置。因此，对于电容耦合方式的触摸面板传感 器不需要具有电阻膜方式的触摸面板传感器的情况下的柔软性。但是，由于电阻膜方式的 触摸面板传感器率先得到普及，而电容耦合方式的触摸面板传感器随后得到普及这样的历 史性原因，作为用于制造电容耦合方式的触摸面板传感器的层叠体，以往以来主要使用与 用于制造电阻膜方式的触摸面板传感器的层叠体相同或类似的层叠体。此时，由于在电容 耦合方式的触摸面板传感器中尤其不需要的特性、即层叠体内层的柔软性，可以说容易在 层叠体的表面形成压痕。
[0012] 本发明是考虑到这点而进行的，其目的在于提供以能够防止形成压痕的方式构成 的层叠体。另外，本发明的目的在于提供通过将该层叠体图案化而得到的膜传感器、和具备 该膜传感器的触摸面板装置。
[0013] 用于解决课题的方案
[0014] 本发明涉及一种层叠体，其具有一侧的面和另一侧的面，其用于制作触摸面板用 的膜传感器，所述层叠体具备：基材膜；设置于所述基材膜的一侧的面上的第1硬涂层；和 设置于所述第1硬涂层的一侧的面上的第1表面层，所述第1表面层的厚度小于1 μ m，所述 第1表面层的厚度和所述第1硬涂层的厚度的合计大于1 μ m，通过从所述层叠体的一侧将 维氏压头压入所述层叠体而测定的马氏硬度在所述维氏压头的最大压入量为1 μ m的情况 下为270N/mm2以上。
[0015] 本发明的层叠体中，所述第1表面层可以包含设置于所述第1硬涂层上的第1折 射率匹配层。该情况下，所述第1表面层可以进一步包含设置于所述第1折射率匹配层的 一侧并具有透光性和导电性的第1透明导电层。另外，所述第1表面层可以进一步包含设 置于所述第1折射率匹配层与所述第1透明导电层之间并由氧化硅构成的第1氧化硅层。 另外，所述第1表面层可以进一步包含设置于所述第1透明导电层的一侧并具有遮光性和 导电性的第1遮光导电层。
[0016] 本发明的层叠体中，所述第1表面层可以进一步包含设置于所述第1硬涂层上并 由氧化硅构成的第1氧化硅层。该情况下，所述第1表面层可以进一步包含设置于所述第1 氧化硅层的一侧并具有透光性和导电性的第1透明导电层。另外，所述第1表面层可以进 一步包含设置于所述第1透明导电层的一侧并具有遮光性和导电性的第1遮光导电层。
[0017] 本发明的层叠体中，所述第1硬涂层的厚度优选为0. 8μπ--7. Ομ--的范围内。
[0018] 本发明的层叠体中，所述第1表面层可以至少包含具有透光性和导电性的第1透 明导电层。该情况下，所述第1表面层可以进一步包含设置于所述第1透明导电层的一侧 并具有遮光性和导电性的第1遮光导电层。
[0019] 本发明的层叠体可以进一步具备设置于所述基材膜的另一侧的面上的第2硬涂 层和设置于所述第2硬涂层的另一侧的面上的第2表面层。该情况下，所述第2表面层的 厚度小于1 μ m，所述第2表面层的厚度和所述第2硬涂层的厚度的合计大于1 μ m，通过从 所述层叠体的另一侧将维氏压头压入所述层叠体而测定的马氏硬度在所述维氏压头的最 大压入量为1 μ m的情况下可以为270N/mm2以上。
[0020] 本发明涉及一种膜传感器，其具备：基材膜；设置于所述基材膜的一侧的面上的 第1硬涂层；以特定的图案设置于第1硬涂层的一侧并具有透光性和导电性的第1透明导 电图案；和以特定的图案设置于第1透明导电图案上并具有遮光性和导电性的第1提取图 案，所述第1透明导电图案和所述提取图案是通过将上文中所述的层叠体的所述第1透明 导电层和所述第1遮光导电层图案化而得到的。
[0021] 本发明涉及一种触摸面板装置，该触摸面板装置包含膜传感器和用于检测在所述 膜传感器上的接触位置的控制电路，所述膜传感器具备上文中所述的膜传感器。
[0022] 发明效果
[0023] 根据本发明，层叠体如下构成：在维氏压头的最大压入量为Iym的情况下，通过 从层叠体的一侧将维氏压头压入层叠体而测定的马氏硬度为270N/mm 2以上。因此，能够抑 制制造工序中在层叠体的表面形成压痕。
【专利附图】
【附图说明】
[0024] 图1是示出本发明的实施方式中的层叠体制造装置的图。
[0025] 图2是示出图1所示的层叠体制造装置的成膜装置的图。
[0026] 图3是示出图1所示的层叠体制造装置的卷取装置的图。
[0027] 图4是示出本发明的实施方式中的层叠体的截面图。
[0028] 图5是示出图4所示的层叠体的变形例的截面图。
[0029] 图6的（a) (b)是用于说明测定层叠体的马氏硬度的方法的图。
[0030] 图7是示出计算维氏压头的最大压入量为Ιμπι时的马氏硬度的方法的一个示例 的图。
[0031] 图8是示出通过对图5所示的层叠体进行图案化而得到的膜传感器的平面图。
[0032] 图9是图8所示的膜传感器的沿线IX-IX的截面图。
[0033] 图10是示出层叠体的一个变形例的截面图。
[0034] 图11是示出层叠体的一个变形例的截面图。
[0035] 图12是示出层叠体的一个变形例的截面图。
[0036] 图13是示出层叠体的一个变形例的截面图。
[0037] 图14是示出层叠体的一个变形例的截面图。
[0038] 图15是示出层叠体的一个变形例的截面图。
[0039] 图16是示出层叠体的一个变形例的截面图。
[0040] 图17是示出层叠体的一个变形例的截面图。
[0041] 图18是示出层叠体的一个变形例的截面图。
[0042] 图19是示出层叠体的一个变形例的截面图。
[0043] 图20的（a) (b)是示出在样品Al的层叠体的表面形成的压痕的图。
[0044] 符号说明
[0045] 1 层叠体
[0046] 2 基材膜
[0047] 3a、3b 硬涂层
[0048] 4a、4b 高折射率层
[0049] 5a、5b 低折射率层
[0050] 6a、6b 氧化硅层
[0051] 7a、7b 透明导电层
[0052] 8a、8b 遮光导电层
[0053] 10 中间层叠体
[0054] IlaUlb 折射率匹配层
[0055] 12a、12b 表面层
[0056] 15 层叠体制造装置
[0057] 20 放卷装置
[0058] 30 成膜装置
[0059] 38 输送滚筒
[0060] 50 卷取装置
[0061] 60 触摸面板传感器
[0062] 62a、62b 透明导电图案
[0063] 64a、64b 提取图案
[0064] 65a、65b 端子部
[0065] 70 维氏压头
【具体实施方式】
[0066] 下面，参照图1?图7对本发明的实施方式进行说明。首先，参照图4对本实施方 式中制造的层叠体1进行说明。
[0067] 层叠体
[0068] 图4是示出层叠体1的截面图。如图4所示，层叠体1具备基材膜2、设置于基材 膜2的一侧的面2a上的第1硬涂层3a、和设置于第1硬涂层3a的一侧的面上的第1表面 层12a。下面，分别对基材膜2、第1硬涂层3a和第1表面层12a进行说明。需要说明的 是，在本说明书中，"设置于?层的面上的?层"这样的记载意味着两层直接接触。例如，第 1硬涂层3a与基材膜2的一侧的面2a直接接触。另一方面，"设置于?层上的?层"这样 的记载不仅包括两层直接接触的情况，还包括在两层之间设置有其它层的情况。
[0069] (基材膜）
[0070] 作为基材膜2,使用具有充分的透光性的膜。作为构成基材膜2的材料，可以举出 例如聚对苯二甲酸乙二酯（PET)、环烯烃聚合物（COP)、环状烯烃共聚物（COC)、聚碳酸酯 (PC)、三乙酸纤维素（TAC)、聚甲基丙烯酸甲酯（PMMA)等。基材膜2的厚度例如在25 μ m? 200 μ m的范围内。
[0071] (硬涂层）
[0072] 第1硬涂层3a是出于防止擦伤的目的、及防止低分子聚合物（低聚物）在层间的 界面析出从而看起来发白、浑浊的目的而设置的层。作为第1硬涂层3a，使用例如丙烯酸类 树脂等。需要说明的是，如图4所示，由与第1硬涂层3a相同的材料构成的第2硬涂层3b 可以进一步设置于基材膜2的另一个面2b上。
[0073] (表面层）
[0074] 本实施方式中，"表面层"是指用于统称设置于比硬涂层3a、3b更外侧的层的术语。 例如在图4所示的示例中，将位于比第1硬涂层3a更外侧的多个层、即设置于第1硬涂层 3a的一侧的多个层一并称为第1表面层12a。并且如后述的图5所示，在比第2硬涂层3b 更外侧、即第2硬涂层3b的另一侧也设置有多个层的情况下，将这些层一并称为第2表面 层 12b。
[0075] 如图4所示，第1表面层12a包含：设置于第1硬涂层3a的一侧的面上的第1折 射率匹配层Ila ;设置于第1折射率匹配层Ila的一侧的面上的第1氧化硅层6a ;设置于第 1氧化硅层6a的一侧的面上的第1透明导电层7a ;和设置于第1透明导电层7a的一侧的 面上的第1遮光导电层8a。下面，对各层lla、6a、7a、8a进行说明。
[0076][折射率匹配层]
[0077] 第1折射率匹配层Ila是为了调整反射率或透过率等层叠体1的光学特性而设置 的层。例如如后所述那样在层叠体1的第1透明导电层7a被图案化而形成膜传感器的透明 导电图案的情况下，第1折射率匹配层Ila起到减小设置有透明导电图案的区域与未设置 透明导电图案的区域之间的光的透过率和反射率之差的作用。只要能够调整层叠体1的光 学特性，就对第1折射率匹配层Ila的具体构成没有特别限定，例如第1折射率匹配层Ila 包含第1高折射率层4a和设置于第1高折射率层4a的一侧的第1低折射率层5a。另外， 第1折射率匹配层Ila的厚度例如为100nm。
[0078] 第1高折射率层4a是由具有比在第1折射率匹配层Ila的另一侧即基材膜2侧 与第1折射率匹配层Ila接触的层的构成材料更高的折射率的材料所构成的层。本实施方 式中，第1高折射率层4a是由具有比第1硬涂层3a的构成材料更高的折射率的材料所构 成的层。作为第1高折射率层4a的材料，使用例如氧化铌或氧化锆等高折射率材料。对使 用高折射率材料构成第1高折射率层4a的具体方法没有特别限定。例如第1高折射率层 4a即可以为由高折射率材料单独构成的膜，或者也可以由有机树脂和分散于有机树脂内的 高折射率材料的颗粒构成。从提高第1高折射率层4a的生产效率的方面出发，使用有机树 脂是有效的。
[0079] 第1低折射率层5a是由具有比在第1折射率匹配层Ila的另一侧即基材膜2侧 与第1折射率匹配层Ila接触的层的构成材料更低的折射率的材料所构成的层。本实施方 式中，第1低折射率层5a是由具有比第1硬涂层3a的构成材料更低的折射率的材料所构 成的层。作为第1低折射率层5a的材料，使用例如氧化硅或MgF (氟化镁）等低折射率材 料。对使用低折射率材料构成第1低折射率层5a的具体方法没有特别限定。例如第1低 折射率层5a可以为由低折射率材料单独构成的膜，或者也可以由有机树脂和分散于有机 树脂内的低折射率材料的颗粒构成。例如，通过使用涂布机来涂布包含有机树脂和低折射 率材料的颗粒的涂布液，可以形成第1低折射率层5a，可以提高生产效率。
[0080] [氧化硅层]
[0081] 第1氧化硅层6a是以氧化硅膜形式形成的层。对第1氧化硅层6a所包含的氧化 硅的组成没有特别限定，可以使用具有SiO xU为任意的数）的组成的各种氧化硅，例如X = 1. 8。第1氧化硅层6a的厚度例如为5nm。
[0082] 第1氧化硅层6a通过溅射法或真空蒸镀法等物理气相生长法形成。因此，第1氧 化硅层6a的表面粗糙度比通过涂布形成时的第1低折射率层5a的表面粗糙度小。因此， 通过在第1低折射率层5a与第1透明导电层7a之间设置这样的第1氧化硅层6a，可以稳 定地保持第1透明导电层7a。
[0083] 构成第1氧化硅层6a的氧化硅的折射率比由丙烯酸类树脂等构成的第1硬涂层 3a的折射率低。即，与第1低折射率层5a同样，第1氧化硅层6a的折射率低于第1硬涂层 3a。该情况下，通过充分减小第1低折射率层5a的折射率与第1氧化硅层6a的折射率之 间的差，可以使第1低折射率层5a和第1氧化硅层6a作为具有比第1硬涂层3a低的折射 率的层而在光学上整体发挥作用。
[0084] 需要说明的是，本实施方式中，对第1表面层12a包含上述第1高折射率层4a、第 1低折射率层5a和第1氧化硅层6a的例子进行说明，但是，也可以不一定设置第1高折射 率层4a、第1低折射率层5a和第1氧化硅层6a。因此，有时也以直接接触第1硬涂层3a 的一侧的面的方式设置第1透明导电层7a。并且本实施方式中，对在第1透明导电层7a的 一侧设置第1遮光导电层8a的示例进行说明，但不限于此，也可以不在第1透明导电层7a 的一侧设置第1遮光导电层8a。
[0085] [透明导电层]
[0086] 作为构成第1透明导电层7a的材料，使用具有导电性并显示出透光性的材料，例 如使用铟锡氧化物（ITO)等金属氧化物。第1透明导电层7a的厚度例如为20nm。
[0087] [遮光导电层]
[0088] 如后所述，第1遮光导电层8a是触摸面板等电子部件中用于形成用于提取信号至 外部的提取图案或电极的层。即，第1遮光导电层8a是用作所谓配线材料或电极材料的层。 因此，作为构成第1遮光导电层8a的材料，使用具有高的导电性和遮光性的金属材料。具 体地说，使用以银作为主要成分并且包含铜和钯的Ag-Pd-Cu系的银合金、即所谓的APC合 金。第1遮光导电层8a的厚度例如为IOOnm?250nm的范围内，更具体来说为150nm。
[0089] 另外，如上所述，在层叠体1的制造工序或使用了层叠体1的电子部件的制造工序 中，层叠体1的表面有时会被某些异物所挤压。该情况下，根据来自异物的挤压力或层叠体 1的力学特性，在层叠体1的表面会产生与异物的形状对应的变形。此时的变形的程度达到 在层叠体1的第1表面层12a中的塑性变形区时，会在层叠体1的第1表面层12a的表面 形成压痕。
[0090] 此处，对于在何种情况下变形的程度达到在第1表面层12a中的塑性变形区这点 进行研究。如上所述，构成第1表面层12a的层的数量为几层左右，并且，各层的厚度最大 为一百几十nm左右。因此，第1表面层12a整体的厚度最大小于1 μ m，通常小于0· 5 μ m。 该情况下，据认为若层叠体1的表面被具有与第1表面层12a整体的厚度相匹敌或者超过 第1表面层12a整体的厚度的尺寸的异物所挤压，则层叠体1的表面根据异物的形状发生 变形并达到塑性变形区。例如据认为若在层叠体1的表面与辊之间夹有几 μ m左右的异物， 则容易在层叠体1的表面形成压痕。另外，通常难以在异物与层叠体1接触之前检测或除 去这种微小异物。因此，为了防止在层叠体1的表面形成压痕，重要的是，按照即使在层叠 体1的表面被几 μ m左右的异物挤压的情况下第1表面层12a的变形也不会达到塑性变形 区的方式来构成层叠体1。
[0091] 此处，本发明人着眼于上述第1硬涂层3a。如上所述，第1硬涂层3a原本是为了 防止基材膜2擦伤、及防止低分子聚合物（低聚物）析出从而看起来发白、浑浊而设置的 层。如以下所说明的那样，本发明人通过适当调整该第1硬涂层3a的厚度等，实现了能够 抑制表面形成压痕的层叠体1。
[0092] 本实施方式中，第1硬涂层3a是按照第1表面层12a的厚度和第1硬涂层3a的 厚度的合计大于1 μ m的方式设计的。例如第1硬涂层3a的厚度为0. 8μπι?7. Ομ--的范 围内。通过使第1硬涂层3a的厚度为0.8μπι以上，能够有效地抑制在层叠体1的一侧的 表面Ia形成压痕。另外，通过使第1硬涂层3a的厚度为7. 0 μ m以下，在层叠体1被卷取 时等能够抑制第1硬涂层3a产生裂纹。另一方面，如上所述，第1表面层12a整体的厚度 最大小于1 μ m，通常小于0. 5 μ m。并且，第1硬涂层3a由丙烯酸类树脂等合成树脂构成， 因此第1硬涂层3a的硬度通常低于第1表面层12a整体的硬度。该情况下，层叠体1的表 面被几 μ m左右的异物（例如1 μ m的异物）所挤压时的层叠体1的变形程度主要是根据 第1硬涂层3a的特性而决定的。
[0093] 此处，本发明人反复进行了深入研究，由此发现，如后述实施例所支持的那样，按 照通过从层叠体1的一侧将维氏压头压入层叠体1而测定的马氏硬度在维氏压头的最大压 入量为1 μ m的情况下为270N/mm2以上的方式来设计第1硬涂层3a，从而能够有效地抑制 在层叠体1的表面形成压痕。需要说明的是，由于在与层叠体1的一个表面Ia距离Iym 的位置存在第1硬涂层3a，因而维氏压头的最大压入量为1 μ m时的马氏硬度主要由第1硬 涂层3a的硬度所决定。在具有这种马氏硬度的层叠体1中，即使在层叠体1的一侧的表面 Ia被几 μ m左右的异物所挤压的情况下，也可以通过第1硬涂层3a抑制第1表面层12a的 变形达到塑性变形区。由此，能够抑制在层叠体1的一侧的表面Ia形成压痕。即，根据本 实施方式，通过利用一直以来所设置的第1硬涂层3a，能够抑制压痕的形成。因此，能够在 层叠体1的层数和制作成本与以往大致相同的条件下提高层叠体1和由层叠体1得到的电 子部件的成品率。
[0094] 下面，参照图6的（a) (b)和图7对测定层叠体1的马氏硬度的方法的一个示例进 行说明。
[0095] 首先，如图6的（a)所示，准备层叠体1，该层叠体1具备基材膜2、设置于基材膜2 的一侧的面上的第1硬涂层3a、和设置于第1硬涂层3a的一侧的面上的第1表面层12a。 另外，准备维氏压头70,用于压入层叠体1的一侧的表面la。
[0096] 接下来，如图6的（b)所示，在层叠体1的一侧的表面Ia压入维氏压头70。此时， 通过测定使维氏压头70的最大压入量h为Ιμπι所需要的负荷F，可以计算出层叠体1的表 面Ia的马氏硬度。例如，马氏硬度HM通过下式算出。
[0097]
【权利要求】
1. 一种层叠体，其具有一侧的面和另一侧的面，其用于制作触摸面板用的膜传感器， 所述层叠体具备： 基材膜； 设置于所述基材膜的一侧的面上的第1硬涂层；和 设置于所述第1硬涂层的一侧的面上的第1表面层， 所述第1表面层的厚度小于1 y m， 所述第1表面层的厚度和所述第1硬涂层的厚度的合计大于1 y m， 通过从所述层叠体的一侧将维氏压头压入所述层叠体而测定的马氏硬度在所述维氏 压头的最大压入量为1 y m的情况下为270N/mm2 W上。
2. 如权利要求1所述的层叠体，其中，所述第1表面层包含设置于所述第1硬涂层上的 第1折射率匹配层。
3. 如权利要求2所述的层叠体，其中，所述第1表面层进一步包含设置于所述第1折射 率匹配层的一侧并具有透光性和导电性的第1透明导电层。
4. 如权利要求3所述的层叠体，其中，所述第1表面层进一步包含设置于所述第1折射 率匹配层与所述第1透明导电层之间并由氧化娃构成的第1氧化娃层。
5. 如权利要求4所述的层叠体，其中，所述第1表面层进一步包含设置于所述第1透明 导电层的一侧并具有遮光性和导电性的第1遮光导电层。
6. 如权利要求3所述的层叠体，其中，所述第1表面层进一步包含设置于所述第1透明 导电层的一侧并具有遮光性和导电性的第1遮光导电层。
7. 如权利要求1所述的层叠体，其中，所述第1表面层进一步包含设置于所述第1硬涂 层上并由氧化娃构成的第1氧化娃层。
8. 如权利要求7所述的层叠体，其中，所述第1表面层进一步包含设置于所述第1氧化 娃层的一侧并具有透光性和导电性的第1透明导电层。
9. 如权利要求8所述的层叠体，其中，所述第1表面层进一步包含设置于所述第1透明 导电层的一侧并具有遮光性和导电性的第1遮光导电层。
10. 如权利要求1?9中任一项所述的层叠体，其中，所述第1硬涂层的厚度为 0. Sum?7. Oym的范围内。
11. 如权利要求1所述的层叠体，其中，所述第1表面层至少包含具有透光性和导电性 的第1透明导电层。
12. 如权利要求11所述的层叠体，其中，所述第1表面层进一步包含设置于所述第1透 明导电层的一侧并具有遮光性和导电性的第1遮光导电层。
13. 如权利要求1?9中任一项所述的层叠体，其进一步具备： 设置于所述基材膜的另一侧的面上的第2硬涂层；和 设置于所述第2硬涂层的另一侧的面上的第2表面层， 所述第2表面层的厚度小于1 y m， 所述第2表面层的厚度和所述第2硬涂层的厚度的合计大于1 y m， 通过从所述层叠体的另一侧将维氏压头压入所述层叠体而测定的马氏硬度在所述维 氏压头的最大压入量为1 y m的情况下为270N/mm2 W上。
14. 一种膜传感器，其具备： 基材膜； 设置于所述基材膜的一侧的面上的第1硬涂层； W特定的图案设置于第1硬涂层的一侧并具有透光性和导电性的第1透明导电图案； 和 W特定的图案设置于第1透明导电图案上并具有遮光性和导电性的第1提取图案， 所述第1透明导电图案和所述提取图案是通过将权利要求5、9或12所述的层叠体的 所述第1透明导电层和所述第1遮光导电层图案化而得到的。
15. -种触摸面板装置，该触摸面板装置包含膜传感器和用于检测在所述膜传感器上 的接触位置的控制电路， 所述膜传感器具备权利要求14所述的膜传感器。
【文档编号】G06F3/044GK104345978SQ201410377536
【公开日】2015年2月11日 申请日期:2014年8月1日 优先权日:2013年8月5日
【发明者】书间祐介, 小川善正, 矶岛征一, 筱原诚司 申请人:大日本印刷株式会社