对spi flash的写保护方法和控制器的制造方法
【专利摘要】本发明实施例公开了一种对SPI FLASH的写保护方法和控制器。本发明实施例方法包括：控制器获取将要访问的SPI FLASH的访问地址范围，其中所述控制器内配置有预置SPI FLASH的保护地址范围，所述访问包括写或者擦除；所述控制器判断所述将要访问的SPI FLASH的访问地址范围与所述预置SPI FLASH的保护地址范围是否至少部分重叠；若至少部分重叠，则所述控制器触发对所述将要访问的SPI FLASH的访问地址范围中与所述预置SPIFLASH的保护地址范围重叠的部分地址的保护机制。本发明实施例提供了对SPI FLASH的写保护方法和控制器能够避免SPI FLASH被保护的空间被误写的问题，且可以兼容不同厂或者不同型号的SPI FLASH。
【专利说明】对SPI FLASH的写保护方法和控制器
【技术领域】
[0001]本发明涉及通信【技术领域】，尤其涉及一种对SPI FLASH的写保护方法和控制器。
【背景技术】
[0002]现有的通信设备或者电子设备中一般使用FLASH来存放关键数据。在大多数场景下，这些关键数据不能被改写或者丢失，否则会导致整个设备无法逆转的损坏。随着技术的发展，通信设备或电子设备的一个重要的发展方向是产品小型化。在产品设计时，器件选型更倾向于选择管脚数少，PCB面积占用小的器件。因此，通用设备或电子设备中逐渐采用串行接口的FLASH (SPI FLASH)替代并行FLASH，以减少读写FLASH的管脚数，减小硬件PCB面积。
[0003]现有的SPI FLASH器件中本身提供有写保护功能。然而，该写保护功能均为在每一次软件启动后才配置到SPI(Serial Peripheral Interface，串行外设接口)FLASH中。在这个过程中，SPI FLASH中待保护的空间容易被误写。而且，不同厂商的FLASH器件的写保护的配置流程和配置方法之间有差异，在配置时软件需要区分，这增加了软件处理的复杂度。另外，SPI FLASH提供的写保护功能只能从该SPI FLASH的地址空间的头或者尾开始，以固定的空间单位的倍数来进行保护，而且保护的地址空间是必须连续的。
【发明内容】
[0004]本发明实施例提供了一种对SPI FLASH的写保护方法和控制器，用于避免SPIFLASH被保护的空间被误写的问题，且可以兼容不同厂或者不同型号的SPI FLASH。
[0005]本发明实施例第一方面提供一种对SPI FLASH的写保护方法，包括:
[0006]控制器获取将要访问的SPI FLASH的访问地址范围，其中所述控制器内配置有预置SPI FLASH的保护地址范围，所述访问包括写或者擦除；
[0007]所述控制器判断所述将要访问的SPI FLASH的访问地址范围与所述预置SPIFLASH的保护地址范围是否至少部分重叠；
[0008]若至少部分重叠，则所述控制器触发对所述将要访问的SPI FLASH的访问地址范围中与所述预置SPI FLASH的保护地址范围重叠的部分地址的保护机制。
[0009]结合本发明实施例的第一方面，本发明实施例的第一方面的第一种实现方式中，所述控制器触发对所述将要访问的SPI FLASH的访问地址范围中与所述预置SPI FLASH的保护地址范围重叠的部分地址的保护机制具体包括:
[0010]所述控制器丢弃对所述将要访问的SPI FLASH的访问地址范围中与所述预置SPIFLASH的保护地址范围重叠的部分地址的访问命令。
[0011]结合本发明实施例的第一方面，本发明实施例的第一方面的第二种实现方式中，所述方法还包括:
[0012]当所述控制器检测到所述保护机制被触发时，所述控制器向CPU上报错误中断以及所述将要访问的SPI FLASH的访问地址范围中与所述预置SPI FLASH的保护地址范围重叠的部分地址，其中所述错误中断用于指示对所述将要访问的SPI FLASH的访问地址范围中与所述预置SPI FLASH的保护地址范围重叠的部分地址的访问中断。
[0013]结合本发明实施例的第一方面,本发明实施例的第一方面的第三种实现方式中，所述方法还包括:
[0014]当所述控制器检测到所述保护机制被触发时，所述控制器向CPU屏蔽错误中断，其中所述错误中断用于指示对所述将要访问的SPI FLASH的访问地址范围中与所述预置SPI FLASH的保护地址范围重叠的部分地址的访问中断。
[0015]结合本发明实施例的第一方面，本发明实施例的第一方面的第四种实现方式中，所述控制器为SPI总线主机。
[0016]本发明实施例第二方面提供一种控制器，包括:
[0017]获取单元，用于获取将要访问的SPI FLASH的访问地址范围，其中所述控制器内配置有预置SPI FLASH的保护地址范围，所述访问包括写或者擦除；
[0018]判断单元，用于判断所述将要访问的SPI FLASH的访问地址范围与所述预置SPIFLASH的保护地址范围是否至少部分重叠；
[0019]保护单元，用于当所述将要访问的SPI FLASH的访问地址范围与所述预置SPIFLASH的保护地址范围至少部分重叠时，触发对所述将要访问的SPI FLASH的访问地址范围中与所述预置SPI FLASH的保护地址范围重叠的部分地址的保护机制。
[0020]结合本发明实施例的第二方面，本发明实施例的第二方面的第一种实现方式中，所述保护单元具体用于当所述将要访问的SPI FLASH的访问地址范围与所述预置SPIFLASH的保护地址范围至少部分重叠时，丢弃对所述将要访问的SPI FLASH的访问地址范围中与所述预置SPI FLASH的保护地址范围重叠的部分地址的访问命令。
[0021]结合本发明实施例的第二方面，本发明实施例的第二方面的第二种实现方式中，所述控制器还包括:
[0022]上报单元，用于向CPU上报错误中断以及所述将要访问的SPI FLASH的访问地址范围中与所述预置SPI FLASH的保护地址范围重叠的部分地址，其中所述错误中断用于指示对所述将要访问的SPI FLASH的访问地址范围中与所述预置SPI FLASH的保护地址范围重叠的部分地址的访问中断。
[0023]结合本发明实施例的第二方面，本发明实施例的第二方面的第三种实现方式中，所述控制器还包括:
[0024]屏蔽单元，用于当所述控制器检测到所述保护机制被触发时，所述控制器向CPU屏蔽错误中断，其中所述错误中断用于指示对所述将要访问的SPI FLASH的访问地址范围中与所述预置SPI FLASH的保护地址范围重叠的部分地址的访问中断。
[0025]结合本发明实施例的第二方面，本发明实施例的第二方面的第四种实现方式中，所述控制器为SPI总线主机。
[0026]从以上技术方案可以看出，本发明实施例具有以下优点:
[0027]本发明中，通过在SPI FLASH外设有控制器来过滤对该SPI FLASH的访问，以筛选出对存放有关键数据的预置SPI FLASH的保护地址范围的访问，进而对该预置SPI FLASH的保护地址范围进行保护，相比采用每个SPI FLASH本身内部的写保护功能，本发明能够避免【背景技术】中提到的SPI FLASH被保护的空间被误写的问题，且可以兼容不同厂或者不同型号的SPI FLASH。另外，由于通过在控制器内配置预置SPI FLASH的保护地址范围，而在控制器内配置保护地址范围并不受限，因此本发明中预置SPI FLASH的保护地址范围可以是该预置SPI FLASH的任意地址范围。
【专利附图】
【附图说明】
[0028]图1为本发明的对SPI FLASH的写保护方法的一个实施例的流程图；
[0029]图2为本发明的控制器的一个实施例的结构示意图；
[0030]图3为本发明实施例中的SPI BUS MASTER的结构示意图。
【具体实施方式】
[0031]本发明实施例提供了一种对SPI FLASH的写保护方法和控制器，用于避免SPIFLASH被保护的空间被误写的问题，且可以兼容不同厂或者不同型号的SPI FLASH。
[0032]为了使本【技术领域】的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
[0033]本发明的说明书和权利要求书及上述附图中的术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、系统、产品或设备固有的其它步骤或单元。
[0034]请参阅图1，本发明的一个实施例中对SPI FLASH的写保护方法包括:
[0035]101、控制器获取将要访问的SPI FLASH的访问地址范围，其中所述控制器位于内配置有预置SPI FLASH的保护地址范围，所述访问包括写或者擦除；
[0036]控制器与至少一个SPI FLASH相连,在CPU (Central Processing Unit,中央处理器)对与该控制器相连的SPI FLASH访问时需通过控制器来对该SPI FLASH进行访问，以便该控制器对对该SPI FLASH的访问进行过滤。本实施例中，控制器具体为SPI总线主机(英文:SPI BUS MASTER)，当然，实际运用中控制器也可以为位于SPI FLASH外的用于对该SPI FLASH的访问进行过滤的其他模块，在此不作限制。
[0037]在与控制器连接的至少一个SPI FLASH中，其中部分SPI FLASH中的至少部分地址中存放有关键数据，这些关键数据不能被改写或者丢失。称存放有该关键数据的SPIFLASH为预置SPI FLASH，预置SPI FLASH中存放关键数据的地址为预置SPI FLASH的保护地址范围。其中，该预置SPI FLASH的数量不限于一个。
[0038]控制器内预先配置有预置SPI FLASH的保护地址范围。具体的，本实施例中，控制器内提供有至少一组寄存器，该寄存器用于设置预置SPI FLASH的片选以及保护地址范围的起始地址和空间长度。具体举例来说，控制器与两个SPI FLASH(分别对应片选O和片选I)相连，其中片选I下的SPI FLASH中IMB到16MB的地址中存放有关键数据。那么控制器提供的一组寄存器中配置有:保护片选为1，保护起始地址为1MB，保护长度为15MB。
[0039]由于CPU在对预置SPI FLASH的保护地址范围的访问操作为写操作或者擦除操作时会导致预置SPI FLASH的保护地址范围中的关键数据被改写或者丢失，因此，控制器在实现对预置SPI FLASH的保护地址范围进行保护时，需获取将要访问的SPI FLASH的访问地址范围，其中，该访问包括写或者擦除。当然，实际运用中，该访问操作也可以包括其他操作，在此不作限制。具体的，控制器可在通过设置可配置寄存器，用于设置待获取的访问操作命令。
[0040]102、所述控制器判断所述将要访问的SPI FLASH的访问地址范围与所述预置SPIFLASH的保护地址范围是否至少部分重叠；若是，则所述控制器触发对所述访问地址范围中的保护地址范围的保护机制。
[0041]控制器在获取到将要访问的SPI FLASH的访问地址范围后，先判断该将要访问的SPI FLASH的访问地址范围是否与预置SPI FLASH的保护地址范围至少部分重叠。具体来说，控制器首先判断将要访问的SPI FLASH的片选是否与预置SPI FLASH的片选一致，如果不一致，那么可以确定将要访问的SPI FLASH中没有要保护的地址范围，因此继续走正常流程；如果一致，那么进一步判断将要访问的SPI FLASH的访问地址范围与预置SPIFLASH的保护地址范围是否至少部分重叠，如果是部分重叠，那么控制器触发对将要访问的SPI FLASH的访问地址范围中该部分重叠的地址范围的保护机制；如果是将要访问的SPIFLASH的访问地址范围完全落入预置SPI FLASH的保护地址范围内，那么控制器触发对该将要访问的SPI FLASH的访问地址范围的保护机制。
[0042]具体的，本实施例中，控制器在触发对访问地址范围的保护机制时，该控制器丢弃对所述将要访问的SPI FLASH的访问地址范围中与所述预置SPI FLASH的保护地址范围重叠的部分地址的访问命令。
[0043]优选的，本实施例中，当控制器检测到保护机制被触发时，该控制器还向CPU上报错误中断以及所述将要访问的SPI FLASH的访问地址范围中与所述预置SPI FLASH的保护地址范围重叠的部分地址，其中所述错误中断用于指示对所述将要访问的SPI FLASH的访问地址范围中与所述预置SPI FLASH的保护地址范围重叠的部分地址的访问中断。这样，可以方便记录错误操作，以对问题进行定位，以便后续追踪该中断的访问的来源或者对该中断进行其他处理。
[0044]或者，本实施例中，当所述控制器检测到所述保护机制被触发时，该控制器也可以向CPU屏蔽错误中断，其中所述错误中断用于指示对所述将要访问的SPI FLASH的访问地址范围中与所述预置SPI FLASH的保护地址范围重叠的部分地址的访问中断。
[0045]本实施例中，通过在SPI FLASH外设有控制器来过滤对该SPI FLASH的访问，以筛选出对存放有关键数据的预置SPI FLASH的保护地址范围的访问，进而对该预置SPI FLASH的保护地址范围进行保护，相比采用每个SPI FLASH本身内部的写保护功能，本发明能够避免【背景技术】中提到的SPI FLASH被保护的空间被误写的问题，且可以兼容不同厂或者不同型号的SPI FLASH。另外，由于通过在控制器内配置预置SPI FLASH的保护地址范围，而在控制器内配置保护地址范围并不受限，因此本发明中预置SPI FLASH的保护地址范围可以是该预置SPI FLASH的任意地址范围。
[0046]优选的，本实施例中，控制器中还可以设有SPI FLASH写保护使能寄存器，其中SPI FLASH写保护功能是默认为使能的。
[0047]为便于理解，下面以一个实际应用场景对本发明实施例的对SPI FLASH的写保护方法进行描述。
[0048]SPI BUS MASTER提供有至少一组可配置寄存器，该寄存器内设置有待丢弃的命令字，具体的，本实施例中，该待丢弃的命令字为写命令和擦除命令。SPI总线主机与多个SPIFLASH相连，其中片选I下的SPI FLASH中IMB到16MB的地址中存放有关键数据，片选3下的SPI FLASH中2MB到15MB的地址中存放有关键数据。
[0049]SPI BUS MASTER还提供两组配置有待保护SPI FLASH的保护地址范围的寄存器。具体的，其中一组寄存器中待保护的片选配置为1，保护起始地址配置为1MB，保护长度配置为15MB ;另一组寄存器中待保护的片选配置为3，保护起始地址配置为2MB，保护长度配置为13MB。
[0050]SPI BUS MASTER还提供SPI FLASH写保护使能寄存器，其中SPI FLASH写保护功能默认为使能。
[0051]在CPU要通过SPI BUS MASTER对SPI FLASH进行写操作或者擦除操作时，SPI BUSMASTER首先确认SPI FLASH写保护是否使能。若否，则走正常流程。若是，则进一步确认CPU将要写入或者擦除的SPI FLASH是否是片选I或者片选3下的SPI FLASH。若否，则走正常流程。
[0052]若是片选I下的SPI FLASH,则进一步确认CPU将要写入或者擦除的地址是否与片选I下的SPI FLASH中IMB到16MB的地址至少部分重叠，若否，则走正常流程。若是，则丢弃对CPU将要写入或者擦除的地址中与片选I下的SPI FLASH中IMB到16MB的地址重叠的部分地址的写入命令或者擦除命令。
[0053]若是片选3下的SPI FLASH,则进一步确认CPU将要写入或者擦除的地址是否与片选3下的SPI FLASH中2MB到15MB的地址至少部分重叠，若否，则走正常流程。若是，则丢弃对CPU将要写入或者擦除的地址中与片选3下的SPI FLASH中2MB到15MB的地址重叠的部分地址的写入命令或者擦除命令。
[0054]上面对本发明实施例中的对SPI FLASH的写保护方法进行了描述，下面对本发明实施例中的控制器进行描述，请参阅图2，本发明实施例中控制器200包括:
[0055]获取单元201，用于获取将要访问的SPI FLASH的访问地址范围，其中所述控制器内配置有预置SPI FLASH的保护地址范围,所述访问包括写或者擦除；
[0056]判断单元202，用于判断所述将要访问的SPI FLASH的访问地址范围与所述预置SPI FLASH的保护地址范围是否至少部分重叠；
[0057]保护单元203，用于当所述将要访问的SPI FLASH的访问地址范围与所述预置SPIFLASH的保护地址范围至少部分重叠时，触发对所述将要访问的SPI FLASH的访问地址范围中与所述预置SPI FLASH的保护地址范围重叠的部分地址的保护机制。
[0058]优选的，本实施例中，保护单元203具体用于当所述将要访问的SPI FLASH的访问地址范围与所述预置SPI FLASH的保护地址范围至少部分重叠时，丢弃对所述将要访问的SPI FLASH的访问地址范围中与所述预置SPI FLASH的保护地址范围重叠的部分地址的访问命令。
[0059]优选的，本实施例中，控制器200还包括:
[0060]上报单元204，用于向CPU上报错误中断以及所述将要访问的SPI FLASH的访问地址范围中与所述预置SPI FLASH的保护地址范围重叠的部分地址，其中所述错误中断用于指示对所述将要访问的SPI FLASH的访问地址范围中与所述预置SPI FLASH的保护地址范围重叠的部分地址的访问中断。
[0061]或者，优选的，本实施例中，控制器200还包括:
[0062]屏蔽单元(图未示)，用于当所述控制器检测到所述保护机制被触发时，所述控制器向CPU屏蔽错误中断，其中所述错误中断用于指示对所述将要访问的SPI FLASH的访问地址范围中与所述预置SPI FLASH的保护地址范围重叠的部分地址的访问中断。
[0063]优选的，本实施例中，所述控制器为SPI总线主机。
[0064]本实施例中，通过在SPI FLASH外设有控制器来过滤对该SPI FLASH的访问，以筛选出对存放有关键数据的预置SPI FLASH的保护地址范围的访问，进而对该预置SPI FLASH的保护地址范围进行保护，相比采用每个SPI FLASH本身内部的写保护功能，本发明能够避免【背景技术】中提到的SPI FLASH被保护的空间被误写的问题，且可以兼容不同厂或者不同型号的SPI FLASH。另外，由于通过在控制器内配置预置SPI FLASH的保护地址范围，而在控制器内配置保护地址范围并不受限，因此本发明中预置SPI FLASH的保护地址范围可以是该预置SPI FLASH的任意地址范围。
[0065]上面从单元化功能实体的角度对本发明实施例中的控制器进行了描述，下面从硬件处理的角度对本发明实施例中的控制器进行描述，请参阅图3，本发明实施例中的SPIBUS MASTER 300 包括:
[0066]第一寄存器301，用于配置待丢弃的访问操作；
[0067]第二寄存器302，用于配置待保护的SPI FLASH的保护地址范围；
[0068]处理器303，用于判断将要对SPI FLASH的访问操作是否为所述第一寄存器中配置的访问操作，若是，则进一步判断将要对SPI FLASH的访问地址范围与所述第二寄存器中的配置的待保护的SPI FLASH的保护地址范围是否至少部分重合，若是，则触发对所述将要访问的SPI FLASH的访问地址范围中与所述待保护的SPI FLASH的保护地址范围重叠的部分地址的保护机制。
[0069]优选的，本实施例中，处理器303还用于向CPU上报错误中断以及所述将要访问的SPI FLASH的访问地址范围中与所述预置SPI FLASH的保护地址范围重叠的部分地址，其中所述错误中断用于指示对所述将要访问的SPI FLASH的访问地址范围中与所述预置SPIFLASH的保护地址范围重叠的部分地址的访问中断。
[0070]或者，优选的，本实施例中，处理器303还用于当所述控制器检测到所述保护机制被触发时，所述控制器向CPU屏蔽错误中断，其中所述错误中断用于指示对所述将要访问的SPI FLASH的访问地址范围中与所述预置SPI FLASH的保护地址范围重叠的部分地址的访问中断。
[0071]所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
[0072]在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
[0073]所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
[0074]另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
[0075]所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM, Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
[0076]以上所述，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
【权利要求】
1.一种对SPI FLASH的写保护方法，其特征在于，包括: 控制器获取将要访问的SPI FLASH的访问地址范围，其中所述控制器内配置有预置SPIFLASH的保护地址范围,所述访问包括写或者擦除； 所述控制器判断所述将要访问的SPI FLASH的访问地址范围与所述预置SPI FLASH的保护地址范围是否至少部分重叠； 若至少部分重叠，则所述控制器触发对所述将要访问的SPI FLASH的访问地址范围中与所述预置SPI FLASH的保护地址范围重叠的部分地址的保护机制。
2.根据权利要求1所述的对SPIFLASH的写保护方法，其特征在于，所述控制器触发对所述将要访问的SPI FLASH的访问地址范围中与所述预置SPI FLASH的保护地址范围重叠的部分地址的保护机制具体包括: 所述控制器丢弃对所述将要访问的SPI FLASH的访问地址范围中与所述预置SPIFLASH的保护地址范围重叠的部分地址的访问命令。
3.根据权利要求1所述的对SPIFLASH的写保护方法，其特征在于，所述方法还包括: 当所述控制器检测到所述保护机制被触发时，所述控制器向CPU上报错误中断以及所述将要访问的SPI FLASH的访问地址范围中与所述预置SPIFLASH的保护地址范围重叠的部分地址，其中所述错误中断用于指示对所述将要访问的SPI FLASH的访问地址范围中与所述预置SPI FLASH的保护地址范围重叠的部分地址的访问中断。
4.根据权利要求1所述的对SPIFLASH的写保护方法，其特征在于，所述方法还包括: 当所述控制器检测到所述保护机制被触发时，所述控制器向CPU屏蔽错误中断，其中所述错误中断用于指示对所述将要访问的SPI FLASH的访问地址范围中与所述预置SPIFLASH的保护地址范围重叠的部分地址的访问中断。
5.根据权利要求1所述的对SPIFLASH的写保护方法，其特征在于，所述控制器为SPI总线主机。
6.—种控制器,其特征在于,包括: 获取单元，用于获取将要访问的SPI FLASH的访问地址范围，其中所述控制器内配置有预置SPI FLASH的保护地址范围，所述访问包括写或者擦除； 判断单元，用于判断所述将要访问的SPI FLASH的访问地址范围与所述预置SPI FLASH的保护地址范围是否至少部分重叠； 保护单元，用于当所述将要访问的SPI FLASH的访问地址范围与所述预置SPI FLASH的保护地址范围至少部分重叠时，触发对所述将要访问的SPIFLASH的访问地址范围中与所述预置SPI FLASH的保护地址范围重叠的部分地址的保护机制。
7.根据权利要求6所述的控制器，其特征在于，所述保护单元具体用于当所述将要访问的SPI FLASH的访问地址范围与所述预置SPI FLASH的保护地址范围至少部分重叠时，丢弃对所述将要访问的SPI FLASH的访问地址范围中与所述预置SPI FLASH的保护地址范围重叠的部分地址的访问命令。
8.根据权利要求6所述的控制器，其特征在于，所述控制器还包括: 上报单元，用于向CPU上报错误中断以及所述将要访问的SPI FLASH的访问地址范围中与所述预置SPI FLASH的保护地址范围重叠的部分地址，其中所述错误中断用于指示对所述将要访问的SPI FLASH的访问地址范围中与所述预置SPI FLASH的保护地址范围重叠的部分地址的访问中断。
9.根据权利要求6所述的控制器，其特征在于，所述控制器还包括: 屏蔽单元，用于当所述控制器检测到所述保护机制被触发时，所述控制器向CPU屏蔽错误中断，其中所述错误中断用于指示对所述将要访问的SPIFLASH的访问地址范围中与所述预置SPI FLASH的保护地址范围重叠的部分地址的访问中断。
10.根据权利要求6所述的控制器，其特征在于，所述控制器为SPI总线主机。
【文档编号】G06F12/14GK104317743SQ201410513961
【公开日】2015年1月28日 申请日期:2014年9月29日 优先权日:2014年9月29日
【发明者】王明亮, 雷震 申请人:上海华为技术有限公司