一种vga信号的测试治具的制作方法
【专利摘要】本实用新型公开了一种VGA信号的测试治具，所述治具包括D-Sub公头接口电路，阻抗匹配电路以及分辨率存储电路，其中所述D-Sub公头接口电路包括一具有十五个连接引脚的D-Sub公头接口，所述D-Sub公头接口中的R、G、B、H、V引脚连接至所述阻抗匹配电路，所述D-Sub公头接口中的I2C总线引脚以及电源引脚连接至所述分辨率存储电路，所述D-Sub公头接口中的其余引脚接地。本实用新型所涉及的VGA信号的测试治具成本较低，稳定性好，信号的失真度较低，测试效率较高，并且E2PROM的使用使得本测试治具适用于各厂商生产的计算机的测试。
【专利说明】—种VGA信号的测试治具
【技术领域】
[0001]本实用新型涉及信号测试领域，尤其涉及一种VGA信号的测试治具。
【背景技术】
[0002]随着计算机的发展越来越先进，对计算机的显示输出信号VGA信号(R、G、B、H、V信号，其中R、G、B为三原色信号，H、V为行、场信号)的测试也越来越重要。现有技术中针对VGA信号的测试方案有两种:
[0003]现有解决方案一:通过计算机外接显示器的方式获取VGA信号，并且在计算机的VGA接口处点测该VGA信号。
[0004]上述方案的缺点在于:
[0005](I)为了测试VGA信号，需要外接一台显示器，造成测试不便；
[0006](2)由于测试对外接显示器的分辨率要求较高，造成测试成本过高；
[0007]( 3 )信号的可靠性较差；
[0008](4)测试效率较低。
[0009]现有解决方案二:通过对VGA接口的R、G、B、H、V信号源焊接电阻，引出VGA信号。
[0010]上述方案的缺点在于:
[0011](I)信号的可靠性差；
[0012](2)测试效率较低；
[0013](3)测试稳定性较低。
实用新型内容
[0014]本实用新型的目的在于提供一种VGA信号的测试治具，所述治具能够稳定可靠的测试VGA信号，又能够降低测试成本，并且还可以提高测试的效率。
[0015]为实现上述目的，本实用新型提出了一种VGA信号的测试治具，所述治具包括D-Sub公头接口电路，阻抗匹配电路以及分辨率存储电路，其中所述D-Sub公头接口电路包括一具有十五个连接引脚的D-Sub公头接口，所述D-Sub公头接口中的R、G、B、H、V引脚连接至所述阻抗匹配电路，所述D-Sub公头接口中的I2C总线引脚以及电源引脚连接至所述分辨率存储电路，所述D-Sub公头接口中的其余引脚接地。
[0016]优选的是，所述阻抗匹配电路包括五个匹配电阻，其中连接于所述D-Sub公头接口中的R引脚的电阻被配置为75ohm，连接于所述D-Sub公头接口中的G引脚的电阻被配置为75ohm，连接于所述D-Sub公头接口中的B引脚的电阻被配置为75ohm，连接于所述D-Sub公头接口中的H引脚的电阻被配置为2.2Kohm,连接于所述D-Sub公头接口中的V引脚的电阻被配置为2.2Kohm。
[0017]优选的是，所述分辨率存储电路包括一 E2PROM,所述E2PROM的I2C总线引脚分别连接至所述D-Sub公头接口中的I2C总线引脚；并且从所述E2PROM的I2C总线引脚分别引出第七电阻，第八电阻连接至所述D-Sub公头接口中的电源引脚；所述E2PROM的WP引脚经第九电阻连接至所述D-Sub公头接口中的电源引脚；所述E2PROM的电源引脚连接至所述D-Sub公头接口中的电源引脚，并且经并联的第二电容，第三电容接地；所述E2PROM的其余引脚接地。
[0018]优选的是，所述E2PROM中预先存储了分辨率控制信息以及测试用的分辨率信息。
[0019]优选的是，所述测试治具还包括一防静电电路，所述防静电电路包括五个ESD 二极管，所述五个ESD 二极管的一端分别与所述D-Sub公头接口中的R、G、B、H、V引脚相连接，
其另一端接地。
[0020]本实用新型的有益效果在于，本实用新型所涉及的VGA信号的测试治具成本较低，稳定性好，信号的失真度较低，测试效率较高，并且E2PROM的使用使得本测试治具适用于各厂商生产的计算机的测试。
【专利附图】
【附图说明】
[0021]图1示出了本实用新型所涉及的测试治具的框图。
[0022]图2示出了本实用新型所涉及的D-Sub公头接口电路图。
[0023]图3示出了本实用新型所涉及的阻抗匹配电路图。
[0024]图4示出了本实用新型所涉及的分辨率存储电路图。
[0025]图5示出了本实用新型所涉及的防静电电路图。
【具体实施方式】
[0026]下面结合附图对本实用新型的【具体实施方式】做进一步说明。
[0027]如图1所示，依照本实用新型所涉及的VGA信号的测试治具包括D-Sub公头接口电路10，阻抗匹配电路20，分辨率存储电路30以及防静电电路40。其中所述阻抗匹配电路20，分辨率存储电路30以及防静电电路40分别通过与所述D-Sub公头接口电路10中的引脚相对应的引脚连接至所述D-Sub公头接口电路10。
[0028]具体的D-Sub公头接口电路10如图2所示，所述D-Sub公头接口电路10包括一个D-Sub公头接口 JPl，第一电阻Rl和第一电容Cl。所述D-Sub公头接口 JPl包括十五个与对应的D-Sub母头接口相连接的引脚以及第一接地引脚和第二接地引脚，上述两个接地引脚相互连接后通过第一电阻Rl和第一电容Cl形成的并联电路接地。所述十五个引脚中的第一引脚为CRT_M|f号的引入引脚，第二引脚为0^_6信号的引入引脚，第三引脚为CRT_B信号的引入引脚，第四、五、六、七、八、十、十一引脚接地，第九引脚为电源CRT_VCC引脚，第十二引脚为I2C总线中的CRT_DAT引脚，第十三引脚为HSYNC信号的引入引脚，第十四引脚为VSYNC信号引入引脚，第十五引脚为I2C总线中的CRT_CLK引脚。
[0029]具体的阻抗匹配电路20如图3所示，所述阻抗匹配电路20包括第二电阻R2，第三电阻R3，第四电阻R4，第五电阻R5以及第六电阻R6，所述五个电阻的一端分别与所述D-Sub公头接口 JPl的第一引脚，第二引脚，第三引脚，第十三引脚和第十四引脚相连接，另一端接地。 [0030]具体的分辨率存储电路30如图4所示，所述分辨率存储电路30包括一存储芯片U1，第七电阻R7，第八电阻R8，第九电阻R9，第二电容C2以及第三电容C3。所述存储芯片Ul可以采用型号为AT24C02BN-SH-T的E2PROM,其NC_1、NC_2、P0RT#以及GND引脚接地，所述存储芯片Ul的SCL引脚以及SDA引脚分别连接至所述D-Sub公头接口 JPl的第十五引脚和第十二引脚，作为I2C总线接口，并且从该存储芯片Ul的SCL引脚以及SDA引脚分别引出第七电阻R7，第八电阻R8连接至所述D-Sub公头接口 JPl的第九引脚；所述存储芯片Ul的WP引脚经第九电阻R9连接至所述D-Sub公头接口 JPl的第九引脚；所述存储芯片Ul的VCC引脚连接至所述D-Sub公头接口 JPl的第九引脚，并且经并联的第二电容C2，第三电容C3接地。
[0031]具体的防静电电路40如图5所示，所述防静电电路40包括第一 ESD (静电放电)二极管D1，第二 ESD 二极管D2，第三ESD 二极管D3，第四ESD 二极管D4以及第五ESD 二极管D5，所述五个二极管的一端分别与所述D-Sub公头接口 JPl的第一引脚，第二引脚，第三引脚，第十三引脚和第十四引脚相连接，另一端接地。所述防静电电路40用于防止静电电压过高，损坏治具。
[0032]由于计算机输出的R、G、B信号的输出阻抗为75ohm,其输出的H、V信号的输出阻抗为2.2Kohm，为了使测试治具能够被计算机识别，需要对阻抗匹配电路20中的电阻阻值进行设置，具体第二电阻R2的阻值为75ohm，第三电阻R3的阻值为75ohm，第四电阻R4的阻值为75ohm，第五电阻R5的阻值为2.2Kohm，第六电阻R6的阻值为2.2Kohm。
[0033]在分辨率存储电路30中，所述存储芯片Ul的WP引脚接至所述D-Sub公头接口 JPl的第九引脚CRT_VCC端，因此所述存储芯片Ul启动了写保护功能，只能对所述存储芯片Ul中的内容进行读取操作。
[0034]在该测试治具的制作过程中，在所述存储芯片Ul中预先烧录了分辨率的控制信息DDC (显示器数据通道VEDID (扩展显示标识数据)，并且烧录了测试所需的各组分辨率。
[0035]具体的测试原理是:将测试治具的D-Sub公头接口 JPl插入计算机的D-Sub母头接口，计算机主板通过将R、G、B、H、V五路信号的输出阻抗与测试治具的阻抗进行匹配以识别所述测试治具，当阻抗完全匹配后，计算机则识别了所述测试治具。通过I2C总线，计算机读取所述测试治具中存储芯片Ul中的与计算机当前的分辨率一致的分辨率，使计算机与所述测试治具的分辨率保持一致，通过所述D-Sub公头接口 JPl便可以将计算机输出的R、G、B、H、V五路信号引入到测试治具中。之后可以在所述测试治具中焊接探棒点测排针对所述R、G、B、H、V五路信号进行探测，并将探测结果在示波器上进行显示。
[0036]本实用新型所涉及的VGA信号的测试治具成本较低，平均每套测试治具不超过100元人民币；采用机械打板，焊接，使得测试治具的稳定性好，信号的失真度降低；采用本实用新型所涉及的测试治具能够节省测试时间，提高了测试效率；e2prom的使用使得本测试治具适用于各厂商生产的计算机的测试。
【权利要求】
1.一种VGA信号的测试治具，其特征在于:所述治具包括D-Sub公头接口电路，阻抗匹配电路以及分辨率存储电路，其中所述D-Sub公头接口电路包括一具有十五个连接引脚的D-Sub公头接口，所述D-Sub公头接口中的R、G、B、H、V引脚连接至所述阻抗匹配电路，所述D-Sub公头接口中的I2C总线引脚以及电源引脚连接至所述分辨率存储电路，所述D-Sub公头接口中的其余引脚接地。
2.根据权利要求1所述的VGA信号的测试治具，其特征在于:所述阻抗匹配电路包括五个匹配电阻，其中连接于所述D-Sub公头接口中的R引脚的电阻被配置为75ohm，连接于所述D-Sub公头接口中的G引脚的电阻被配置为75ohm，连接于所述D-Sub公头接口中的B引脚的电阻被配置为75ohm，连接于所述D-Sub公头接口中的H引脚的电阻被配置为2.2Kohm，连接于所述D-Sub公头接口中的V引脚的电阻被配置为2.2Kohm。
3.根据权利要求1所述的VGA信号的测试治具，其特征在于:所述分辨率存储电路包括一 E2PROM,所述E2PROM的I2C总线引脚分别连接至所述D-Sub公头接口中的I2C总线引脚；并且从所述E2PROM的I2C总线引脚分别引出第七电阻，第八电阻连接至所述D-Sub公头接口中的电源引脚；所述E2PROM的WP引脚经第九电阻连接至所述D-Sub公头接口中的电源引脚；所述E2PROM的电源引脚连接至所述D-Sub公头接口中的电源引脚，并且经并联的第二电容，第三电容接地；所述E2PROM的其余引脚接地。
4.根据权利要求3所述的VGA信号的测试治具，其特征在于:所述E2PROM中预先存储了分辨率控制信息以及测试用的分辨率信息。
5.根据权利要求1所述的VGA信号的测试治具，其特征在于:所述测试治具还包括一防静电电路，所述防静电电路包括五个ESD 二极管，所述五个ESD 二极管的一端分别与所述D-Sub公头接口中的R、G、B、H、V引脚相连接，其另一端接地。
【文档编号】G06F11/267GK203733109SQ201420007401
【公开日】2014年7月23日 申请日期:2014年1月6日 优先权日:2014年1月6日
【发明者】陈娜 申请人:合肥联宝信息技术有限公司