一种用于无源超高频rfid标签芯片的解调电路的制作方法
【专利摘要】本实用新型公开了一种用于无源超高频RFID标签芯片解调电路，包括整流电路、取包络电路、低通滤波电路、均值产生电路、比较器、整形电路、使能控制电路、偏置电路。整流电路由主级和辅助级构成，采用阈值补偿实现，取包络电路在使能控制电路控制下提取包络，低通滤波电路直接采用RC结构，均值产生电路由运算放大器、二极管和电容构成，利用峰值检测的原理实现，比较器采用开环的运算放大器实现，整形电路由两个级联的反相器构成，使能控制电路采用三级反相器级联的方式控制均值产生电路、比较器、整形电路，极大降低了解调电路不工作的功耗，偏置电路对整流电路、均值产生电路、比较器提供nA级电流。解调电路具有高灵敏度、宽输入范围、低功耗、面积小和低成本的特点。
【专利说明】—种用于无源超高频RF ID标签芯片的解调电路
【技术领域】
[0001]本实用新型属于射频识别【技术领域】，更具体地，涉及一种用于无源超高频RFID标签芯片的解调电路。
【背景技术】
[0002]随着超高频RFID系统技术不断的发展，市场对系统的性能要求也越来越高，远距离通信、高可靠性、低误码率、低失真增加了设计难度，当阅读器把已调制的信号发送给标签后，标签通过天线接收信号并解调得到基带信号。解调技术目前分为模拟信号解调和数字信号解调，通过改变载波信号的幅度、频率和相位来实现。解调方法可以采用同步检波法和包络检测法，同步检波法原理是基于相干解调方式，然而在实现中需要锁相环、乘法器等较复杂的电路来恢复基带信号，极大的增加了成本。包络检测法原理是基于非相干解调方式，电路结构简单，易于实现，成本低。目前无源超高频RFID标签芯片解调电路大多是对读写器发送到标签的幅移键控(ASK)调制信号进行解调，采用包络检测法对幅移键控(ASK)调制信号进行解调的实现方式，其解调电路具有结构简单、功耗低、面积小和成本低等特点。
[0003]针对超高频射频识别技术，为了便于阅读器、标签等产品规范化，国内外都制定了相应的协议标准促进产品全球化的推广，国内标准《信息技术射频识别800?900MHz空中接口协议》规定阅读器到标签的工作频段为840?845MHz和920?925MHz，数据速率为45.7kb/s?91.4kb/s，调制方式采用DSB-ASK、SSB-ASK，调整深度为30%?100%，编码方式为TPP。国际标准IS0/IEC180006C和EPCglobal C1G2规定阅读器到标签的工作频段为860?960MHz，数据速率为40?160kb/s，调制方式采用DSB-ASK、SSB-ASK和PR-ASK，调整深度为80%?100%，编码方式为PIE。
实用新型内容
[0004]针对现有技术的缺陷，本实用新型的目的在于提供一种用于无源超高频RFID标签芯片的解调电路，旨在解决标签芯片灵敏度差、输入范围低以及功耗大的问题。
[0005]本实用新型提供了一种用于无源超高频RFID标签芯片的解调电路，包括整流电路、取包络电路、低通滤波电路、均值产生电路、比较器、整形电路、使能控制电路和偏置电路；所述整流电路的输入端与外部天线连接，所述整流电路的控制端连接至所述偏置电路的输出端；所述取包络电路的输入端连接至所述整流电路的输出端，所述取包络电路的控制端用于连接外部控制信号Ena ;所述低通滤波电路的输入端连接至所述取包络电路的输出端；所述均值产生电路的输入端连接至所述低通滤波电路的输出端，所述均值产生电路的控制端连接至所述使能控制电路的第二输出端；所述比较器的第一输入端连接至所述均值产生电路的第一输出端，所述比较器的第二输入端连接至所述低通滤波电路的输出端，所述比较器的控制端连接所述使能控制电路的第一输出端；所述整形电路的输入端连接至所述比较器的第一输出端，所述整形电路的控制端连接所述使能控制电路的第一输出端，所述整形电路的输出端用于输出解调信号；所述偏置电路的输入端与所述均值产生电路的第二输出端和所述比较器的第二输出端连接；所述使能控制电路的输入端用于连接外部控制信号Ena，根据所述控制信号Ena产生第一使能控制信号Enb和第二使能控制信号Enc。
[0006]其中，工作时，RFID标签天线接收到的射频信号进入解调电路后，通过所述整流电路将交流信号转换为直流信号，并且提高输出信号的幅值，通过取包络电路提取射频信号中的包络，包络信号随之进入低通滤波电路将高频噪声信号滤除，同时输出信号与均值产生电路得到的基准电压经过比较器之后，输入给整形电路进行整形，输出最终的解调信号。
[0007]其中，所述整流电路包括电容Cl、电容C2、电容C3、电容C4、PMOS管MP1、NMOS管丽1、NMOS管丽2和NMOS管丽3 ;所述电容Cl的一端与所述电容C2的一端并联连接后与天线正极ANT2连接，所述MPl的源极连接至所述电容Cl的另一端，所述MPl的源极还连接至所述MN3的栅极，所述MPl的漏极与所述MNl的漏极连接后作为所述整流电路的控制端；所述丽I的源极连接至天线负极ANTl ;所述丽3的漏极作为所述整流电路的输出端，所述丽3的源极与所述丽2的漏极连接，所述丽3的源极还与所述MPl的栅极连接；所述丽2的源极连接至天线负极ANTl ;所述丽2的栅极与所述丽I的栅极连接；所述丽2的栅极还与所述丽I的漏极连接，所述丽2的栅极还通过所述电容C3连接至天线负极ANTl ;所述电容C2的另一端连接至所述MN3的源极与所述MN2的漏极连接端；所述电容C4的一端连接至所述MN3的漏极，所述电容C4的另一端连接至所述天线负极ANTl。
[0008]其中，所述取包络电路包括:NM0S管MN4、NMOS管MN5、PMOS管MP2、PMOS管MP3、PMOS管MP4、电阻Rl和电容C5 ;所述MP2的栅极、所述MP3的栅极、所述MN4的栅极和所述MP4的栅极连接后作为所述取包络电路的控制端，所述MP3的源极连接至电源VDD，所述MP3的漏极与所述MN4的漏极连接，所述MP3的漏极还与所述丽5的栅极连接，所述MN4的源极连接至天线负极ANTl ;所述MP4的源极作为所述取包络电路的输出端，所述MP4的漏极与所述丽5的漏极连接，所述丽5的源极连接至天线负极ANTl ;所述MP2的漏极通过所述电阻Rl连接至天线负极ANTl ;所述MP2的源极连接至所述MP4的漏极；所述MP4的源极作为所述取包络电路的输入端；所述电容C5的一端连接至所述MP4的源极，所述电容C5的另一端连接至天线负极ANTI。
[0009]其中，所述均值产生电路包括:运算放大器Al、二极管MP5和电容C7 ;所述运算放大器Al的正相输入端作为所述均值产生电路的输入端，所述运算放大器Al的反相输入端作为所述均值产生电路的第一输出端，所述运算放大器Al的正极电源端作为所述均值产生电路的控制端，所述运算放大器Al的负极电源端作为所述均值产生电路的第二输出端；所述二极管MP5的正极与所述运算放大器Al的输出端连接，所述二极管MP5的负极与所述运算放大器Al的反相输入端连接；所述电容C7的正极连接至所述运算放大器Al的反相输入端，所述电容C7的负极用于连接至天线负极ANT1。
[0010]其中，所述使能控制电路包括NMOS管MN8、PM0S管MP9、NM0S管MN9、NM0S管MNlO、PMOS管MP10、NM0S管MNll和PMOS管MPll ;所述MP9的栅极和所述MN8的栅极连接后作为所述使能控制电路的输入端，所述MP9的源极连接电源VDD，所述MP9的漏极与所述MN8的漏极连接，所述MN8的源极连接至天线负极ANTl ;所述MPlO的栅极和所述MNlO的栅极连接后与所述MP9和MN8的漏极连接端连接，所述MPlO的源极连接电源VDD，所述MPlO的漏极与所述MNlO的漏极连接后作为所述使能控制电路的第二输出端；所述MPlO的源极与所述MN9的漏极连接，所述MN9的源极连接至天线负极ANTl ;所述MPl I的栅极与所述丽11的栅极连接后与所述MPlO和所述MNlO的漏极连接端连接，所述MPll的源极连接电源VDD，所述MPll的漏极与所述丽11的漏极连接后作为所述使能控制电路的第一输出端；所述丽11的源极连接至天线负极ANTl。
[0011]其中，所述偏置电路包括:电流源1、PMOS管MP12和PMOS管MP13 ;所述PMOS管MP12的源极连接至电源VDD，所述PMOS管MP12的漏极连接至所述电流源I的正极，所述PMOS管MP12的漏极还与其栅极连接；所述电流源I的负极连接至天线负极ANTl ;所述PMOS管MP13的源极连接至电源VDD，所述PMOS管MP13的栅极与所述PMOS管MP12的栅极连接后作为所述偏置电路的输入端，所述PMOS管MP13的漏极作为所述偏置电路的输出端。
[0012]本实用新型提供的解调电路中通过采用阈值电压补偿的整流电路实现整流，提高了标签灵敏度和输入范围的性能特征；通过偏置电路提供nA级电流，从而降低了解调电路工作时的功耗；采用使能控制电路降低了解调电路不工作时的功耗。整个解调电路与现有技术相比较，解决标签芯片灵敏度差、输入范围低、功耗大等问题，从而确保阅读器和标签之间通信距离远、可靠性高、误码率低。
【专利附图】
【附图说明】
[0013]图1是本实用新型实施例提供的用于无源超高频RFID标签芯片的解调电路的模块结构示意图；
[0014]图2是本实用新型实施例提供的用于无源超高频RFID标签芯片的解调电路中整流电路的结构不意图；
[0015]图3是本实用新型实施例提供的用于无源超高频RFID标签芯片的解调电路中取包络电路结构示意图；
[0016]图4是本实用新型实施例提供的用于无源超高频RFID标签芯片的解调电路中低通滤波电路结构示意图；
[0017]图5是本实用新型实施例提供的用于无源超高频RFID标签芯片的解调电路中均值产生电路结构示意图；
[0018]图6是本实用新型实施例提供的用于无源超高频RFID标签芯片的解调电路中比较器的结构示意图；
[0019]图7是本实用新型实施例提供的用于无源超高频RFID标签芯片的解调电路中整形电路的结构不意图；
[0020]图8是本实用新型实施例提供的用于无源超高频RFID标签芯片的解调电路中使能控制电路的结构示意图；
[0021]图9是本实用新型实施例提供的用于无源超高频RFID标签芯片的解调电路中偏置电路的结构示意图；
[0022]图10是本实用新型实施例提供的用于无源超高频RFID标签芯片的解调电路中解调电路的各个端口的波形示意图。
【具体实施方式】
[0023]为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
[0024]本实用新型属于集成电路设计和射频识别【技术领域】，涉及一种用于无源超高频RFID标签芯片的解调电路，该电路具有高灵敏度、宽输入范围、低功耗、面积小和低成本的特点，可以应用到无源或低功耗的近距离无线通信系统，如无源超高频RFID标签。
[0025]本实用新型提供一种用于无源超高频RFID标签芯片的解调电路，解调电路中通过采用阈值电压补偿的整流电路I实现整流，提高了标签灵敏度和输入范围的性能特征；通过偏置电路7提供nA级电流，从而降低了解调电路工作时的功耗；采用使能控制电路5降低了解调电路不工作时的功耗。整个解调电路与现有技术相比较，解决标签芯片灵敏度差、输入范围低、功耗大等问题，从而确保阅读器和标签之间通信距离远、可靠性高、误码率低。
[0026]本实用新型提供的解调电路，包括整流电路1、取包络电路2、低通滤波电路3、均值产生电路4、比较器6、整形电路8、使能控制电路5、偏置电路7。整流电路I输入端口与外部天线正极和负极端口相连接，偏置电路7向整流电路提供偏置电压；取包络电路2输入端口与整流电路I输出端口相连接，同时取包络电路2受到外部使能控制端口控制；低通滤波电路3输入端口与取包络电路2输出端口相连接；均值产生电路4输入端口与低通滤波电路3输出端口相连接，偏置电路7向均值产生电路4提供偏置电压，并且受到使能控制电路5控制；比较器6输入端口分别与低通滤波电路3输出端口和均值产生电路4输出端口相连接，偏置电路7向比较器6提供偏置电压，并且受到使能控制电路5控制；整形电路8输入端口与比较器6输出端口相连接，受到使能控制电路5的控制，整形电路8输出端口输出解调信号；使能控制电路5输入端口由外部使能控制端口控制，外部使能控制端口与取包络电路2受到的外部使能控制端口是同一个端口 ；比较器6和整形电路8受到的使能控制信号是同一个信号；偏置电路7向均值产生电路4和比较器6提供的偏置电压是同一个信号。
[0027]整流电路I 一级结构由主级和辅助级构成，主级包括两个NMOS管和两个电容，第一个NMOS管的源极与天线负极相连接，漏极与第一个电容的正极和第二个NMOS管的源极一起相连接，第一个电容的负极与天线正极相连接，第二个NMOS管的漏极与第二个电容的正极相连接，第二个电容的负极与天线负极相连接；辅助级包括一个NMOS管和一个PMOS管，以及两个电容，辅助级NMOS管的栅极和漏极、辅助级PMOS管的漏极、辅助级第一个电容的正极还有主级第一个NMOS管的栅极与外部偏置电路提供的偏置电压相连接，辅助级NMOS管的源极、辅助级第一个电容的负极与天线负极相连接，辅助级PMOS管的栅极与主级第一个电容的正极相连接，辅助级PMOS管的源极与辅助级第二个电容负极、主级第二个NMOS管的栅极相连接，辅助级第二个电容正极与天线正极相连接。
[0028]取包络电路2由两个NMOS管、三个PMOS管、一个电阻和一个电容构成，第一个NMOS管与第二个PMOS管构成反相器，反相器的输入端、第一个PMOS管的栅极、第三个PMOS管的栅极与外部使能控制端口相连接，反相器输出端与第二个NMOS管栅极相连接，第一个PMOS管的漏极与电阻的正极相连接，电阻的负极、第一个NMOS管的源极、第二个NMOS管的源极、电容的负极与天线负极相连接，第一个PMOS管的源极、第二个NMOS管的漏极与第三个PMOS管的漏极相连接，第三个PMOS管的源极与电容的正极相连接，电容正极作为取包络电路2的输出端口。
[0029]低通滤波电路3由一个电阻和一个电容构成，电阻正极作为输入端口，电阻负极作为输出端口，电阻负极和电容的正极相连接，电容的负极与天线负极相连接。
[0030]均值产生电路4由运算放大器、二极管和电容构成，偏置电路7提供均值产生电路4偏置电压，同时受到使能控制电路5控制，运算放大器正极输入端口作为均值产生电路4的输入端口，负极输入端口作为均值产生电路4的输出端口，运算放大器的输出端口与二极管正极相连接，二极管负极、电容正极和运算放大器负极输入端口相连接，电容负极与天线负极相连接。
[0031]比较器6由开环的运算放大器构成，运算放大器的正负极输入端口作为比较器6的输入端口，运算放大器的输出端口作为比较器6的输出端口，偏置电路7提供比较器偏置电压，受到使能控制电路5控制。
[0032]整形电路8结构由两个反相器级联构成，输入端口信号受到使能控制电路5控制，级联反相器输出解调信号。
[0033]使能控制电路5由三个反相器级联构成，输入信号由外部使能控制端口提供，第二级反相器输出的使能控制信号控制均值产生电路4，第三级反相器输出的使能控制信号控制比较器6和整形电路8。
[0034]偏置电路7由电流源和电流镜构成，电流镜由两个PMOS管构成，电流源负极与天线负极相连接，电流镜第一个PMOS管的栅极和漏极、第二个PMOS管的栅极与电流源正极相连接，电流镜第一个PMOS管的源极、第二个PMOS管的源极与天线正极相连接，电流镜第一个PMOS管的栅极、第二个PMOS管的栅极和第二个PMOS管的漏极提供偏置电压。
[0035]本实用新型针对无源超高频RFID标签芯片的传统解调电路面积大，成本高，解调灵敏度低，功耗高，解调误差大等缺点，设计了一种新型解调电路，具有高灵敏度、低功耗、宽输入范围的特征，符合国内、国际协议标准，其技术效果:
[0036](I)本实用新型中，第一级采用阈值补偿的整流电路I实现整流，确保了低功率输入下解调电路能够正常解调，体现了高灵敏度的特点；采用一级整流电路I结构减小了面积；将整流电路I中的NMOS管和PMOS管采用高压管，在较大的功率输入下，同样实现解调，体现了宽输入范围的特点。
[0037](2)通过使能控制电路5控制均值产生电路4、比较器6、整形电路8是否工作，极大降低解调电路不工作时的功耗。
[0038](3)低通滤波电路3直接采用RC滤波电路，降低了芯片的面积。
[0039](4)由偏置电路7对整流电路1、均值产生电路4、比较器6提供nA级电流，使得均值产生电路4和比较器6中的运算放大器输入PMOS管差分对工作于亚阈值区，极大的降低了整个解调电路的功耗。
[0040](5)整形电路8对解调信号进行整形，减小了毛刺信号，同时提高了驱动能力。
[0041]按照附图来逐步分析一种用于无源超高频RFID标签芯片的解调电路，首先说明示例对解调电路的应用不构成任何限制。所描述的本实用新型各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
[0042]图1是解调电路结构示意图，在该解调电路的结构当中，包含整流电路1、取包络电路2、低通滤波电路3、均值产生电路4、比较器6、整形电路8、使能控制电路5和偏置电路7。整流电路I输入端口与外部天线ANTl端口和ANT2端口相连接，偏置电路7向整流电路提供偏置信号Vbn，整流电路I输出整流信号Rec ;取包络电路2输入端口接入整流信号Rec，并将提取的包络信号Env发送给低通滤波电路，同时取包络电路2受到使能控制电路EN端口提供的Ena信号控制；低通滤波电路3输入端口输入包络信号Env，输出端口输出信号Ina ;均值产生电路4输入端口接入信号Ina，受到使能控制电路的Enc信号控制，偏置电路7向其提供偏置信号Vbp，输出端口输出信号Inb ;比较器6输入端口接入信号Ina和Inb，受到使能控制电路的Enb信号控制，偏置电路7向其提供偏置信号Vbp，输出端口输出信号Com ;整形电路8输入端口接入信号Com，受到使能控制电路5的Enb信号控制，输出端口输出解调信号Demo ;使能控制电路5输入端口 EN由外部提供信号Ena，同时接入取包络电路2，并产生控制信号Enb控制比较器6和整形电路8，产生控制信号Enc控制均值产生电路；偏置电路7向整流电路输出偏置信号Vbn，向均值产生电路4和比较器6输出偏置信号 Vbp0
[0043]当天线端口 ANTl接入地电平“O”信号，端口 ANT2接入经过调制的射频信号时，同时使能控制电路5输入端口 EN —直保持为低电平“0”，射频信号经过整流电路I整流，将交流信号转换为直流信号，并且提高输出信号Rec幅值，取包络电路2把提高后的Rec信号进行包络提取，输出包络信号Env，低通滤波电路3将包络信号Env的高频分量滤除，输出不含高频分量的信号Ina，均值产生电路4把信号Ina转换为均值信号或基准信号Inb，和信号Ina 一起输入比较器6中，比较器6通过比较输出信号Com,信号Com经过整形电路8的整形处理得到基带信号或解调信号Demo。解调电路与传统的解调电路相比，灵敏度高，输入范围大，面积小，功耗电流低于I μ A，解调误差满足国内外标准协议要求。
[0044]图2是整流电路I结构示意图，分为主级和辅助级，主级包括MOS管丽2、丽3和电容C2、C4，辅助级包括MOS管MNl、MPl和电容Cl、C3。
[0045]所述的整流电路I当端口 ΑΝΤ2接低电平“O”而端口 ANTl接高电平“I”时，根据电容C3的电荷平衡，丽2的栅极电平将会被举向一个比原有电平更高的电位，从而丽2导通，信号从端口 ANTl向C2充电，此时丽I断开，在偏置电路7提供的偏置信号Vbp作用下，C3的电荷通过MPl管向Cl转移，随着MPl的栅极电位不断增大最终将断开，丽3也断开；当端口 ΑΝΤ2接高电平“I”而端口 ANTl接低电平“O”时，根据电容Cl和C2的电荷平衡，将会导致丽3的开启，C2通过丽3向电容C4充电，当充电到一定的时候，MPl栅极电位将变低，从而MPl开启，由Cl通过MPl向C3充电，最终可能导致丽I和丽2的开启，丽3的栅极因为Cl的放电行为将会使得其电位越来越低，最终断开，而此时向C4的充电过程已经完成，C4上的信号Rec电位将会保持不变。当端口 ANTl和ΑΝΤ2加入周期信号时，通过不断充放电过程，最终实现由交流信号到直流信号的整流。整流电路I与现有技术相比较，采用阈值补偿的方式实现，利用电容储能和电荷平衡特性，控制主级电路MOS管的开启和截止状态，从而提高了输出电压值，同时直接解决了常用解调电路灵敏度低的问题，电路实现简单。
[0046]图3是取包络电路2结构示意图，由MP3和ΜΝ4构成的反相器来控制取包络过程，实现取包络的电路等效为一个电阻R和电容C5的并联，等效电阻R = (RJRmp2) I Rmns+Rmp4jR1为电阻Rl的阻值，Rmp2为ΜΡ2的源极和漏极之间的等效电阻，Rw5为ΜΡ5的源极和漏极之间的等效电阻，Rmp4为MP4的源极和漏极之间的等效电阻。当信号Ena为低电平“O”时取包络过程有效，取出包络信号Env。取包络电路与常用的RC取包络相比，通过采用使能控制电路控制MOS管实现，减小了芯片的面积，同时降低了解调电路不工作状态的功耗。
[0047]图4是低通滤波电路3结构示意图，由电阻R2和C6组成，输入输出信号的传递函数H(S) = I/(I+R2C6S)，R2为电阻R2的阻值，C6为电容C6的容值，低通滤波电路3的作用在于滤除包络信号Env中的高频信号，输出不含高频分量的信号Ina。
[0048]图5是均值产生电路4结构示意图，也可以称为峰值检测电路，由运算放大器Al、PMOS管构成的二极管MP5和电容C7组成，偏置电路7向运算放大器Al提供偏置电压Vbp，同时，运算放大器Al受到使能控制电路5使能信号Enc控制，正极端输入信号Ina，负极端输入信号Inb,运算放大器Al的输出端与二极管MP5的一端相连接,二极管MP5的另一端与运算放大器负端和电容C7的一端相连接，电容C7的另一端与端口 ANTl相连接。
[0049]所述均值产生电路4在偏置电路7提供偏置信号Vbp和使能控制电路5的使能信号Enc有效条件下，当输入信号Ina高于运算放大器Al的开启阈值电压时，运算放大器Al输出端的电流通过二极管MP5向电容C7充电；当输入信号Ina低于运算放大器Al的开启阈值电压时，二极管MP5断开，电容C7上的电压Inb保持不变。所以当输入信号Ina为周期信号时，均值产生电路对Ina进行峰值检测，输出信号Inb。一般而言，传统均值产生电路采用RC低通滤波电路或者RC高通滤波电路实现，而本实用新型其均值产生电路利用峰值检测原理实现，通过具有储能特性的负载电容C7得到比较理想的均值信号。
[0050]图6是比较器6结构示意图，偏置电路7提供偏置信号Vbp，使能控制电路5提供使能控制信号Enb,输入端正极和负极分别接信号Ina和信号Inb,输出信号Com。
[0051]图7是整形电路8结构示意图，由MN6、MP7组成的反相器和丽7、MP8组成的反相器级联构成，输入信号Com受到使能信号Enb通过MP6控制，整形电路8对解调信号进行最后的整形，输出信号Demo。
[0052]图8是使能控制电路5结构示意图，输入端口 EN由外部提供信号Ena，与由MN8、MP9组成的反相器和MN9、MN10、MP10组成的反相器级联结构相连接，其中，MN9的栅极与电源信号VDD端口相连接，级联后的反相器输出信号Enc，输出信号Enc接入由丽IUMPll组成的反相器并输出使能信号Enb。与现有技术相比较，整个解调电路增加了使能控制电路5模块来控制取包络电路2、均值产生电路4、比较器6、整形电路8，使得解调电路不工作时功耗极低。
[0053]图9是偏置电路7结构示意图，电流源I通过由MP12和MP13构成的电流镜提供偏置电压Vbp和Vbn。与现有技术相比较，偏置电路7向整流电路1、均值产生电路4、比较器6提供nA级电流，使得整个解调电路工作时功耗极低。
[0054]图10是解调电路各个端口的波形示意图，其工作过程如下，
[0055]步骤1:TO时，ANTl端口接入低电平“O”信号，ANT2端口接入已调制信号，载波频率为922.5MHz，基带信号速率为80kb/s。
[0056]步骤2:T1时，电源电压信号VDD上电由低电平“O”信号转为高电平“I”信号。
[0057]步骤3:T2时，使能端口 EN由高电平“ I”信号转为低电平“O”信号，使能有效，解调电路开始工作，整流电路I输出信号REC、低通滤波电路3输出信号Ina、均值产生电路4输出信号Inb、解调波形Demo开始正常输出。
[0058]步骤4:T3时，使能端口 EN由低电平“O”信号转为高电平“ I”信号，使能无效，解调电路停止工作。
[0059]步骤5:T4时，电源电压信号VDD由高电平“I”信号转为低电平“O”信号，整个解调电路停止工作。
[0060]步骤6:Τ5时，瞬态仿真结束。
[0061]以上所述内容仅为结合实际中的实施方式，本实用新型更多的实施方式不会因此而受到限制，对熟悉该领域的人员根据本实用新型的技术原理和【具体实施方式】做若干的修改和替换，都涵盖在本次实用新型的保护范围以内，本次实用新型最终的保护范围以权力要求范围为准。
【权利要求】
1.一种用于无源超高频RFID标签芯片的解调电路，其特征在于，包括整流电路(I)、取包络电路(2)、低通滤波电路(3)、均值产生电路(4)、比较器￠)、整形电路(8)、使能控制电路(5)和偏置电路(7)； 所述整流电路(I)的输入端与外部天线连接，所述整流电路(I)的控制端连接至所述偏置电路(7)的输出端；所述取包络电路(2)的输入端连接至所述整流电路(I)的输出端，所述取包络电路(2)的控制端连接外部控制信号；所述低通滤波电路(3)的输入端连接至所述取包络电路(2)的输出端；所述均值产生电路(4)的输入端连接至所述低通滤波电路(3)的输出端，所述均值产生电路(4)的控制端连接至所述使能控制电路(5)的第二输出端；所述比较器(6)的第一输入端连接至所述均值产生电路(4)的第一输出端，所述比较器(6)的第二输入端连接至所述低通滤波电路(3)的输出端，所述比较器(6)的控制端连接所述使能控制电路(5)的第一输出端；所述整形电路⑶的输入端连接至所述比较器(6)的第一输出端，所述整形电路⑶的控制端连接所述使能控制电路(5)的第一输出端，所述整形电路(8)的输出端用于输出解调信号；所述偏置电路(7)的输入端与所述均值产生电路(4)的第二输出端和所述比较器(6)的第二输出端连接；所述使能控制电路(5)的输入端连接外部控制信号，根据所述控制信号产生第一使能控制信号和第二使能控制信号； 所述整流电路(I)包括电容Cl、电容C2、电容C3、电容C4、PMOS管MP1、NMOS管丽1、NMOS 管 MN2 和 NMOS 管 MN3 ； 所述电容Cl的一端与所述电容C2的一端并联连接后与天线正极ANT2连接，所述MPl的源极连接至所述电容Cl的另一端，所述MPl的源极还连接至所述丽3的栅极，所述MPl的漏极与所述MNl的漏极连接后作为所述整流电路⑴的控制端；所述丽I的源极连接至天线负极ANTl ； 所述丽3的漏极作为所述整流电路(I)的输出端，所述丽3的源极与所述丽2的漏极连接，所述丽3的源极还与所述MPl的栅极连接；所述丽2的源极连接至天线负极ANTl ;所述丽2的栅极与所述丽I的栅极连接；所述丽2的栅极还与所述丽I的漏极连接，所述丽2的栅极还通过所述电容C3连接至天线负极ANTl ； 所述电容C2的另一端连接至所述丽3的源极与所述丽2的漏极连接端；所述电容C4的一端连接至所述MN3的漏极，所述电容C4的另一端连接至所述天线负极ANTl。
2.如权利要求1所述的解调电路，其特征在于，所述取包络电路(2)包括:NM0S管MN4、NMOS 管 MN5、PMOS 管 MP2、PMOS 管 MP3、PMOS 管 MP4、电阻 Rl 和电容 C5 ； 所述MP2的栅极、所述MP3的栅极、所述MN4的栅极和所述MP4的栅极连接后作为所述取包络电路(2)的控制端，所述MP3的源极连接至电源VDD，所述MP3的漏极与所述MN4的漏极连接，所述MP3的漏极还与所述丽5的栅极连接，所述MN4的源极连接至天线负极ANTl ； 所述MP4的源极作为所述取包络电路(2)的输出端，所述MP4的漏极与所述丽5的漏极连接，所述丽5的源极连接至天线负极ANTl ； 所述MP2的漏极通过所述电阻Rl连接至天线负极ANTl ;所述MP2的源极连接至所述MP4的漏极；所述MP4的源极作为所述取包络电路(2)的输入端； 所述电容C5的一端连接至所述MP4的源极，所述电容C5的另一端连接至天线负极ANT I。
3.如权利要求1所述的解调电路，其特征在于，所述均值产生电路(4)包括:运算放大器Al、二极管MP5和电容C7 ； 所述运算放大器Al的正相输入端作为所述均值产生电路(4)的输入端，所述运算放大器Al的反相输入端作为所述均值产生电路(4)的第一输出端，所述运算放大器Al的正极电源端作为所述均值产生电路(4)的控制端，所述运算放大器Al的负极电源端作为所述均值产生电路(4)的第二输出端； 所述二极管MP5的正极与所述运算放大器Al的输出端连接，所述二极管MP5的负极与所述运算放大器Al的反相输入端连接； 所述电容C7的正极连接至所述运算放大器Al的反相输入端，所述电容C7的负极用于连接至天线负极ANTI。
4.如权利要求1所述的解调电路，其特征在于，所述使能控制电路(5)包括NMOS管MN8、PMOS 管 MP9、NMOS 管 MN9、NMOS 管 MN10、PMOS 管 MP10、NMOS 管 MNll 和 PMOS 管 MPll ; 所述MP9的栅极和所述MN8的栅极连接后作为所述使能控制电路(5)的输入端，所述MP9的源极连接电源VDD，所述MP9的漏极与所述MN8的漏极连接，所述MN8的源极连接至天线负极ANTl ； 所述MPlO的栅极和所述丽10的栅极连接后与所述MP9和MN8的漏极连接端连接，所述MPlO的源极连接电源VDD，所述MPlO的漏极与所述MNlO的漏极连接后作为所述使能控制电路(5)的第二输出端；所述MPlO的源极与所述MN9的漏极连接，所述MN9的源极连接至天线负极ANTl ； 所述MPll的栅极与所述MNll的栅极连接后与所述MPlO和所述MNlO的漏极连接端连接，所述MPlI的源极连接电源VDD，所述MPlI的漏极与所述MNlI的漏极连接后作为所述使能控制电路(5)的第一输出端；所述丽11的源极连接至天线负极ANTl。
5.如权利要求1所述的解调电路，其特征在于，所述偏置电路(7)包括:电流源1、PM0S管 MP12 和 PMOS 管 MP13 ； 所述PMOS管MP12的源极连接至电源VDD，所述PMOS管MP12的漏极连接至所述电流源I的正极，所述PMOS管MP12的漏极还与其栅极连接；所述电流源I的负极连接至天线负极ANTl ； 所述PMOS管MP13的源极连接至电源VDD，所述PMOS管MP13的栅极与所述PMOS管MP12的栅极连接后作为所述偏置电路(7)的输入端，所述PMOS管MP13的漏极作为所述偏置电路⑵的输出端。
【文档编号】G06K19/077GK203941545SQ201420375904
【公开日】2014年11月12日 申请日期:2014年7月7日 优先权日:2014年7月7日
【发明者】刘冬生, 刘子龙, 邹雪城, 郭亮, 沈永健, 王任才 申请人:华中科技大学