一种核心板电路的制作方法
【专利摘要】本实用新型提出了一种核心板电路，其内存芯片电路、晶体电路、音频输出电路、USB-TV-CSI电路、PLL-NAND电路、CORE电路、外部引脚电路、核心芯片电路、时钟芯片电路、内存外围电路、第一SD卡电路、第三SD卡电路、闪存电路、SATA硬盘电路、直流供电电路、电源管理单元电路、HDMI电路、LED电路、红外模块电路、调试电路、USB2.0接口电路、一键拷贝电路、以太网媒体访问控制电路、延伸接口电路、线路输入电路、耳麦接口电路均与芯片相连接。本实用新型结构简单，节约了开发时间，减小了开发难度，缩小了体积，降低了成本。
【专利说明】—种核心板电路
【技术领域】
[0001]本实用新型涉及一种核心板电路，特别涉及一种AlO核心板电路。
【背景技术】
[0002]核心板是将MINI PC的核心功能打包封装的一块电子主板。大多数核心板集成了CPU、存储设备和引脚，通过引脚与配套底板连接在一起从而实现某个领域的系统芯片，故常常将这样一套系统称之为单片机，或者说是嵌入式开发平台。
[0003]核心板集成了核心的通用功能，故其具有一块核心板可以定制各种不同的底板的通用性，这大大提高了单片机的开发效率，而核心板作为一块独立的模块分离出来，所以也降低了开发的难度，增加了系统的稳定性和可维护性。
[0004]现有的核心板存在如下缺陷:
[0005]1、成本高，很多现有技术使用的内存和闪存都很大，造成了产品成本高，浪费元器件，给一些低成本的应用带来门槛。
[0006]2、体积大，很多现有技术的体积都偏大，而且自定义程度不够高。
[0007]3、开发难度大，除了硬件上的问题外，在很多现有的技术上进行开发，需要做很多准备工作，加大了开发难度也使得开发周期变长。
[0008]故针对上述问题，有必要设计一款新的核心板电路来弥补上述缺陷。
实用新型内容
[0009]针对现有技术中存在的上述缺陷，本实用新型公开一种核心板电路，其节约了开发时间，减小了开发难度，缩小了体积，降低了成本。
[0010]本实用新型的技术方案是这样实现的:
[0011]一种核心板电路，其包括主芯片、内存芯片电路、晶体电路、音频输出电路、外部引脚电路、核心芯片电路、时钟芯片电路、内存外围电路、第一 SD卡电路、第三SD卡电路、闪存电路、SATA硬盘电路、直流供电电路、电源管理单元电路、HDMI电路、LED电路、红外模块电路、调试电路、USB2.0接口电路、一键拷贝电路、以太网媒体访问控制电路、延伸接口电路、线路输入电路和耳麦接口电路；内存芯片电路、晶体电路、首频输出电路、外部引脚电路、核心芯片电路、时钟芯片电路、内存外围电路、第一 SD卡电路、第三SD卡电路、闪存电路、SATA硬盘电路、直流供电电路、电源管理单元电路、HDMI电路、LED电路、红外模块电路、调试电路、USB2.0接口电路、一键拷贝电路、以太网媒体访问控制电路、延伸接口电路、线路输入电路、耳麦接口电路均与主芯片相连接。
[0012]进一步，闪存电路包括闪存芯片、电容C109、电容C110、电容C111、电容C112、电容Cl 14、电阻R41、电阻R42、电阻R43、电阻R44、电阻R45和电阻R46 ;电容C109 —端电连接至主芯片的VCC-3V3接脚，其另一端接地，且电容C109与主芯片的VCC-3V3接脚之间设有第一结点；电容Cl 10 —端电连接至第一结点，其另一端接地；电容Cl 11 一端电连接至第一结点，其另一端接地；电容Cl 12 —端电连接至第一结点，其另一端接地；电阻R41 —端电连接至第一结点，其另一端电连接至闪存芯片的NRBl接脚；电阻R42 —端电连接至第一结点，其另一端电连接至闪存芯片的NRBO接脚；电阻R43 —端电连接至主芯片的VCC-3V3接脚，其另一端电连接至电容Cl 14 一端；电容Cl 14另一端接地；电阻R45 —端电连接至电阻R43与电容Cl 14之间，其另一端电连接至闪存芯片的NAND-WP接脚；电阻R44 —端电连接至主芯片的VCC-3V3接脚，其另一端电连接至电阻R46 —端；电阻R46另一端接地；闪存芯片的VPS接脚电连接至电阻R44与电阻R46的连接处。
[0013]进一步，第三SD卡电路与闪存电路匹配连接。
[0014]进一步，第三SD卡电路包括卡槽模块、电容C108、电容C105、电容C106、电阻R35、电阻R36、电阻R37、电阻R38、电阻R39、电阻40、电阻R20、电阻R22、电阻R23、电阻R24、电阻R26和电阻R28 ;电阻R20 —端电连接闪存电路的NDl接脚，其另一端电连接卡槽模块的SD2-D1接脚；电阻R22 —端电连接闪存电路的NDO接脚，其另一端电连接卡槽模块的SD2-D0接脚；电阻R23 —端电连接闪存电路的NRBl接脚，其另一端电连接卡槽模块的SD2-CLK接脚；电阻R24 —端电连接闪存电路的NRBO接脚，其另一端电连接卡槽模块的SD2-CMD接脚；电阻R26 —端电连接闪存电路的ND3接脚，其另一端电连接卡槽模块的SD2-D3接脚；电阻R28 —端电连接闪存电路的ND2接脚，其另一端电连接卡槽模块的SD2-D2接脚；电容C105 —端电连接卡槽模块的SD2-DET接脚，其另一端接地；电容C106 —端电连接主芯片的VCC-3V3接脚，其另一端接地；电容C108 —端电连接主芯片的VCC-3V3接脚，其另一端接地；电阻R35 —端电连接主芯片的VCC-3V3接脚，其另一端电连接至闪存电路的NRBO接脚；电阻R36 —端电连接主芯片的VCC-3V3接脚，其另一端电连接至卡槽模块的SD2-DET接脚；电阻R37 —端电连接主芯片的VCC-3V3接脚，其另一端电连接至闪存电路的NDO接脚；电阻R38 —端电连接主芯片的VCC-3V3接脚，其另一端电连接至闪存电路的NDl接脚；电阻R39 —端电连接主芯片的VCC-3V3接脚，其另一端电连接至闪存电路的ND2接脚；电阻R40 —端电连接主芯片的VCC-3V3接脚，其另一端电连接至闪存电路的ND3接脚。
[0015]本实用新型与现有技术相比，具有如下优点:
[0016]1、使用了比较少的内存和闪存，目的是降低成本，在降低成本的同时也不影响本实用新型的使用范围，能够更好的被使用。
[0017]2、遵循了统一的硬件标准，可以使用开源的Iinux移植方案，为开发节约了时间。
[0018]3、采用了半孔的设计，使得整个发明的体积大大缩小。
【专利附图】
【附图说明】
[0019]为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0020]图1是本实用新型晶体电路的电路结构图；
[0021]图2是本实用新型第一 SD卡电路的电路结构图；
[0022]图3是本实用新型第三SD卡电路的电路结构图；
[0023]图4是本实用新型闪存电路的电路结构图。
【具体实施方式】
[0024]下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
[0025]为了有助于和澄清随后的实施例的描述，在对本实用新型的【具体实施方式】进行详细说明之前，对部分术语进行解释，下列的解释应用于本说明书以及权利要求书。
[0026]HDMI 为 High-Definit1n Multimedia Interface 的缩写,其中文意思为高清晰度多媒体接口 ；SATA的全称是Serial Advanced Technology Attachment,其中文意思为串行高级技术附件，是一种基于行业标准的串行硬件驱动器接口。本实用新型中其它英文均为符号代码，并不代表任何意思。
[0027]参照图1至图4, 一种核心板电路，其包括主芯片、内存芯片电路、晶体电路、首频输出电路、外部引脚电路、核心芯片电路、时钟芯片电路、内存外围电路、第一 SD卡电路、第三SD卡电路、闪存电路、SATA硬盘电路、直流供电电路、电源管理单元电路、HDMI电路、LED电路、红外模块电路、调试电路、USB2.0接口电路、一键拷贝电路、以太网媒体访问控制电路、延伸接口电路、线路输入电路和耳麦接口电路；内存芯片电路、晶体电路、音频输出电路、外部引脚电路、核心芯片电路、时钟芯片电路、内存外围电路、第一 SD卡电路、第三SD卡电路、闪存电路、SATA硬盘电路、直流供电电路、电源管理单元电路、HDMI电路、LED电路、红外模块电路、调试电路、USB2.0接口电路、一键拷贝电路、以太网媒体访问控制电路、延伸接口电路、线路输入电路、耳麦接口电路均与主芯片相连接。本实用新型核心板采用半孔设计，使得其体积大大缩小；且主芯片为全志AlO芯片，其芯片及接脚均是习知的。
[0028]进一步，闪存电路包括闪存芯片、电容C109、电容C110、电容C111、电容C112、电容Cl 14、电阻R41、电阻R42、电阻R43、电阻R44、电阻R45和电阻R46 ;电容C109 —端电连接至主芯片的VCC-3V3接脚，其另一端接地，且电容C109与主芯片的VCC-3V3接脚之间设有第一结点；电容Cl 10 —端电连接至第一结点，其另一端接地；电容Cl 11 一端电连接至第一结点，其另一端接地；电容Cl 12 —端电连接至第一结点，其另一端接地；电阻R41 —端电连接至第一结点，其另一端电连接至闪存芯片的NRBl接脚；电阻R42 —端电连接至第一结点，其另一端电连接至闪存芯片的NRBO接脚；电阻R43 —端电连接至主芯片的VCC-3V3接脚，其另一端电连接至电容Cl 14 一端；电容Cl 14另一端接地；电阻R45 —端电连接至电阻R43与电容Cl 14之间，其另一端电连接至闪存芯片的NAND-WP接脚；电阻R44 —端电连接至主芯片的VCC-3V3接脚，其另一端电连接至电阻R46 —端；电阻R46另一端接地；闪存芯片的VPS接脚电连接至电阻R44与电阻R46的连接处。
[0029]进一步，第三SD卡电路与闪存电路匹配连接。
[0030]进一步，第三SD卡电路包括卡槽模块、电容C108、电容C105、电容C106、电阻R35、电阻R36、电阻R37、电阻R38、电阻R39、电阻40、电阻R20、电阻R22、电阻R23、电阻R24、电阻R26和电阻R28 ;电阻R20 —端电连接闪存电路的NDl接脚，其另一端电连接卡槽模块的SD2-D1接脚；电阻R22 —端电连接闪存电路的NDO接脚，其另一端电连接卡槽模块的SD2-D0接脚；电阻R23 —端电连接闪存电路的NRBl接脚，其另一端电连接卡槽模块的SD2-CLK接脚；电阻R24 —端电连接闪存电路的NRBO接脚，其另一端电连接卡槽模块的SD2-CMD接脚；电阻R26 —端电连接闪存电路的ND3接脚，其另一端电连接卡槽模块的SD2-D3接脚；电阻R28 —端电连接闪存电路的ND2接脚，其另一端电连接卡槽模块的SD2-D2接脚；电容C105 —端电连接卡槽模块的SD2-DET接脚，其另一端接地；电容C106 —端电连接主芯片的VCC-3V3接脚，其另一端接地；电容C108 —端电连接主芯片的VCC-3V3接脚，其另一端接地；电阻R35 —端电连接主芯片的VCC-3V3接脚，其另一端电连接至闪存电路的NRBO接脚；电阻R36 —端电连接主芯片的VCC-3V3接脚，其另一端电连接至卡槽模块的SD2-DET接脚；电阻R37 —端电连接主芯片的VCC-3V3接脚，其另一端电连接至闪存电路的NDO接脚；电阻R38 —端电连接主芯片的VCC-3V3接脚，其另一端电连接至闪存电路的NDl接脚；电阻R39 —端电连接主芯片的VCC-3V3接脚，其另一端电连接至闪存电路的ND2接脚；电阻R40 —端电连接主芯片的VCC-3V3接脚，其另一端电连接至闪存电路的ND3接脚。
[0031]本实用新型使用全志AlO的芯片作为主芯片，通过设置闪存电路和多个存储电路，其内存为256MB，闪存为2GB，可以满足大多数应用，且核心电路板的整个体积为6CM*6CM，比现有的大多数方案都要小，能够用于更多的场景，整个硬件的标准可以兼容很多开源的Iinux移植方案，免去了开发时需要做的许多准备工作。
[0032]电源管理单元电路的设置，为本使用新型各个电路分支机构提供了稳定的电源，保证其整成工作。
[0033]本实用新型时钟芯片电路由两个电容组成，其中一个电容一端电连接至主芯片的RESET接脚，其另一端接地；另一个电容的一端电连接至主芯片的RTCVDD接脚，其另一端接地。
[0034]本实用新型核心芯片电路包括8个电容，8个电容并联后形成第一电容组，第一电容组的一端电连接至主芯片的VDD-CPU接脚，其另一端接地。
[0035]本实用新型CORE电路包括14个电容，14个电容并联后形成第二电容组，第二电容组的一端电连接至主芯片的DLLVDD接脚，其另一端接地。
[0036]内存芯片电路包括14个电容，其中4个电容并联后形成第三电容组，另外10个电容并联后形成第四电容组；第三电容组的一端电连接至主芯片的DLLVDD接脚，其另一端接地；第四电容组的一端电连接至主芯片的DRAM-VCC接脚，其另一端接地。
[0037]本实用新型音频输出电路、外部引脚电路、直流供电电路、电源管理单元电路、HDMI电路、LED电路、红外模块电路和调试电路均为现有的电路，本领域技术人员根据现有技术即可得知。
[0038]以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
【权利要求】
1.一种核心板电路，其特征在于，其包括主芯片、内存芯片电路、晶体电路、音频输出电路、外部引脚电路、核心芯片电路、时钟芯片电路、内存外围电路、第一 SD卡电路、第三SD卡电路、闪存电路、SATA硬盘电路、直流供电电路、电源管理单元电路、HDMI电路、LED电路、红外模块电路、调试电路、USB2. O接口电路、一键拷贝电路、以太网媒体访问控制电路、延伸接口电路、线路输入电路和耳麦接口电路； 内存芯片电路、晶体电路、首频输出电路、外部引脚电路、核心芯片电路、时钟芯片电路、内存外围电路、第一 SD卡电路、第三SD卡电路、闪存电路、SATA硬盘电路、直流供电电路、电源管理单元电路、HDMI电路、LED电路、红外模块电路、调试电路、USB2. O接口电路、一键拷贝电路、以太网媒体访问控制电路、延伸接口电路、线路输入电路、耳麦接口电路均与主芯片相连接。
2.如权利要求I所述的核心板电路，其特征在于，闪存电路包括闪存芯片、电容C109、电容C110、电容C111、电容C112、电容C114、电阻R41、电阻R42、电阻R43、电阻R44、电阻R45和电阻R46 ； 电容C109 —端电连接至主芯片的VCC-3V3接脚，其另一端接地，且电容C109与主芯片的VCC-3V3接脚之间设有第一结点；电容CllO —端电连接至第一结点，其另一端接地；电容Clll 一端电连接至第一结点，其另一端接地；电容C112—端电连接至第一结点，其另一端接地；电阻R41 —端电连接至第一结点，其另一端电连接至闪存芯片的NRBl接脚；电阻R42 —端电连接至第一结点，其另一端电连接至闪存芯片的NRBO接脚； 电阻R43 —端电连接至主芯片的VCC-3V3接脚，其另一端电连接至电容Cl 14 一端；电容Cl 14另一端接地；电阻R45 —端电连接至电阻R43与电容Cl 14之间，其另一端电连接至闪存芯片的NAND-WP接脚； 电阻R44 —端电连接至主芯片的VCC-3V3接脚，其另一端电连接至电阻R46 —端；电阻R46另一端接地；闪存芯片的VPS接脚电连接至电阻R44与电阻R46的连接处。
3.如权利要求2所述的核心板电路，其特征在于，第三SD卡电路与闪存电路匹配连接。
4.如权利要求3所述的核心板电路，其特征在于，第三SD卡电路包括卡槽模块、电容C108、电容C105、电容C106、电阻R35、电阻R36、电阻R37、电阻R38、电阻R39、电阻40、电阻R20、电阻R22、电阻R23、电阻R24、电阻R26和电阻R28 ； 电阻R20 —端电连接闪存电路的NDl接脚，其另一端电连接卡槽模块的SD2-D1接脚；电阻R22 —端电连接闪存电路的NDO接脚，其另一端电连接卡槽模块的SD2-D0接脚；电阻R23 —端电连接闪存电路的NRBl接脚，其另一端电连接卡槽模块的SD2-CLK接脚；电阻R24一端电连接闪存电路的NRBO接脚，其另一端电连接卡槽模块的SD2-CMD接脚；电阻R26 —端电连接闪存电路的ND3接脚，其另一端电连接卡槽模块的SD2-D3接脚；电阻R28 —端电连接闪存电路的ND2接脚，其另一端电连接卡槽模块的SD2-D2接脚； 电容C105 —端电连接卡槽模块的SD2-DET接脚，其另一端接地；电容C106 —端电连接主芯片的VCC-3V3接脚，其另一端接地；电容C108 —端电连接主芯片的VCC-3V3接脚，其另一端接地； 电阻R35 —端电连接主芯片的VCC-3V3接脚，其另一端电连接至闪存电路的NRBO接脚；电阻R36 —端电连接主芯片的VCC-3V3接脚，其另一端电连接至卡槽模块的SD2-DET接脚；电阻R37 —端电连接主芯片的VCC-3V3接脚，其另一端电连接至闪存电路的NDO接脚；电阻R38 —端电连接主芯片的VCC-3V3接脚，其另一端电连接至闪存电路的NDl接脚；电阻R39 一端电连接主芯片的VCC-3V3接脚，其另一端电连接至闪存电路的ND2接脚；电阻R40一端电连接主芯片的VCC-3V3接脚，其另一端电连接至闪存电路的ND3接脚。
【文档编号】G06F1/16GK204229297SQ201420652410
【公开日】2015年3月25日 申请日期:2014年11月4日 优先权日:2014年11月4日
【发明者】郭一, 聂亚东, 邹斌, 张斌 申请人:河南久匀电子科技有限公司