专利名称：信号处理装置的制作方法
技术领域：
本发明涉及采用流水线处理方式进行图像信号处理等的信号处理装置。
以往进行数字信号处理时，为了提高处理能力，而采用将处理过程分成若干阶段、在每一阶段都进行重叠处理的流水线处理方式。
在C.Joanblanq等人所著“A 54—MHZ CMOS Pro-grammable Video Signal Processor for HDTV Applica-tions”，IEEE Journal of Solid—State Circuits，Vol.25，No.3，PP730—734，June1990中发表了用于HDTV的可编程序数字图像信号处理装置。它是将用于滤波动作的流水线构成的若干段积和运算电路收容在1个芯片上。如果采用该信号处理装置，滤波器传递函数由各积和运算电路中程序编制的系数决定。为了变更传递函数，在水平消隐期间，使滤波动作停止后，一起更新全部积和运算电路的系数。
这种原有的信号处理装置的一般化结构如图12所示。在图12中的信号处理装置中，将三个运算装置串联起来，也就是用三个阶段进行流水线式的处理。在图12中，201，202及203是第一～第三运算装置，与时钟信号204同步进行流水线处理。例如，第一～第三运算装置201、202、203的各阶段分别分为3段、2段及3段子段。205是控制电路，输出分别控制三个运算装置201～203的动作的第一～第三控制信号206、207、208。210是输入装置，每一循环都将输入数据209送给第一运算装置201。第一运算装置201对从输入装置210输入的数据209进行第一运算处理，并将该处理结果的数据送给第二运算装置202。第二运算装置202对从第一运算装置201送来的数据进行第二运算处理，并将该处理结果的数据送给第三运算装置。第三运算装置203对从第二运算装置202送来的数据进行第三运算处理，并输出该处理结果的数据。第一运算装置201根据第一控制信号206进行A或X处理，第二运算装置202根据第二控制信号207进行B或Y处理，第三运算装置203根据第三控制信号208进行C或Z处理。
图13是该信号处理装置的流水线处理动作的时间图。第一运算装置201将第一运算处理A分成三个子阶段A(1)、A(2)及A(3)进行流水线处理。第二运算装置202将第二运算处理B分成两个子阶段B(1)及B(2)进行流水线处理。第三运算装置203将第三运算处理C分成三个子阶段C(1)、C(2)及C(3)进行流水线处理。各子阶段在一个循环中完成。
如图13所示，在循环t1中数据(n)被送给第一运算装置201，在循环t8中数据(n)的三个处理A、B、C结束，该处理结果在循环t9中输出。在循环t2中数据(n＋1)被送给第一运算装置201，在循环t9中数据(n＋1)的三个处理A、B、C结束，在循环t10中输出该处理结果。在循环t3中，数据(n＋2)被送给第一运算装置201，在循环10中数据(n＋2)的三个处理A、B、C结束，该处理结果在循环t11中输出。这样，通过流水线处理。在循环t9～t11中输出每一循环中的处理结果。
其次，如果在循环t4中需要根据送给第一运算装置201的数据(n＋3)对运算处理进行X、Y、Z转换时，控制电路205一起更新送给第一～第三运算装置201、202、203的控制信号206、207、208。可是，在循环t4中，数据(n＋1)及数据(n＋2)的处理A未结束，而且数据(n)、数据(n＋1)及数据(n＋2)的处理B、C也都未结束，因此不能一起更新第一～第三控制信号206、207、208。控制电路205待到达循环t11时，一起更新第一～第三控制信号206、207、208。结果如图13所示，在循环t4以后送给第一运算装置201的数据(n＋3)、数据(n＋4)及数据(n＋5)的处理X、Y、Z待到循环t11以后进行。
上述C.Joanblanq等人的信号处理装置是采用在水平消隐期间一起转换处理的结构，因此，限于在水平消隐期间内能完成该转换的情况下不会产生故障。但是不能对一条水平行中的像素进行转换处理(在图13中相当于从循环t4开始对数据(n＋3)的处理从A、B、C转换到X、Y、Z)。另外，无论如何也不能对每一像素频繁地转换处理。
一般来说，图12中的信号处理装置的结构是一起转换第一～第三运算装置201、202、203的处理，因此如上所述，转换处理时造成流水线动作混乱，降低信号处理性能。
本发明的目的是使采用流水线处理方式的信号处理装置中的处理的转换柔软化，提高其信号处理性能。
为了达到上述目的，本发明是对每个运算装置或每个数据的处理进行流水线式的转换。即，本发明是根据数据的流动传送或产生控制处理的转换用的信号，以便根据具有流水线结构的若干运算装置中的数据的流动，进行各运算装置的处理转换。
具体地说，本发明的第一信号处理装置除了具有若干运算装置和若干控制信息保持电路外，还有若干如下所述的传送电路和若干选择电路，以便能对每个运算装置中的处理进行转换。即若干传送电路互相串联，以便根据若干运算装置中的数据的流动情况，依次传送选择信号，输入各前段的选择信号，而且仅按所对应的运算装置的处理时间延时后再将该输入的选择信号传送到下一段。若干选择电路输入各对应的传送电路输入的选择信号，根据该输入的选择信号从若干控制信息保持电路中选择输入控制信息，而且将该选择输入的控制信息供给对应的运算装置，以便根据若干运算装置中的数据的流动，控制该若干运算装置的各处理的转换。在构成一个阶段的运算装置又分成若干子阶段的情况下，把该若干子阶段看作上述若干运算装置，结构相同，根据数据的流动，以每个运算装置中流水线方式转换该若干运算装置的处理。
如果采用上述第一信号处理装置，则通过传送电路，根据运算装置中的数据的流动，依次传送选择信号。选择电路根据各对应的传送电路输入的选择信号，选择输入控制信息，根据该控制信息，控制运算装置的各处理的转换。因此，能根据构成流水线的若干运算装置中的数据的流动，依次转换各运算装置的处理。
另外，本发明的第二信号处理装置除具有若干运算装置和若干控制信息保持电路外，还具有如下所述的若干传送电路、若干转换控制电路、以及若干选择电路，以便能转换每个运算装置和每个数据。即，若干传送电路互相串联，以便根据若干运算装置中的数据的流动，依次传送表示该数据的有效性的有效信号(有效位)，输入各前段的有效信号，而且仅按对应的运算装置的处理时间延时后，再将该输入的有效信号传送给下一段。若干转换控制电路输入各对应的传送电路输入的有效信号，根据该输入的有效信号和预先指定的顺序产生选择信号。若干选择电路输入各对应的转换控制电路产生的选择信号，根据该输入的选择信号从若干控制信息保持电路中选择输入控制信息，而且将该选择输入的控制信息供给对应的运算装置，以便根据若干运算装置中的数据的流动，控制该若干运算装置的各个处理的转换。
如果采用上述第二信号处理装置，则根据运算装置中的数据的流动，通过传送电路顺序传送表示该数据的有效性的有效信号。转换控制电路根据各对应的传送电路输入的有效信号和预先指定的顺序产生选择信号。选择电路根据各对应的转换控制电路产生的选择信号，选择输入控制信息，根据该控制信息控制各运算装置的各个处理的转换。因此，只根据构成流水线的若干运算装置中的有效数据的流动，就能依次转换各运算装置的处理。
另外，本发明的第三信号处理装置不是像上述的第二信号处理装置那样通过传送电路传送有效信号，而是在转换控制电路的入口获取有效信息，根据该有效信息产生下一段的有效信号。
如果采用上述第三信号处理装置，则能用转换控制电路实现上述第二信号处理装置中的传送电路的功能。即，转换控制电路输入各前段的有效信号，而且根据该输入的有效信号和预先指定的顺序，产生送给选择电路的选择信号和送给下一段的有效信号。
如上所述，如果采用本发明，则根据若干运算装置中的数据的流动，传送或产生用来控制构成流水线的若干运算装置的处理的转换的信号(与处理有关的选择信号或与数据有关的有效信号)，根据该传送的或产生的信号，依次转换各运算装置的处理，因此处理的转换被软化。如果将本发明应用于例如图像信号处理装置中，则容易实现在一条水平行中对像素进行的处理的转换、或每一像素的处理的转换。
另外，如果采用本发明，则运算装置中的流水线动作的混乱受到控制，结果能提高信号处理性能。
图1是本发明的第一实施例的信号处理装置的结构图。
图2是用图1中的信号处理装置处理的输入数据的格式的一个例图。
图3是本发明的第二实施例的信号处理装置的结构图。
图4是图3中的信号处理装置的处理的转换动作的时间图。
图5是本发明的第三实施例的信号处理装置的结构图。
图6是图5中的一个转换控制电路的内部结构图。
图7是图5中的信号处理装置的处理转换动作的时间图。
图8是用图5中的信号处理装置进行的运算处理的一个例图。
图9是进行图8中的运算处理时的图5中的信号处理装置的动作的时间图。
图10是本发明的第四实施例的信号处理装置的结构图。
图11是图10中的一个转换控制电路的内部结构图。
图12是原有的信号处理装置的结构图。
图13是图12中的信号处理装置的流水线处理和处理的转换动作的时间图。
下面参照
本发明的实施例的信号处理装置。另外，各实施例中运算装置的个数和各运算装置内部的子阶段数虽然是特定的，但本发明不受此限。
实施例1
图1是本发明的第1实施例的信号处理装置的结构图。在图1中，1、2及3是第一～第三运算装置，与时钟信号4同步进行流水线处理。第一～第三运算装置1、2、3的各阶段分别分成3段、2段及3段子阶段。
5a、5b及5c是控制信息保持电路，用来保持与第一运算装置1的处理对应的控制信息，由第一选择电路8选择三个控制信息保持电路5a、5b、5c中的任意一个，将第一控制信息11送给第一运算装置1。通过这三个控制信息保持电路5a、5b、5c能指定三种不同的处理。同样，6a、6b、6c、9及12分别是与第二运算装置2对应的三个控制信息保持电路、第二选择电路及第二控制信息。7a、7b、7c、10及13分别是与第三运算装置3对应的三个控制信息保持电路、第三选择电路及第三控制信息。第一～第三控制信息11、12及13中有例如指定加法或乘法等运算种类用的信息和相乘系数等运算中使用的信息等。
14是输入装置，将从输入数据信号中抽出的数据送给第一运算装置1。例如，在收发方式之一的MUSE(Multiple Sub—nyquistSampling Encoding)方式的情况下，如图2所示，1帧输入数据信号由除表示图像内容的辉度信号Y和色度信号C外，还由声信号、控制信号及各种同步信号等构成。控制信号是用于控制信号处理的信号。同步信号中含有表示帧开始的帧脉冲、表示行开始的HD信号等。经过对发送的电磁波进行检波、将模拟信号变换成数字信号等的处理后，输入装置14将由输入的数据信号中的特定图形的同步信号，检测出帧或半帧或行的开始，利用计数器等取出并输出辉度信号Y或色度信号C等应当处理的信号。
第一运算装置1根据第一控制信息11对从输入装置14送来的数据进行运算处理，并将该处理结果的数据送给第二运算装置2。第二运算装置2根据第二控制信息12对从第一运算装置1送来的数据进行运算处理，并将该处理结果的数据送给第三运算装置。第三运算装置3根据第三控制信息13，对从第二运算装置2送来的数据进行运算处理，并输出该处理结果的数据。
15是转换检测电路，根据输入数据信号检测处理的转换信息，输出选择信号16。例如，在MUSE方式的情况下，如图2所示，在一行中彼此分开配置着辉度信号Y和色度信号C，转换检测电路15根据同步信号检测行的开始，利用计数器等检测色度信号C和辉度信号Y的转换位置，输出与各信号对应的选择信号16。另外，由于必须以偶数半帧和奇数半帧进行处理的转换，所以根据控制信号或同步信号，输出与各半帧的处理对应的选择信号16、17、18、19是第一～第三信号传送电路，由与各对应的运算装置的流水线段数相同段数的移位寄存器构成，它们根据第一～第三运算装置1、2、3中的数据的流动，与时钟信号4同步传送选择信号16。在本实施例中，第一信号传送电路17从转换检测电路15接收选择信号16，经过三个同步脉冲后输出选择信号21，第二信号传送电路18从第一信号传送电路17接收选择信号21，经过两个同步脉冲后输出选择信号22，第三信号传送电路19从第二信号输送电路18接收选择信号22，经过三个同步脉冲后输出选择信号23。第一～第三选择电路8、9、10分别根据第一～第三信号传送电路17、18、19的输入选择信号16、21、22，选择控制信息保持电路。
下面利用图1说明如上构成的信号处理装置的动作。
设按控制信息保持电路5a、6a、7a的控制信息进行的处理分别为A、B、C，按控制信息保持电路5b、6b、7b的控制信息进行的处理分别为X、Y、Z。转换检测电路15使选择信号16的值为“1”后输出，该值由信号传送电路17、18、19传送给选择电路8、9、10，分别选择控制信息保持电路5a、6a、7a，运算装置1、2、3进行ABC处理。在继续进行相同的处理时，转换检测电路15继续输出相同数值为“1”的选择信号16。
其次，说明转换检测电路15对处理的转换进行检测，从处理ABC转换到处理XYZ的情况。这时，转换检测电路15将选择信号16的值变更为“2”后输出。该选择信号16的值“2”按照第一～第三运算装置1、2、3中的数据处理沿流水线行进的速度相同的速度，由第一～第三信号传送电路17、18、19传送。就是说当转换后的最初的数据到达第一运算装置1时，选择信号的值“2”到达第一信号传送电路17，第一选择电路8根据数值为“2”的该选择信号，选择控制信息保持电路5b，输出在第一运算装置进行X处理这样的控制信息11。送给第一运算装置1的数据，由3段子阶段进行X处理，经过三个同步脉冲后输出，并送给第二运算装置2。这时，选择信号16也一样，经过三个同步脉冲后作为选择信号21从第一信号传送电路17输出，并送给第二信号传送电路18。同样，根据第二及第三运算装置2、3中的数据的流动，选择信号由第二及第三信号传送电路18、19传送，第二及第三运算装置2、3中的处理分别从B变为Y，从C变为Z。
另外，从第三信号传送电路19输出的选择信号23可用于与第三运算装置3的下一段连接的运算装置中的处理的转换。另外，还能用于从与第三运算装置3的下一段连接的若干专用运算装置中指定哪个装置先传送第三运算装置3的输出数据。例如，用第一～第三运算装置1、2、3有选择地进行MUSE方式的辉度信号Y的处理和色度信号C的处理后，可利用选择信号23将辉度信号处理结果的数据传送给后续的辉度信号处理专用的运算装置，将色信号处理结果的数据传送给后续的色度信号处理专用的运算装置。如果需要，还可以将第三(最后一段)信号传送电路19省去。
实施例2在上述第1实施例中，当选择运算装置的控制信息的信号到达时，转换每个运算装置，但也可以将送给运算装置的控制信息按运算装置的每个子阶段进行分割，并根据流水线中的数据处理的行进方向、或者如图3所示，根据信号传送电路的移位寄存器中的选择信号的行进方向，转换每个子阶段的处理。
图3是本发明的第2实施例的信号处理装置的结构图。图3中，第一运算装置1对应的选择电路由每个子阶段的三个选择电路8(1)、8(2)、8(3)构成，它们分别根据选择信号16、由第一信号传送电路17传送的一个同步脉冲后的选择信号16(1)、以及两个同步脉冲后的选择信号16(2)，选择控制信息保持电路5a、5b、5c。同样，第二运算装置2对应的选择电路由每个子阶段的两个选择电路9(1)及9(2)构成，分别根据选择信号21、21(1)选择控制信息保持电路6a、6b、6c。选择信号21(1)是由第二信号传送电路18传送的选择信号21的一个同步脉冲后的信号。第三运算装置3对应的选择电路由每个子阶段的3个选择电路10(1)、10(2)及10(3)构成，分别根据选择信号22、22(1)及22(2)选择控制信息保持电路7a、7b及7c。选择信号22(1)、22(2)是由第三信号传送电路19传送的选择信号22的一个同步脉冲后及两个同步脉冲后的信号。
利用图3所示的信号处理装置，以各运算装置的子阶段为单位进行由选择信号决定的处理的转换时的时间图示于图4。在图4中，数据(n)是第n个输入数据。输入装置14在每一循环依次将新的输入数据送给第一运算装置1。数据(n)在循环t1时送给第一运算装置1，在循环t1、t2、t3进行处理A的三个阶段的处理A(1)、A(2)、A(3)，在循环t4时数据(n)送给第二运算装置2。在循环t4、t5时，在第二运算装置2中进行处理B的两个阶段的处理B(1)、B(2)，在循环t6时数据(n)送给第三运算装置3。在循环t6、t7、t8时在第三运算装置3中进行处理C的三个阶段的处理C(1)、C(2)、C(3)，在循环t9时输出结果。对于数据(n＋1)也一样，在循环t2送给第一运算装置1后，同样按流水线方式进行处理A、B、C，在循环t10时得到结果。这样，为了对输入数据进行处理ABC，转换检测电路15输出数值为“1”的选择信号16。
其次，说明根据数据(n＋3)，将处理ABC转换成处理XYZ的情况。转换检测电路15在数据(n＋2)被送给第一运算装置1之后，检测处理的转换，输出数值为“2”的选择信号16。该值与数据(n＋3)被送给第一运算装置1的同时，在循环t4时被送给选择电路8(1)。在第一运算装置1的第1阶段中，根据选择信号16的值“2”，进行处理X(1)，但对于后继的运算阶段来说，选择信号的值还是“1”，所以进行转换前的处理。例如，在循环t4时，对数据(n)、数据(n＋1)、数据(n＋2)分别进行处理B(1)、A(3)、A(2)。该选择信号16的值与数据的处理的流动一致，由第一～第三信号传送电路17、18、19传送，根据该选择信号，转换各运算装置1、2、3的各阶段的处理。
如上所述，如果采用第1及第2实施例，则与数据处理的流动一致地传送选择信号，通过转换流水线中每一阶段的处理，不用等到全部运算装置完成转换前的处理，就能进行处理的转换，能提高数据的处理能力。另外，由于能与流水线处理一致地传送选择控制信息保持电路用的选择信号，所以极容易控制。
实施例3图5是本发明的第3实施例的信号处理装置的结构框图。在图5中，51、52、53是第一～第三运算装置，与图1中的信号处理装置一样，分别分为3段、2段及3段子阶段，与时钟信号4同步进行流水线处理。60是输入装置，与第1实施例一样，将从输入数据信号中抽出的数据送给第一运算装置51，同时输出表示数据的有效性的有效位信号61。当输入数据信号的抽样频率与第一运算装置51的动作频率相同时，输入装置60在每一循环都输出有效位信号61。当第一运算装置51的动作频率为输入数据信号的抽样频率的n倍时，每隔n个循环输出一次有效位信号61。62是转换检测电路，根据输入数据信号检测处理转换信息，并输出转换信号63。
57、58、59分别是与第一～第三运算装置51、52、53对应的第一～第三信号转送电路，根据各运算装置51、52、53中处理的数据的流动情况，传送由转换检测电路62输出的转换信号63。在本实施例中，第一信号传送电路57收到来自输入装置60的有效位61并经过3个同步脉冲后，输出有效位87，第二信号传送电路58从第一信号传送电路57接收有效位87，经过二个同步脉冲后输出有效位88，第三信号传送电路59从第二信号传送电路58接收有效位88，经过三个同步脉冲后输出有效位89。与此同时进行的是，第一信号传送电路57从转换检测电路62接收转换信号63，经过三个同步脉冲后输出转换信号81，第二信号传送电路58从第一信号传送电路57接收转换信号81，经过二个同步脉冲后输出转换信号82，第三信号传送电路59从第二信号传送电路58接收转换信号82，经过3个同步脉冲后输出转换信号83。
64、65、66是第一～第三转换控制电路，分别输入送给对应的信号传送电路57、58、59的有效位信号61、87、88及转换信号63、81、82，按照预先指定的顺序输出表示对应于有效数据而应给出的控制信息的种类的选择信号75、76、77。第一～第三选择电路8、9、10通过第一～第三转换控制电路64、65、66的输出，分别选择对应的三个控制信息保持电路5a、5b、5c、6a、6b、6c及7a、7b、7c中的一个，将控制信息输出给第一～第三运算装置51、52、53。例如，第一转换控制电路64在每一循环中都使三个控制信息保持电路5a、5b、5c进行转换，能在一个运算装置51中依次进行3个不同的处理。
第一～第三转换控制电路64、65、66输出输入停止信号67、68、69，能停止从输入装置60或前一段的运算装置51、52输入数据。因此，例如，对于同一数据来说，每个同步脉冲都能进行两个或三个处理的转换。如果由后段接收输入停止信号67、68、69，则输入装置60、转换控制电路64、65对数据输出的停止及对应的运算装置中的处理的停止进行控制。另外，与第1实施例相同，转换控制电路64、65、66接收到送给信号传送电路57、58、59的转换信号63、81、82后，便转换所选择的控制信息保持电路或转换该顺序。这样，通过转换控制电路64、65、66就能按每个同步脉冲及每个转换信号来变换处理。
另外，第一～第三信号传送电路57、58、59分别备有信息变更电路71、72、73，能变更输出有效位信号87、88、89。例如，使送来的有效位的两位中的一位无效。因此能将从对应的运算装置输出的数据除去一半。
图6是表示第一转换控制电路64的内部结构的例子的框图。图6中，90是计数器，计数有效位信号61为“1”的次数，并输出该数。图6所示的转换控制电路64备有四个入口共两套97、98。每个入口都具有选择控制信息保持电路5a、5b、5c中的一个用的选择信息91、控制第一运算装置51的输入数据的保持用的输入停止信息92、以及计数器复位信息93。两套入口97、98通过送给计数器90的转换信号63进行转换。
现在假设选定了一套97，该套97的四个入口为EN(0)、EN(1)、EN(2)及EN(3)。通过计数器90的输出信号96选择这四个入口中的一个，读取所保持的选择信息91、输入停止信息92及计数器复位信息93。读取的计数器复位信息93作为计数器复位信号95送给计数器90。就是说，读取的计数器复位信息93为“1”时，然后当有效位信号61变成“1”时，计数器90的值被复位到“0”。读取的选择信息91作为选择信号75送给第一选择电路8，用来选择控制信息保持电路5a、5b、5c。读取的输入停止信息92作为送给输入装置60的输入停止信号67用来保持第一运算装置51的输入数据。在图6所示的例中，依次读取入口EN(0)、EN(1)、EN(2)、EN(3)，作为选择信息91“a”读取2次，“b”读取2次，对应于“a”和“b”的值，选择控制信息保持电路。输入停止信息92在EN(1)时变为“1”，保持输入第一运算装置51的数据，在下一循环中运算时也用同一数据。
第二及第三转换控制电路65、66的内部结构也与图6相同，由这三个转换控制电路64、65、66根据入口中预先设定的内容，而且对应于每个有效数据，转换控制信息保持电路，另外，能指示保持送给运算装置的数据。
用图7说明动作情况。在此例中，由第一运算装置51对一个数据交替进行两个处理A和X，由第二运算装置52每隔两个同步脉冲使处理B和Y转换一次，并从三个结果数据中取出一个输出。由第三运算装置53对送来的有效数据依次进行三个处理C、Z、R的转换。
在循环t1中，对输入数据(n)进行处理A的第一阶段A(1)处理。在循环t2中，第一转换控制电路64使输入停止信号67为“1”并输出给输入装置60。输入装置60根据该输入停止信号67保持输入数据(n)，第一转换控制电路64输出选择信号75，用来选择保持处理X的信息的控制信息保持电路5b，第一运算装置51的处理从处理A转换到处理X，进行第一阶段X(1)。在循环t3中，输入停止信号67变为“0”，送来了数据(n＋1)，第一转换控制电路64输出选择信号75，用来选择保持处理A的信息的控制信息保持电路5a，进行处理A(1)。同时，对数据(n)进行第二阶段的处理A(2)。这样，对数据(n)在循环t1、t3及t5中进行处理A(1)、A(2)及A(3)，在循环t2、t4及t6中进行处理X(1)、X(2)及X(3)，并向第二运算装置52输出。
在第二运算装置52中，对送来的每两个数据进行处理B和Y的转换。是说，对最初的两个数据进行处理B，对下两个数据进行处理Y，对再下两个数据进行处理B。对所获得的结果，使三个中的一个无效。这可通过输出应为无效的数据时，使对应的有效位88(第二信号传送电路58的输出)为“0”来实现。在此例中，在循环t9中对数据(n＋1)进行处理Y(2)，在循环t10中输出时，使有效位88为“0”。同样，在循环t13中，使进行处理X、B的数据(n＋2)无效。
在第三运算装置53中，利用有效位88对表示有效的数据中的每个数据进行3个处理C、Z、R的转换。这样，一边转换处理，一边进行流水线式的处理，在循环t11、t12中，获得对数据(n)进行处理ABC的结果和进行处理XBZ的结果，在循环t14中，输出对数据(n＋1)进行处理XYR的结果，在循环t15中，输出对数据(n＋2)进行处理ABC的结果。
另外，第三信号传送电路59输出的有效位89，可用来指定与第三运算装置53的下一段连接的运算装置中的输入数据的有效/无效。另外，在将第三运算装置53的处理结果的数据存到存储装置中时，还能用来只存有效数据，而节省存储装置的容量。如果需要，还能省去第三(最后一段)信号传送电路59。
另外，利用图8及图9说明图5中的信号处理装置中的有效位的使用例。在MUSE方式时，在辉度信号Y的静止图像处理过程中，对帧间内插的像素信号进行半帧间内插时，要求数据的除去处理。比如说，在32MHz的像素信号中，每四个数据中除去一个，从而生成24MHz的像素信号。但为了说明的简单，以从输入像素数中每三个数据中除去一个的方法进行说明。在图8中，输入的像素数据为d1、d2、……，除去后的像素数据为e1、e2、……。数据e1是三个数据d1、d2、d3分别乘以系数a11、a12、a13后相加求得的。数据e2是两个数据d3、d4分别乘以系数a21、a22后相加求得的。数据e3与数据e1一样，是对三个数据d4、d5、d6分别乘以系数a11、a12、a13后相加求得的。数据e4与数据e2一样，是对两个数据d6、d7分别乘以系数a21、a22后相加求得的。在图8中示出了按上述方法对使数据减少三分之二的像素数据e1、e2、……中的连续两个数据进行积和运算处理的过程。数据f1、f2、f3分别是对两个连续的数据e1和e2、e2和e3、e3和e4分别乘以系数b1和b2后相加求得的。
用图9说明进行图8中的运算处理时的图5中的信号处理装置的动作。设乘以系数a11、a12、a13后相加的处理为P1，乘以系数a21、a22后相加的处理为P2，乘以系数b1、b2后相加的处理为Q。另外，设第一信号传送电路57接收数值经常为“1”的有效位信号61。
在循环t1中，数据d3被送给第一运算装置51后，第一运算装置51对已经送来的数据d1、d2一起进行处理P1。在循环t2中，数据d4被送给第一运算装置51后，第一运算装置51对它和已经送来的数据d3一起进行处理P2。在循环t3中，即使数据d5送给了第一运算装置51，但由于数据d6尚未到达，所以第一运算装置51不能进行下一步处理P1。于是，第一运算装置51进行无意义的处理P3。在循环t4以后，数据d6、d7、d8、……被送来后，反复进行处理P1、P2、P3。结果，第一运算装置51在循环t4、循环t5、循环t6、循环t7、循环t8、循环t9，分别将有效数据e1、有效数据e2、无效数据x1、有效数据e3、有效数据e4、无效数据x2送给第二运算装置52。第一信号传送电路57有选择地将被输送的有效位信号61变更为“0”，输出有效位87，以便表示与处理P3对应的结果的数据x1、x2为无效。
第二运算装置52根据有效位87进行控制，以便只取入第一运算装置51的输出数据中的有效数据进行处理Q。在第二运算装置52中，如果不使用有效位信号87时，则由于对应于数据e1、e2的处理和对应于数据e2、x1、e3的处理不同，使得处理的控制变得复杂而又困难。另外，由于无效数据x1也被取入，使得数据保持电路等的电路规模变大。如果采用本实施例，只将有效数据取入第二运算装置52，则能经常对取入的两个数据进行相同的处理Q，使得处理的控制变容易了。而且，由于不取入无效数据，能减少数据保持电路等。
如上所述，如果采用第3实施例，由于转换控制电路在每个同步脉冲中转换并输出选择控制信息保持电路用的选择信号，则能容易地进行复杂的组合处理，而且能防止通过处理的转换进行的流水线处理的混乱，即能防止处理能力的下降。另外，由于转换控制电路输出输入停止信号，则能在每一同步脉冲对同一数据进行若干种处理的转换。另外，由于有效位与数据的处理的流动同样地传送，并根据数据有效或无效而变更输出，因此能对有效的数据进行处理的转换，使得处理的转换的控制变容易了。另外，在本实施例中虽然对有效位和转换信号双方都进行转换，但根据数据的流动情况只转换有效位也没有关系。
实施例4在第3实施例中由信号传送电路传送有效位，但如图10及图11所示，在转换控制电路的入口有有效信息，也可以根据该有效信息控制有效位的输出。
图10是本发明的第4实施例的信号处理装置的框图。第一～第三信号传送电路107、108、109根据各运算装置51、52、53中处理的数据的流动情况，只传送转换检测电路62输出的转换信号63。第一转换控制电路114根据从输入装置60送来的有效位信号61和从转换检测电路62送来的转换信号63产生有效位信号87及选择信号75。第二转换控制电路115根据从第一转换控制电路114送来的有效位信号87和从第一信号传送电路107送来的转换信号81，产生有效位信号88及选择信号76。另外，第三转换控制电路116根据从第二转换控制电路115送来的有效位信号88和从第二信号传送电路108送来的转换信号82，产生有效位信号89及选择信号77。产生第一～第三转换控制电路114、115、116的输入停止信号67、68、69的功能与第3实施例相同。
图11是表示第一转换控制电路114的内部结构例的框图。在图11中的转换控制电路114的入口保持着表示处理结果的数据是否有效的有效信息94，当读出的入口有效信息94为“1”时，处理结果的数据有效，为“0”时无效。读出的有效信息94通过由移位寄存器等构成的延迟电路99按照对应的运算装置51的处理所要求的时钟脉冲数进行延时，并作为有效位信号87输出给第二转换控制电路115。
在图11所示的例中，第一及第二循环的处理结果有效，第三循环的处理结果无效。另外，通过将考虑了由延时电路99延时的时钟脉冲数的有效信息94存储在入口，还可省去延时电路99。
如果采用第4实施例，则能获得与第3实施例相同的效果。而且通过将有效信息保持在转换控制电路，能容易地以任意的顺序控制有效位信号的输出。
权利要求
1.用于对输入数据信号中的数据依次进行运算处理的信号处理装置，其特征为具有若干运算装置，它们互相串联，用来分别输入各自的前一段的数据，对该输入的数据进行运算处理，而且将该运算处理结果的数据输出给下一段；若干保持电路，用来保持各控制信息；若干传送电路，它们互相串联，输入各自前一段的选择信号，以便根据上述若干运算装置中的数据的流动情况，依次传送选择信号，而且只使上述若干运算装置中对应的运算装置的处理时间延迟后，将该输入的选择信号传送给下一段；以及若干选择电路，分别输入上述若干传送电路中对应的传送电路输入的选择信号，根据该输入的选择信号，从上述若干保持电路中选择输入控制信息，而且将该选择输入的控制信息供给上述若干运算装置中的对应的运算装置，以便根据上述若干运算装置中的数据的流动情况，控制该若干运算装置的各个处理的转换。
2.根据权利要求1所述的信号处理装置，其特征为还具有用于从输入信号中取出数据，而且将该取出的数据供给上述若干运算装置中的最前段的电路装置。
3.根据权利要求1所述的信号处理装置，其特征为还具有用于从输入数据信号中检测处理转换信息，而且根据该检测的处理转换信息，将上述选择信号供给上述若干传送电路中的最前段及上述若干选择电路中的最前段的电路装置。
4.用于对输入数据信号中的数据依次进行运算处理的信号处理装置，其特征为具有若干运算装置，它们互相串联，输入各自前段的数据，对该输入的数据进行运算处理，而且将该运算处理结果的数据输出给下一段；若干保持电路，用来保持各控制信息；若干控制电路，它们对应于上述若干运算装置，互相串联，输入表示各数据的有效性的前段的有效信号，根据该输入的有效信号和预先指定的顺序产生选择信号，而且根据上述输入的有效信号，将表示上述若干运算装置中的送给下段运算装置的数据的有效性的有效信号输出给下段；以及若干选择电路，分别输入上述若干控制电路中的对应的控制电路产生的选择信号，根据该输入的选择信号，从上述若干保持电路中选择输入控制信息，而且将该选择输入的控制信息供给上述若干运算装置中的对应的运算装置，以便根据上述若干运算装置中的数据的流动情况，控制该若干运算装置的各种处理的转换。
5.根据权利要求4所述的信号处理装置，其特征为还具有用于从上述输入数据信号中取出数据，将该取出的数据供给上述若干运算装置中的最前段，而且产生每一数据的有效信号，并将该产生的有效信号供给上述若干控制电路中的最前段的电路装置。
6.根据权利要求4所述的信号处理装置，其特征为上述若干控制电路中的每一个都具有用于保持各选择信息的若干入口、以及用于只计数表示上述输入的有效信号中的数据有效的信号的计数器，根据该计数器的输出信号，依次从上述若干入口读出上述选择信息，而且根据该读出的选择信息，产生上述选择信号。
7.根据权利要求4所述的信号处理装置，其特征为上述若干控制电路中的每一个都具有用于保持各输入停止信息的若干入口、以及用于只计数表示上述输入的有效信号中的数据有效的信号的计数器，根据上述计数器的输出信号，依次从上述若干入口读出上述输入停止信息，而且根据该读出的输入停止信息，将上述若干运算装置中的对应的运算装置的输入数据保持在其前一段。
8.根据权利要求4所述的信号处理装置，其特征为上述若干控制电路具有若干传送电路，它们对应于上述若干运算装置互相串联，用于输入各自前段的转换信号，而且只使上述若干运算装置中对应的运算装置的处理时间延迟后，而将上述输入的转换信号传送到下段；以及若干转换控制电路，它们分别输入上述若干传送电路中的对应的传送电路输入的转换信号，而且根据该输入的转换信号，转换上述选择信号的产生顺序。
9.根据权利要求8所述的信号处理装置，其特征为还具有用于从上述输入数据信号检测处理转换信息，而且根据该检测的处理转换信息，将上述转换信号供给上述若干传送电路中的最前段及上述若干转换控制电路中的最前段的电路装置。
10.根据权利要求4所述的信号处理装置，其特征为上述若干控制电路具有若干传送电路，它们对应于上述若干运算装置互相串联，输入各自上述前段的有效信号，而且只使上述若干运算装置中对应的运算装置的处理时间延迟后，而将上述输入的有效信号传送给下段；以及若干转换控制电路，分别输入上述若干传送电路中对应的传送输入的有效信号，而且根据该输入的有效信号和上述预先指定的顺序，产生上述选择信号。
11.根据权利要求10所述的信号处理装置，其特征为上述若干传送电路中的每一个都备有将表示上述输入的有效信号中的数据有效的信号变为表示数据无效的信号，并传送给下一段用的电路装置。
12.根据权利要求4所述的信号处理装置，其特征为上述若干控制电路具有若干转换控制电路，它们对应于上述若干运算装置互相串联，输入各自前一段的有效信号，而且根据该输入的有效信号和上述预先指定的顺序，产生上述选择信号和送给上述下一段的有效信号。
13.根据权利要求12所述的信号处理装置，其特征为上述若干控制电路中的每一个都具有用于保持各有效信息的若干入口、以及用于只计数表示上述输入的有效信号中的数据有效的信号的计数器，根据上述计数器的输出信号，依次从上述若干入口读出上述有效信息，而且根据该读出的有效信息，产生送给下一段的有效信号。
14.用于对输入数据信号中的数据进行运算处理的信号处理装置，其特征为具有用于输入数据、对该输入的数据进行运算处理，而且输出该运算处理结果的数据的运算装置；用于保持各控制信息的若干保持电路；用于输入表示由上述运算装置处理的数据的有效性的有效信号、根据该输入的有效信号和预先指定的顺序，产生选择信号的转换控制电路；以及选择电路，用来输入上述转换控制电路产生的选择信号，根据该输入的选择信号，从上述若干保持电路中选择输入控制信息，而且将该选择输入的控制信息供给上述运算装置。
15.根据权利要求14所述的信号处理装置，其特征为还具有用于从上述输入数据信号中取出数据，将该取出数据供给上述运算装置，而且产生每个数据的有效信号，将该产生的有效信号供给上述转换控制电路用的电路装置。
16.根据权利要求14所述的信号处理装置，其特征为上述转换控制电路具有用于保持各选择信息的若干入口、以及用于只计数表示上述输入的有效信号中的数据有效的信号的计数器，根据上述计数器的输出信号，依次从上述若干入口读出上述选择信息，而且根据该读出的选择信息，产生上述选择信号。
17.根据权利要求14所述的信号处理装置，其特征为上述转换控制电路具有用于保持各输入停止信息的若干入口、以及用于只计数表示上述输入的有效信号中的数据有效的信号的计数器，根据上述计数器的输出信号，依次从上述若干入口读出上述输入停止信息，而且根据该读出的输入停止信息，将上述运算装置的输入数据保持在其前段。
18.根据权利要求14所述的信号处理装置，其特征为上述转换控制电路具有用于输入转换信号，而且根据该输入的转换信号，转换上述选择信号的产生顺序的电路装置。
19.根据权利要求18所述的信号处理装置，其特征为还具有用于从上述输入数据信号中检测处理转换信息，而且根据该检测的处理转换信息，将上述转换信号供给上述转换控制电路的电路装置。
全文摘要
信号处理装置，具有构成流水线的第一至第三运算装置、用于保持其各种控制信息的第一至第三控制信息保持电路，第一至第三选择电路、以及第一至第三信号传送电路，只延迟第一至第三运算装置中的处理时间，传送选择信号。各选择电路利用传送的选择信号，选择控制信息保持电路，将控制信息输出给对应的运算装置，以便根据流水线处理的数据的流动情况，转换每个运算装置的处理。
文档编号G06F15/78GK1118479SQ9510151
公开日1996年3月13日 申请日期1995年2月14日 优先权日1994年2月14日
发明者三宅二郎, 二宫和贵, 西山保 申请人:松下电器产业株式会社