专利名称：数据保护电路的制作方法
技术领域：
本发明涉及数据保护电路，特别是涉及为了保护将CPU(中央处理器)和存储器形成在同一芯片上的单片微型计算机(单片机)上的存储器数据的机密，而用于防止存储器数据的不正当读出或不正当写入的保护电路。
在现有技术中，在单片机的生产工序中，由生产者实施内部存储器的读出/写入等的检验(存储器检验)。
下面对具有例如图3所示的一般构成的现有单片机中的存储器检验进行说明。其中，10是CPU，11是第一总线，12是存储系统程序和固定数据等的ROM(只读存储器)，13是数据存储用的易失性存储器(RAM等)，14是数据存储用的非易失性存储器(EEPROM等)，15是输入输出控制电路部，16是输入输出端子，17是存储存储器检验用程序等的检验用ROM，18是检验用端子，19是保险丝电路，20是密码解码器电路。
在上述的单片机中，把检验控制信号从外部通过检验用端子18和保险丝电路19输入到密码解码器电路20中，由此，密码解码器电路识别检验控制用的密码信号的内容，由该识别结果(解码器输出)控制向单片机的检验方式的转换/不转换。
上述检验控制用的密码信号为例如从“H”电平向“L”电平转换的信号，或者与上述相反的从“L”电平向“H”电平转换的信号，或者以特定的时间间隔在“H”电平和“L”电平之间反向的信号。
当转换到检验方式时，CPU 10执行存储在检验专用ROM存储器17中的存储器检验用程序的内容。在此情况下，当读出数据时，读出存储在ROM 12、易失性存储器13、非易失性存储器14中的数据，并通过输入输出控制电路部15、输入输出端子16输出到外部。当写入数据时，从外部通过输入输出端子16、输入输出控制电路部15输入数据，把数据写入上述易失性存储器13、非易失性存储器14的存储器空间内。
在上述存储器检验后，通过切断上述保险丝电路19，而成为不能再次转换到检验方式下的状态。
在上述存储器检验中，存在不使用上述检验专用ROM存储器17的方法。该检验方法是，当密码解码器电路20把检验控制信号的内容识别为向检验方式转换指令时，把CPU 10完全从第一总线11上断开，控制输入输出控制电路部15，切换成从输入输出端子16直接控制对应于全部存储器的存取。由此，可以进行对应于各个存储器的数据的读出/写入。在采用该检验方法时，在存储器检验后，通过切断上述保险丝电路19，就能实现不能向检验方式的再次转换。
因此，上述这种单片机需要这种结构在其出厂前能够任意并容易地进行由生产者产生的存储器检验，但是，为了保护出厂后的上述ROM 12和易失性存储器13的存储数据(用户固有的数据等)的机密，就需要提高防止存储器数据的不正当读出的数据保护功能的安全性。
作为具有上述数据保护功能的装置，在现有技术中采用下述结构(1)在上述那样的存储器检验之后，通过切断保险丝电路19，而控制为不会实现向检验方式的再次转换(向内部存储器的存取)；(2)由密码解码器电路20识别检验控制信号的内容，并进行下列控制只有在识别为是向检验方式的转换指令时才能向检验方式转换。
但是，使用上述(1)项的保险丝电路19的结构，一旦切断了保险丝电路19，在其后当出现需要进行由生产者或用户实行的存储器检验时，却不能进行向检验方式的再次转换，因此，生产者或用户就不能再次进行(反复进行)存储器检验，而难于提高单片机的可靠性。
使用上述(2)项的密码解码器电路20的结构，在检验控制用的密码信号被第三者探明时，就能容易地进行向检验方式的转换，而能够进行数据的读出/写入，因此，数据保护的安全性较低。而且，在不正当地转换到检验方式时，就能不正当地重写非易失性存储器的数据，就会发生引起使用单片机的系统的不正当利用(使用单片机的IC卡的伪造等)等重大问题。
使用上述这样的现有保险丝电路的数据保护电路，存在下述问题在保险丝切断后，当出现需要进行存储器检验时，却不能进行向检验方式的再次转换。现有的使用密码解码器电路的数据保护电路，存在下述问题在检验控制用的密码信号被第三者探明时，就能容易地进行向检验方式的转换，数据保护的安全性较低。
为了解决上述问题，本发明的目的是提供一种数据保护电路，能够反复进行单片机中的ROM和非易失性存储器等的存储器检验，但是，还能提高保护存储器数据的机密的数据保护功能的安全性。
本发明的数据保护电路，设在CPU和ROM和存储器形成在同一芯片上的单片微型计算机中，其特征在于，包括第一总线，连接在上述CPU、易失性存储器、非易失性存储器和输入输出控制电路上；第二总线，连接在存储系统程序的ROM上；第三总线，连接在存储存储器检验用程序的检验专用存储器上；保密标志存储电路，输入多位保密标志，通过提供控制信号来进行写入以使上述保密标志的逻辑电平以一个方向变化，以一次写入之后的不能重写的状态存储保密标志；保密标志监视电路，当接收到由单片微型计算机的电源接通产生的电源接通复位信号时，读取存储在上述保密标志存储电路中的保密标志，识别其内容；总线控制电路，根据上述保密标志监视电路的识别结果来控制上述第一总线和第二总线和第三总线的连接。
在本发明中，当单片机的电源接通时，保密标志监视电路监视保密标志，在识别为保密标志是出厂前的检验方式时，总线控制电路控制总线的连接状态，以变为能向检验方式转换。由此，CPU能够执行存储在检验专用存储器中的存储器检验用程序的内容。
与此相对，当识别为保密标志是出厂后的正常工作方式时，总线控制电路进行控制而成为从总线上断开检验专用存储器的状态。由此，就不能向检验方式转换，CPU执行存储在ROM中的程序的内容。
与此相对，当识别为保密标志是出厂后的检验方式时，总线控制电路进行控制而成为从总线上断开ROM的状态并进行控制而成为可以向检验方式转换的状态，而且，进行控制以消除存储在非易失性存储器中的数据。
在消除了非易失性存储器中的数据之后，除去ROM，变为能够进行存储器的检验，但是，在此状态下，即使第三者利用检验方式读取了单片机的内部数据，却不能进入ROM，而能够得到非易失性存储器的正确数据(消除前的数据)，仅能得到没有意义的数据，而不成问题。
这样，根据本发明的数据保护电路，由于在单片机出厂前和出厂后都能任意并且容易地反复进行存储器检验，因而，就能提高单片机的可靠性。
由于不使用密码解码器电路，检验控制用的密码信号被第三者探明时的数据读出/写入等问题就完全没有发生的可能，则数据保护的安全性变得非常高。
图1是表示具有本发明实施例的数据保护电路的单片机的方框图；图2是表示图1的单片机中的保密标志的重写控制动作的波形图；图3是表示具有现有的数据保护电路的单片机的方框图。
下面参照附图来详细说明本发明的实施例。
图1表示具有本发明实施例的数据保护电路的单片机。图1的单片机，与参照图3所述的现有单片机相比较，主要具有以下不同点(1)CPU 10和检验专用存储器17通过总线控制电路21连接在总线11上；(2)通过提供控制信号输入来把保密标志重写到保密标志存储电路24中；(3)由保密标志监视电路25来监视保密标志，把该监视输出提供给总线控制电路21，其他部分相同。
即，在图1中，10是CPU，12是存储系统程序和固定数据等的ROM，13是数据存储用的易失性存储器(RAM等)，14是数据存储用的非易失性存储器(EEPROM等)，15是输入输出控制电路部，17是存储存储器检验用程序等的检验专用存储器(检验用ROM等)。
上述CPU 10、易失性存储器13、非易失性存储器14和输入输出控制电路部15通过第一总线11进行连接，ROM 12连接在第二总线22上，检验专用存储器17连接在第三总线23上。
16是连接在上述输入输出控制电路部15上的输入输出端子，18是检验用端子，26是通过单片机的电源接通而输出电源接通复位信号的电源接通复位电路。
保密标志存储电路24存储着由1～几位的数据(在本例中是2位的数据S1、S2)的数据组成的保密标志，在此情况下，最初分别存储着“L”电平的2位的数据S1、S2，但是通过提供芯片起动信号/CE输入和写入/读出控制信号/WR输入，把从电源电位(Vcc)节点通过电阻R所提供的“H”电平作为保密标志的一部分取入。即，通过上述控制输入，进行写入，以使保密标志的一部分的位数据的逻辑电平在一个方向上(在本例中是从“L”电平向“H”电平的方向)变化，就能对其进行存储。当上述保密标志一旦重写为“H”电平时，就以其后的不能重写的状态被存储。
保密标志监视电路25，在接收到上述电源接通复位信号时，读取存储在上述保密标志存储电路24中的保密标志，把该识别结果提供给总线控制电路21。
总线控制电路21根据上述保密标志监视电路25的识别结果，控制上述各个总线11、22、23的连接。
在此情况下，(a)当接收到上述保密标志的2位S1、S2分别为“L”电平(出厂前的检验方式)的识别结果时，进行控制以能够向检验方式转换；(b)当接收到上述保密标志的2位S1、S2分别对应而为“H”电平(出厂后的正常工作方式)的识别结果时，进行控制以不能向检验方式转换；(c)当接收到上述保密标志的2位S1、S2分别为“H”电平(出厂后的检验方式)的识别结果时，进行控制以能向检验方式转换。
下面，对上述单片机中的数据保护动作进行说明。
在上述单片机的生产工序中，保密标志的各位S1、S2最初分别是“L”电平。当电源接通，电源接通复位信号开始时，保密标志监视电路25读取保密标志，识别各位S1、S2的逻辑电平。接着，保密标志监视电路25把识别结果提供给总线控制电路21。
当总线控制电路21接收到保密标志的各位S1、S2分别为“L”电平(出厂前的检验方式)的识别结果时，进行控制以成为连接上述各个总线11、22、23的状态(即，把ROM 12、易失性存储器13、非易失性存储器14和检验专用存储器17连接到上述CPU 10上的状态)。由此，就能向检验方式转换，则CPU 10就能执行存储在检验专用存储器17中的存储器检验用程序的内容。
在该存储器检验中，当读出ROM 12、易失性存储器13、非易失性存储器14的数据时，利用存储在检验专用存储器17中的读出命令，把读出的数据通过输入输出控制电路部15、输入输出端子16输出到外部。当把数据写入易失性存储器13、非易失性存储器14时，把写入数据从外部通过输入输出端子16、输入输出控制电路部15输入。
在上述存储器检验结束之后，如图2所示的那样，当提供上述信号/CE和/WR时，保密标志的位S1被改写成“H”电平，位S2仍为“L”电平。在此状态下，使上述单片机出厂。
在成为该状态之后，电源接通，电源接通复位信号开始，保密标志监视电路25读取保密标志，通过识别各位S1、S2的逻辑电平(出厂后的正常工作方式)的结果，总线控制电路21进行控制以成为以下状态在上述第二总线22连接在第一总线11的状态下从总线11上断开检验专用存储器17。
由此，不能向检验方式转换，CPU 10不能执行存储在检验专用存储器17中的存储器检验用程序的内容，而执行通常的工作，即，执行存储在ROM 12中的程序的内容。
与此相对，当成为上述状态之后，在产生了需要进行由生产者或用户执行的存储器检验时，如图2所示的那样，当提供上述信号/CE和/WR时，保密标志的为S1仍为“H”电平，位S2被改写成“H”电平，就能实现向检验方式的再次转换。即，在此状态下，接通电源，电源接通复位信号开始，保密标志监视电路25读取保密标志，通过识别各位S1、S2的逻辑电平(出厂后的检验方式)的结果，总线控制电路21进行控制以成为以下状态在上述第三总线23连接在第一总线11的状态下从总线11上断开所述第二总线22和ROM12。接着，总线控制电路21把CPU 10应最初执行的命令的地址切换到特定的地址。
由此，变为不能向检验方式转换，CPU 10就能执行上述特定地址的内容。由于在该地址中装入了消除存储在上述非易失性存储器14中的数据的程序，而执行消除非易失性存储器14的数据的工作。
在消除了非易失性存储器14的数据之后，就能除去ROM 12来进行存储器的检验，但是，在此状态下，即使第三者利用检验方式而读取了单片机的内部数据，也不能进入ROM 12，而不会得到非易失性存储器14的正确数据(消除前的数据)，只会得到没有意义的数据，因而不成问题。
如上述那样，除去了ROM 12，在可以进行存储器的检验的状态下，第三者即使利用检验方式而不正当地改写了单片机的内部数据，其后，当接通电源，电源接通复位信号开始时，经常转换到检验方式，再次进行消除上述非易失性存储器14的数据的动作，由此，就不能进行单片机的原来的工作。
这样，根据上述实施例中的数据保护电路，由于在单片机出厂前和出厂后都能任意并且容易地反复进行存储器检验，因而，就能提高单片机的可靠性。
由于不使用密码解码器电路，检验控制用的密码信号被第三者探明时的数据读出/写入等问题就完全没有发生的可能，则数据保护的安全性变得非常高。
总线控制电路21可以变为在上述保密标志监视电路25识别出厂后的检验方式时输出消除上述非易失性存储器14的数据的信号，以取代把CPU 10最初应执行的命令的地址切换到特定的地址上的处理。
在上述实施例中，虽然表示的是内置检验专用存储器17，通过执行存储在其中的存储器检验用程序的内容，来进行存储器检验，但是，本发明并不仅限于上述实施例。
例如，在未内置检验专用存储器17的情况下，在转换到检验方式之后，把CPU 10完全从第一总线11上断开，输入输出控制电路部15进行控制，而切换成从输入输出端子直接控制全部的存储器所对应的存取，就能进行对应于各个存储器的数据的读出/写入。
在此情况下，保密标志监视电路25在识别出厂后的检验方式时，输出消除非易失性存储器14的数据的信号。
根据本发明，提供一种数据保护电路，能反复进行单片机中的ROM和非易失性存储器等的检验，但是，却能提高保护存储器数据的机密的数据保护功能的安全性。
权利要求
1.一种数据保护电路，设在CPU和ROM和存储器形成在同一芯片上的单片微型计算机中，其特征在于，包括第一总线，连接在上述CPU、易失性存储器、非易失性存储器和输入输出控制电路上；第二总线，连接在存储系统程序的ROM上；第三总线，连接在存储存储器检验用程序的检验专用存储器上；保密标志存储电路，输入多位保密标志，通过提供控制信号来进行写入以使上述保密标志的逻辑电平以一个方向变化，以一次写入之后的不能重写的状态存储保密标志；电源接通复位电路，通过单片微型计算机的电源接通而输出电源接通复位信号；保密标志监视电路，当接收到由单片微型计算机的电源接通产生的电源接通复位信号时，读取存储在上述保密标志存储电路中的保密标志，识别该内容；总线控制电路，根据上述保密标志监视电路的识别结果来控制上述第一总线和第二总线和第三总线的连接，在上述保密标志为出厂前的检验方式时控制为能够向检验方式转换，在上述保密标志为出厂后的正常工作方式时，控制为不能向检验方式转换，在上述保密标志为出厂后的检验方式时，控制为能够进行在把上述ROM从第二总线断开的状态下的向检验方式转换。
2.根据权利要求1所述的数据保护电路，其特征在于，上述保密标志存储电路，根据芯片起动信号输入和写入/读出控制信号输入的逻辑电平的组合，进行改写以使上述多位的保密标志成为预定的模式。
3.根据权利要求1所述的数据保护电路，其特征在于，上述总线控制电路，在上述保密标志为出厂后的检验方式时，进一步控制为把上述CPU应最初执行的命令的地址切换到特定的地址上，通过上述CPU执行上述特定的地址的内容，而控制消除存储在上述非易失性存储器中的数据。
4.根据权利要求1所述的数据保护电路，其特征在于，上述保密标志监视电路，在上述保密标志为出厂后的检验方式时，进一步输出消除上述非易失性存储器的数据的信号。
5.一种数据保护电路，设在CPU和ROM和存储器形成在同一芯片上的单片微型计算机中，其特征在于，包括第一总线，连接在上述CPU、易失性存储器、非易失性存储器和输入输出控制电路上；第二总线，连接在存储系统程序的ROM上；保密标志存储电路，输入多位保密标志，通过提供控制信号来进行写入以使上述保密标志的逻辑电平以一个方向变化，以一次写入之后的不能重写的状态存储保密标志；电源接通复位电路，通过单片微型计算机的电源接通而输出电源接通复位信号；保密标志监视电路，当接收到由单片微型计算机的电源接通产生的电源接通复位信号时，读取存储在上述保密标志存储电路中的保密标志，识别该内容；总线控制电路，根据上述保密标志监视电路的识别结果来控制上述第一总线和上述CPU的连接，在上述保密标志为出厂前的检验方式时，通过从上述第一总线完全断开上述CPU同时控制上述输入输出控制电路部，以切换成从输入输山端子直接控制全部存储器所对应的存取，来控制为能够向检验方式转换，在上述保密标志为出厂后的正常工作方式时，控制为不能向检验方式转换，在上述保密标志为出厂后的检验方式时，控制为能够进行在把上述ROM从第二总线断开的状态下的向检验方式转换。
6.根据权利要求1所述的数据保护电路，其特征在于，上述保密标志监视电路，在上述保密标志为出厂后的检验方式时，进一步输出消除上述非易失性存储器的数据的信号。
全文摘要
数据保护电路包括第一总线，接CPU10、易失性存储器、非易失性存储器；第二总线，接ROM；第三总线，接存储器检验用程序的专用存储器；保密标志存储电路，输入保密标志，提供控制信号而写入使保密标志的逻辑电平以一个方向变化，以一次写入后不能重写的状态存储保密标志；保密标志监视电路，当收到电源接通复位信号时，读取存储在保密标志存储电路的保密标志，识别该内容；控制电路，根据识别结果控制各总线连接。
文档编号G06F21/24GK1162150SQ9710188
公开日1997年10月15日 申请日期1997年1月22日 优先权日1996年1月22日
发明者榊欣也, 森公夫 申请人:株式会社东芝