专利名称：微型计算机的制作方法
技术领域：
本发明涉及微型计算机，尤其涉及具备象掩模ROM(只读存储器)和电可擦除及可写的非易失半导体存储器，如闪烁存储器或EEPROM(电可擦除和可编程只读存储器)之类的存储器件作为存储区的微型计算机。
一般将微型计算机制成接收由用户编程的代码和按该代码涉及的数据，该代码和数据必须根据用户指令储存(下文称之为“用户代码/数据”)，且计算机按照这个用户代码/数据操作。
由于微型计算机通常仅具有不能反复重写的掩模ROM(下文中，有这样配置的微型计算机称之为“现有技术第一实例微型计算机”)，故用户代码/数据不可避免地只能存入这样的掩模ROM中。
因此，当用户代码/数据被修改时，具有现有技术第一实例配置的微型计算机必须用新的用户代码/数据重新制造，显然，从成本着眼这种必要性是不利的。
为解决现有技术第一实例的这个问题，近年来推出的微型计算机具备象闪烁存储器那样的可写存储装置，以替代掩模ROM(下文中，这样的微型计算机称之为现有技术第二实例)。与现有技术第二实例相应的微型计算机根据写入存储器(例如闪烁存储器)的用户代码/数据进行工作，并且当用户代码/数据有修改时，这个变化能通过重写闪烁存储器的存储信息来处理。
但在现有技术第二实例的配置中，随着用户代码/数据量的增加，即应用规模的增加，出现了几个问题。当应用规模增加时，存储该用户代码/数据的存储器尺寸也必须加大。众所周知，闪烁存储器中存储单元的尺寸通常要比掩模ROM中的存储单元的尺寸大得多，结果，若将所有用户代码/数据存入闪烁存储器，则随着应用规模的增加微型计算机芯片的尺寸扩大，伴随的问题是芯片的成本相应增加。
未决日本专利No.266219/1993，作为第三实施例提出的微型计算机(下文称之为现有技术第三实例)，作为解决现有技术第一、第二实例的固有问题的一种装置。
如
图1所示，现有技术第三实例计算机具备掩模ROM和闪烁存储器，并包括地址空间。在与现有技术第三实例相应的微型计算机中，把可能需要重写的程序或数据存在闪烁存储器中，而把不需要重写的程序或数据存在掩模ROM中。进一步说，正象参考图1将了解到的，用于重写闪烁存储器存储信息的重写控制程序存在掩模ROM中，与现有技术第三实例配置相一致的微型计算机中，万一必须产生重写存在闪烁存储器中的存储信息，其能根据存在掩模ROM中的重写控制程序执行重写操作。参考图1还能了解到，在现有技术第三实例中，不需要重写的数据或程序和重写控制程序保存在相同的地址空间内，并且能相互参考。
但是，当重写控制程序被修改时，上述现有技术第三实例的微型计算机仍然有下列问题。
重写控制程序通常要进行版本更新。正如通过参考图1能了解到的，在现有技术第三实例中的重写控制程序被安排在掩模ROM的导引地址的开始端，另外其驻留的地址空间与例如不需重写的用户代码/数据中的存储信息所驻留的地址空间相同，因此，如果重写控制程序受到像升级那样的修改且该程序升级后比修改前大得多，则现有技术第三实例微型计算机易发生这样的问题，即当修改重写控制程序时，至少是存放在掩模ROM中的用户代码/数据的区域将被重写控制程序侵占。
此外，当发生重写控制程序侵占用户代码/数据时，在例如用户代码/数据中指定的地址将发生变化。结果，在与现有技术第三实例相应的微型计算机中，即使没有改变存储信息的实际需要时，为了对付指定地址的修改，也必须改变用户代码/数据。换言之，在现有技术第三实例中存在这样的问题，由于例如重写控制程序的修改，即使是根本不需要改变的用户代码/数据也必须重新生成。
本发明的目的是提供一种以解决这些问题为目标的微型计算机，在重写控制程序被修改的情况下，当没有修正用户代码/数据的实际需要时，不需要生成新用户代码/数据。
本发明的发明者相信，在与现有技术第三实例相应的微型计算机中产生上述问题的原因是，用户代码/数据和用于重写闪烁存储器存储信息的重写控制程序放在相同的地址空间中，为了解决上述问题，已选择将用户代码/数据和重写控制程序安排在不同的地址空间中。
具体说，于下文中描述的本发明提供的微型计算机作为解决上述问题的装置。
本发明涉及的微型计算机具备CPU、掩模ROM和电可擦除并可重写非易失半导体存储器。其中，重写用户代码/数据存放于非易失半导体存储器内，该重写用户代码/数据是在可重写的用户代码/数据中的信息。重写控制程序是控制存放在非易失半导体存储器中的存储信息重写的程序，而非重写用户代码/数据是不需重写的用户代码/数据中的信息，上述重写控制程序和非重写用户代码/数据均存放在掩模ROM中。其中，从CPU来看，非重写用户代码/数据和重写控制程序被安排在的不同地址空间中。
这里，在上述的微型计算机中，在根据用户代码/数据执行操作过程的第一方式期间，CPU指定存放非重写用户代码/数据驻留的地址空间；在非易失半导体存储器的存储信息被重写的第二方式期间，CPU指定存放重写控制程序的驻留地址空间；对实际应用来说，作为简单的配置，本发明的微型计算机具有实际上不同的第一、第二掩模ROM作为掩模ROM。在按这种方法配置的微型计算机中，非重写用户代码/数据存放在第一掩模ROM中，重写控制程序存放在第二掩模ROM中。
本发明的微型计算机进一步具有方式信号输入端、方式检测器、控制寄存器和总线转换开关。方式信号输入端用于从外部输入第二方式信号，该信号指出到第二方式的转换。方式检测器与方式信号输入端以及第一和第二掩模ROM连接，在正常操作期间，方式检测器是这样的装置，它除将第一掩模ROM设为允许外还将第二掩模ROM设为禁止，以建立第一方式。然后，当第二方式信号输入到方式信号输入端时，方式检测器检测第二方式信号，除将第一掩模ROM设为禁止外还将第二掩模ROM设为允许，以完成向第二方式的转换。控制寄存器与方式检测器连接，并在第二方式期间，根据来自CPU的指示，重写非易失半导体存储器内容。总线转换开关与方式检测器连接，在第一方式期间把非易失半导体存储器的数据总线和地址总线连接到CPU的数据总线和地址总线，在第二方式期间把非易失半导体存储器的数据总线和地址总线与来自控制寄存器的数据总线和地址总线连接。
若将这个微型计算机中非易失性半导体存储器中存放的信息存放到存有非重写用户代码/数据的地址空间中，并将控制寄存器中存放的信息存放到存有重写控制程序的地址空间中，则在第二方式期间，可建立CPU不能直接涉及非易失半导体存储器这样的配置。
控制寄存器具备地址指针寄存器、写缓冲寄存器和方式控制寄存器。地址指针寄存器用于在第二方式期间设置由CPU指定的非易失性半导体存储器中的地址。在第二方式期间，写缓冲寄存器放置从CPU写入非易失半导体存储器的数据。在第二方式期间，方式控制寄存器用以接收从CPU到该控制寄存器的命令，将其写入非易失半导体存储器，并控制置入写缓冲寄存器中的数据按照在地址指针寄存器中设定的地址写入非易失半导体存储器。
用这个配置，能够独立管理各用户代码/数据和重写控制程序，从而允许解决上文描述的现有技术第三实例中的问题。
根据本发明，用户代码/数据和重写控制程序被安排在与上文描述的CPU中不同的地址空间，结果，当重写控制程序受到修改时，尽管程序规模可能增加，重写控制程序也不侵占用户代码/数据。
图1说明与现有技术第三实例相应的微型计算机中CPU的地址空间；图2是说明与本发明实施例相应的微型计算机配置的框图；图3是说明在第一方式期间，本发明实施例的微型计算机配置的示意性框图；图4说明在图2配置中的CUP的地址空间；图5是说明在第二方式期间，这个实施例的微型计算机配置的示意性框图；图6说明于图4配置中CPU的地址空间；图7是说明在第一方式期间，本发明实施例中CPU工作的流程图8是说明在第二方式期间，本发明实施例中CPU工作的流程图；参考图2至图8，下一步给出与本发明相应的微型计算机实施例的有关说明。
如图2所示，与这个实施例相应的微型计算机具备CPU(中央处理单元)10、用户ROM20、重写控制ROM30、总线转换开关40、闪烁控制寄存器50、闪烁存储器60、方式检测器70及方式信号输入端80。
用户ROM20是掩模ROM，用于存放非重写用户代码/数据。在这种情况下用户ROM20也可以是其它类型的ROM，如有小存储单元尺寸的PROM(可编程只读存储器)。另外，非重写用户代码/数据是在用户代码/数据中不需要重写(换句话说，非重写用户代码/数据能被固化)的那些信息。与非重写用户代码/数据对比，重写用户代码/数据是在用户代码/数据中除了非重写用户代码/数据以外的那些可被重写的信息。
重写控制ROM30是掩模ROM，用于存放重写控制程序，该程序是在存放于闪烁存储器60中的信息必须被重写的情况下控制重写的程序。提供的这个重写控制ROM30实际上不同于用户ROM20，正如用户ROM20的情况一样，重写控制ROM30也可以用除掩模ROM以外的其它ROM构成。
总线转换开关40通过地址总线A-bus1和数据总线D-bus1与CPU10连接，总线转换开关40也通过地址总线A-bus2和数据总线D-bus2与闪烁控制寄存器50连接，此外还通过地址总线A-bus3和数据总线D-bus3与闪烁存储器60连接。提供的总线转换开关40根据微型计算机是按照用户代码/数据在正常操作还是在重写存入闪烁存储器60的信息而将地址总线A-bus3和数据总线D-bus3转换到闪烁存储器60的连接目标。
在下列描述中为了方便起见，微型计算机根据用户代码/数据正在正常操作的情况称之为第一方式，微型计算机正在重写存入闪烁存储器60的存储信息的情况称之为第二方式。
更详细地说，在第一方式期间，总线转换开关40把CPU10的地址总线A-bus1和数据总线D-bus1连接到引至闪烁存储器60的地址总线A-bus3和数据总线D-bus3；另一方面，在第二方式期间，总线转换开关40切换引至闪烁存储器60的地址总线A-bus3和数据总线D-bus3，从地址总线A-bus1和数据总线D-bus1转换到来自闪烁控制寄存器50的地址总线A-bus2和数据总线D-bus2。正如从图2能了解到的，双向总线是数据总线，单向总线是地址总线。
提供的闪烁控制寄存器50在第二方式期间接收并执行来自CPU10的请求，例如将数据写到闪烁存储器60。更详细地说，闪烁控制寄存器50具备一个地址指针寄存器、写缓冲寄存器和方式控制寄存器。提供的地址指针寄存器用于设置被写入闪烁存储器60的地址；提供的写缓冲寄存器用于设置被写入闪烁存储器60的数据；提供的方式控制寄存器放置指示指令的规定值，象对闪烁存储器60进行写入或删除这样的指令。根据这样的配置，当写目标的地址已放入地址指针寄存器时，闪烁控制寄存器50在某适当的时刻能通过总线开关40比较送到闪烁存储器60的地址/数据，被写的数据放入地址缓冲寄存器，与写命令相当的值放入方式控制寄存器。
提供的闪烁存储器60存放重写用户代码/数据。闪烁存储器60仅是一个例子，这个存储器也能由电可擦除并可重写存储器构成，如EEPROM或其它非易失半导体存储器等。
当从方式信号输入端80输入指示转换到第二方式的第二方式信号时，方式检测器70检测第二方式信号并作出响应，发出控制信号。
更详细地说，方式检测器70在第一方式期间，即直到检测到第二方式信号，其将用户ROM20置为允许状态，并将重写控制ROM30和闪烁控制寄存器50置为禁止状态。另外，方式检测器70在第一方式期间，有效控制总线转换开关40把地址总线A-bus1和数据总线D-bus1连接到地址总线A-bus3和数据总线D-bus3。
在检测第二方式信号时，方式检测器70将用户ROM20置为禁止状态，并将重写控制ROM30和闪烁控制寄存器50置为允许状态。另外，方式检测器70有效控制总线转换开关40把地址总线A-bus3和数据总线D-bus3从地址总线A-bus1和数据总线D-bus1转接到地址总线A-bus2和数据总线D-bus2。
在与这个实施例相应的、并有此配置的微型计算机中，CPU10在第一方式期间能访问用户ROM20而不能访问重写控制ROM30，在第二方式期间能访问重写控制ROM30而不能访问用户ROM20。另外，CPU10在第一方式期间能直接访问闪烁存储器60，而在第二方式期间仅能通过闪烁控制寄存器50访问闪烁存储器60。换句话说，CPU10在第一方式期间能观察到闪烁存储器60，而在第二方式期间则不能。正如从这些要点能了解到的，在本发明的实施例中，用户代码/数据和重写控制程序被安排在不同的地址空间内。
下面提供在根据本实施例的各方式期间，本实施例微型计算机操作的有关说明。
首先如上文所述，在第一方式期间，用户ROM20被置为允许状态，而重写控制ROM30被置为禁止状态，通过总线转换开关40选择来自CPU的地址总线A-bus1和数据总线D-bus1，图3简要地说明了这种状态。
在图3所示的状态中，CPU10根据存在用户ROM10和闪烁存储器60中的用户代码/数据执行程序。例如在第一方式期间，CPU10的地址空间如图4所示，存放在用户ROM20中的非重写用户代码/数据被安排在“0000H-3000H”区域中，存放在闪烁存储器60中的重写用户代码/数据被安排在“8000H-0FFFFH”区域中。换句话说，在第一方式期间，用户ROM20和闪烁存储器60处于所谓由CPU10“可见”的状态。
如上文所述，在第二方式期间用户ROM20处于禁止状态，重写控制ROM30处于允许状态，总线转换开关40从闪烁控制寄存器50选择地址总线A-bus2和数据总线D-bus2。这种状态简要示于图5。
在图5所示的状态中，CPU10根据存放在重写控制ROM30中的重写控制程序，擦除并重写闪烁存储器60的内容。如从图5能了解到的，在这种情况下CPU10在第二方式期间不能直接访问闪烁存储器60，结果CPU10通过闪烁控制寄存50擦除或重写存放在闪烁存储器60中的内容。换句话说，在第二方式期间，仅仅是重写控制ROM30和闪烁控制寄存器50被置为CPU10“可视”状态，而闪烁存储器60被置为CPU10“不可视”状态。另外，在第二方式期间CPU10的地址变化如图6所示。存放在重写ROM30中的重写控制程序被安排到“0000H-3000H”区域中，闪烁控制寄存器50的存储区域被安排在“4000H-8000H”之间。
正如从图4和图6中能了解到的那样，在本实施例中用户代码/数据和重写控制程序被安排在不同的地址空间。结果，当对存放在重写控制ROM30中的重写控制程序做升级或修改时，重写控制程序不侵占用户代码/数据。
下面给出有关CPU10操作实际例子的说明。
CPU在第一方式期间的操作如图7所示。
首先，第一方式期间CPU10通过访问用户ROM20执行矢量读取(步骤S101)。在这种情况下，矢量读取涉及以下类型的操作CPU10把“0000H”输出到地址总线A-bus1，并从地址空间的“0000H”中读取两字节数据(“复位矢量”)；下一步，CPU把复位矢量指定的数值输出到地址总线A-bus1，并在复位矢量该指定地址上读取大于一个字节(命令代码)的数据，并执行相应的命令代码。象从其它矢量读取的例子中了解到的情形一样，在CPU10解除复位后从“0000H”执行命令代码的结构中，跳转命令取代复位矢量存放在“0000H”，并且CPU10执行这个跳转命令。
下一步CPU执行一般程序，同时查阅存放在用户ROM20中的非重写用户代码/数据和存放在闪烁存储器60中的重写用户代码/数据(步骤S102至步骤S107)。
另一方面，在第二方式期间的CPU的操作如图8所示。
在第二方式期间，通过访问重写控制ROM30，CPU首先执行矢量读取。
然后，CPU继续执行程序(步骤S202)并且执行存放在重写控制ROM30中的重写控制程序(步骤S203)。下一步，闪烁存储器中将作为写目标的地址被放入闪烁控制寄存器50(步骤S204)，被写的数据放入闪烁控制寄存器50，并发出写命令(步骤S205)。然后重复执行步骤S203到步骤S205的程序，直到闪烁存储器60的写操作完成。
虽然已经用专门术语对本发明优选的实施例进行了描述，这种描述仅用于说明目的，还要了解在不脱离以下权利要求的精神和范围的情况下做出的变化和改变。
权利要求
1.一种微型计算机包括—CPU；—电可擦除并可重写的非易失半导体存储器，用于存储重写的用户代码/数据，其是可重写的用户代码/数据中的信息；—掩模ROM，存储非重写用户代码/数据，其是在上述的用户代码/数据和重写控制程序中不需要重写的信息，重写控制程序用于控制存放在非易失半导体存储器中内容的重写；其特征在于上述非重写用户代码/数据和上述重写控制程序被安排在对上述CPU而言不同的地址空间中。
2.在根据权利要求1的微型计算机中，其特征在于上述的CPU包括—第一方式装置，其为非重写用户代码/数据所驻留的空间指定地址，并根据用户代码/数据执行工作程序；—第二方式装置，其为所述重写控制程序所居留的所述地址空间指定地址，并重写上述非易失半导体存储器中的存储信息。
3.在根据权利要求1的微型计算机中，其特征在于上述的掩模ROM包括—第一掩模ROM，用于存储上述非重写的用户代码/数据；和—第二掩模ROM，用于存储上述重写控制程序；其中，上述第一、第二掩模ROM实际上是不同的ROM。
4.根据权利要求1的微型计算机，其特征在于包括—方式信号输入端，用于从外部输入第二方式信号，该信号指示变换到上述第二方式装置；和—方式检测器，其与上述方式信号输入端和上述的第一、第二掩模ROM连接；方式检测器通常既将上述第一掩模ROM置为允许状态，又将第二掩模ROM置为禁止状态，以建立上述第一方式；当上述第二方式信号输入到上述方式信号输入端时，方式检测器检测第二方式信号并通过禁止上述第一掩模ROM并使能上述第二掩模ROM而导致转换到上述的第二方式。
5.根据权利要求1的微型计算机，其特征在于进一步包括—控制寄存器，它与上述的方式检测器连接在一起，在上述第二方式期间，其根据上述CPU的指示，重写上述非易失半导体存储器的存储信息；—总线开关，在上述第一方式期间，与上述方式检测器连接，并为上述非易失半导体存储器把数据总线和地址总线与来自上述CPU的数据总线和地址总线连接，在上述第二方式期间，与来自上述控制寄存器的数据总线和地址总线连接。
6.在根据权利要求1的微型计算机，其特征在于存储在上述非易失半导体存储器中的内容，其驻留在非重写用户代码/数据所在的上述的地址空间中；存储在上述控制寄存器中的内容，其驻留在重写控制程序所在的上述的地址空间中；在上述第二方式期间，非易失半导体存储器与上述CPU是隔离的且不直接查询。
7.根据权利要求5的微型计算机，其特征在于上述的控制寄存器包括—地址指针寄存器，用于在所述第二方式期间，在所述非易失性半导体存储器中设置由所述CPU指定的地址；—写缓冲寄存器，用于设置数据，该数据在上述第二方式期间从上述CPU被重新写入非易失半导体存储器中；—方式控制寄存器，用于把上述CPU的命令接收到上述控制寄存器，以写入非易失半导体存储器中，并根据设置在上述地址指针寄存器中的地址，控制存放在上述写缓冲寄存器中的上述数据写入上述非易失半导体存储器中。
全文摘要
根据本发明的微型计算机,在正常操作和重写控制期间,备有不同的地址空间。因此,当修改重写控制程序时,在没有实际修改用户代码/数据的情况下,可以避免新用户代码/数据的产生。换句话说,微型计算机在正常操作期间的用户ROM与在重写控制期间的重写控制ROM之间进行转换,并且用户代码/数据和重写控制程序被安排在不同的地址空间中。
文档编号G06F15/78GK1201192SQ9810230
公开日1998年12月9日 申请日期1998年5月29日 优先权日1997年5月29日
发明者鹭胜一 申请人:日本电气株式会社