专利名称：流水线型多处理器系统的制作方法
技术领域：
本发明涉及一种流水线型多处理器系统，更具体地说，本发明涉及一种可高速度处理大量数据的流水线型多处理器系统。
这种常规的流水线型多处理器系统包括缓冲器装置以及在每级设有的处理器单元，并且由于在系统中采用的流水线处理，预定的数据处理可同时并依次地在每个处理器单元进行，因此，使用该系统例如，高速处理如图象数据之类的大量顺次数据。
现在参照附图描述这种常规的流水线型多处理器系统。
图3为示出了这种常规流水线型多处理器系统的例子的方框图。参见图3，普通的流水线型多处理器系统包括FIFO缓冲器110-140以及设在数据输入端100和数据输出端200之间的处理器单元210-230，该系统具有共用总线300和共用总线端400。
每个FIFO缓冲器110-140由存储器或寄存器组成，保持有将分别由处理器单元210-230存取的数据。该现有技术使用了先进先出缓冲器装置，该装置首先输出先输入的数据。例如FIFO缓冲器110首先输出首先从数据输入端100加到处理器单元210上的数据。
处理器单元210-230分别接收从FIFO缓冲器110-130来的数据输入，并进行预定数据处理，以分别把处理结果的数据输出到FIFO缓冲器120-140中。例如处理器单元210接收来自FIFO缓冲器110的输入数据，并进行预定数据处理，以把处理结果的数据输出到FIFO缓冲器120中。另外，处理器单元210-230中的每一个可通过共用总线300和共用总线端400访问外部共享资源。
通过流水线处理，即，通过数据输入端100接收如图象数据的大量顺次数据，并在每个处理器单元210-230同时并依次进行预定的数据处理，这种常规的流水线型多处理器系统以高速度处理大量数据，并把处理结果输出到数据输出端200。此时，在进行预定数据处理时，如需要，每个处理器单元210-230通过共用总线300和共用总线端400存取外部共享资源。
图4为示出了常规流水线型多处理器系统的另一个实施例的方框图。参见图4，普通的流水线型多处理器系统包括缓冲器410-440、处理器单元210-240和DMA(直接存储器存取)控制器310，同时具有共用总线300和共用总线端400。
缓冲器410-440中的每个由存储器或寄存器组成。在该现有技术中，缓冲器410-440在数据输入端100和数据输出端200之间是级联联结的。与来自DMA控制器310的控制信号同步地在缓冲器410-440的输入和输出之间的进行数据转换。在这里，缓冲器410-440分别通过处理器单元210-240来存取，以除了当进行数据转换时进行预定数据处理。
在DMA控制器310输出的同时，处理器单元210-240存取加在相应缓冲器410-440上的转换数据，并进行预定数据处理，以在缓冲器410-440存储相应的处理结果作为转换数据。
根据相应的处理器单元210-240的处理完成的结果，DMA控制器310对在缓冲器410-440的输入和输出之间的数据转换进行同步控制。
通过流水线处理，即，通过数据输入端100接收如图象数据的大量顺次数据的输入，与DMA控制器310输出同步地在相应的缓冲器410-440之间进行数据转换，并在每个处理器单元210-240同时并依次进行预定数据处理，该常规流水线型多处理器系统以高速度处理大量数据，并把处理结果输出到数据输出端200。
除了是与相应的处理器单元210-240的处理完成同步地进行相应的缓冲器410-440之间的数据转换外，上述流水线型处理与图3中的现有技术相同。并且在需要时，处理器单元210-240通过共用总线300和共用总线端400存取外部共享资源，以进行预定数据处理。
然而，这些常规的流水线型多处理器系统具有一些不足，因为可进行外部监测的处理结果仅仅是在数据输出端的输出数据，内部流水线处理的多个数据处理中的错误操作不能直接地确定，因此需要很多的测试阶段或调试阶段。
本发明的第一个目的是提供一种流水线型多处理器系统，该系统可使测试或调试阶段的次数明显地减少。
本发明的第二个目的是提供一种流水线型多处理器系统，该系统可在不影响从共享资源中存取的情况下，在操作中实时对每个处理器单元的处理结果进行外部监控。
根据本发明的一个方面，流水线型多处理器系统包括
一组用以进行流水线处理数据的处理器单元；一组缓冲器装置，该装置用以保持输入的数据和相应处理器单元的处理结果，该缓冲器装置和该处理器单元在数据输入和数据输出装置之间依次级联；及输出装置，该装置用于可选择地输出所述每个处理器单元的处理结果，以在调试时监测。
在最佳的结构中，输出装置可选择地把所述的相应处理结果之一输出到共用总线上，该共用总线在调试时响应信号使外部共享资源与所述每个处理器单元连接。
在另一个最佳结构中，对应于各处理器单元设有多个(in the plural)所述输出装置。
在另一个最佳结构中，除了在最后一级的处理器单元外，对应于处理器单元设有多个输出装置。
根据本发明的另一个方面，一种流水线型多处理器系统包括一组缓冲器装置，该装置在数据输入和输出装置之间是级联的，用以保存并转换数据；一组处理器单元，该单元用于访问所述相应缓冲器装置，以进行流水线处理DMA控制器，该控制器用于响应每个处理器单元处理完成的结果后，在相应的缓冲器装置之间进行数据转换的同步控制；以及输出装置，该装置用于可选择地在外部从所述每个缓冲器装置中输出转换数据，用于在调试的同时进行监测。
在最佳的结构中，输出装置包括控制装置，该控制装置响应控制信号进行控制，用于选择相应转换数据之一，并把选择的数据输出到由各个处理器单元共享的调试总线上，用以在调试时进行监测。
在另一个最佳结构中，输出装置包括门电路，该门电路响应控制装置的输出，用于选通每个转换数据，并把所述转换数据输出到所述调试总线上以进行监测。
在另一个最佳的结构中，输出装置包括一组门电路，该门电路用于选通对于每个缓冲器装置的每个转换数据，并把转换数据输出到调试总线上以进行监测，输出装置还包括控制装置，该控制装置用于选择所述门电路，该门电路可输出转换数据，用以在调试同时根据控制信号进行监测。
在另一个最佳结构中，所述输出装置包括一组门电路，该门电路用于选通对除了在最后一级的所述缓冲器装置之外的所述每个缓冲器装置的每个转换数据，并把所述转换数据输出到所述调试总线上，以进行监测，输出装置还包括控制装置，该控制装置用于选择所述门电路，该门电路可输出所述转换数据，用以在调试同时根据控制信号进行监测。
从下面的详细描述中，本发明的目的、特征和优点将体现得很清楚。
可通过下面的详细说明及本发明最佳实施例的附图对本发明更充分地理解，然而说明书和附图不能限制本发明，而仅仅用于解释和理解本发明。
在附图中
图1为示出了本发明的流水线型多处理器系统的第一实施例的方框图；图2为示出了本发明的流水线型多处理器系统的第二实施例的方框图；图3为示出了常规的流水线型多处理器系统的一个例子的方框图；图4为示出了常规的流水线型多处理器系统的另一个例子的方框图；在后面通过参照附图将讨论本发明的最佳实施例。在下面的描述中，将陈述多个特定的细节，从而提供对本发明的完全理解。然而，对那些本领域技术人员来说，很显然本发明在没有这些特定细节也可以实施。另外，公知的结构没有详细示出，以使本发明更清楚。
图1为示出了本发明的流水线型多处理器系统的第一实施例结构的方框图。
参见图1，本实施例的流水线型多处理器系统包括FIFO缓冲器11-14和设在数据输入端10和数据输出端20之间的处理器单元21-23，并具有共用总线30和共用总线端40，还进一步包括调试单元51和52。这些元件除了测试单元51和52外，与图3中示出的对应部分是相同的。
FIFO缓冲器11-14保持有由处理器单元21-23分别待存取的数据。例如FIFO缓冲器11，首先把先从数据输入端10输入的数据输出到处理器单元21中。
处理器单元21-23接收从FIFO缓冲器11-13来的数据输入，以进行预定数据处理，并把处理结果的数据分别输出到FIFO缓冲器12-14中。例如处理器单元21接收从FIFO缓冲器11来的数据输入，以进行预定数据处理，并把处理结果的数据输出到FIFO缓冲器12中。每个处理器单元21-23通过共用总线30和共用总线端40访问未示出的外部共享资源。
输入到FIFO缓冲器12和13的数据分别加在了调试单元51和52上。另外，调试单元51和52的输出端连接到共用总线30上，于是调试单元51和52的内容可通过共用总线30输出。
根据控制信号CS的控制，每个调试单元51和52在调试时，选择相应处理器单元21-23的处理结果中的一个，并为了监测，把选择的结果输出到共用总线30上，该总线与外部共享资源和相应的处理器单元21-23连接。输入到缓冲器12和13，即，在处理器单元21和处理器单元22得到的处理结果可在共用总线端40被监测。
对于第一和最后一级，由于它们可在数据输入端10和数据输出端20处被监测，于是没有装调试单元。
接下来描述上述系统的操作。在通过数据输入端10接收如图象数据的大量顺次数据的输入，并在每个处理器单元21-23同时并依次进行预定数据处理后，即，在进行流水线处理后，本实施例的流水线型多处理器系统以高速度处理大量数据，以把最后处理数据输出到数据输出端20。
与此同时，在调试时，调试单元51和52选择处理器单元21和22的一个处理结果，并把它输出到共用总线30上，然后输出到共用总线端40上，用以根据控制信号CS来进行监测。
结果，例如，加在数据输入端10上的输入数据和通过处理器单元21而得到的处理结果可检查处理器单元21是否正常工作，其中通过处理器单元21而得到的处理结果通过调试单元51而可选择地输出到共用总线端40上。而且，通过处理器单元21而得到的处理结果和通过处理器单元22而得到的处理结果可检查处理器单元22是否正常地工作。其中通过处理器单元21而得到的处理结果通过调试单元51可选择地输出到共用总线端40上；通过处理器单元22而得到的处理结果通过调试单元52可选择地输出到共用总线端40上。另外，通过处理器单元22而得到的处理结果和通过处理器单元23而在数据输出端20得到的处理结果可检查处理器单元23是否正常地工作，其中通过处理器单元22而得到的处理结果通过调试单元52可选择地输出到共用总线端40上。
如上所述，待处理的输入数据和处理的数据可检查每个处理器单元是否正常地工作。
图2为本发明的第二实施例的流水线型多处理器系统的结构方框图。
参见图2，本实施例的流水线型多处理器系统包括缓冲器41-44，处理器单元21-24以及DMA控制器31，并具有共用总线30和共用总线端40，还包括调试控制器61和门电路71-73，并具有可由各处理器单元21-24共用的调试总线60和调试总线端70。
除了调试控制器61和门电路71-73以外的部分与图4中所示的对应部分是相同的。更具体地说缓冲器41-44每个均由存储器或寄存器组成，并在数据输入端10和数据输出端20之间是级联的。在控制信号从DMA控制器31传来的同时，执行在相应的缓冲器41-44的输入和输出之间的数据转换。在这里，缓冲器41-44分别通过处理器单元21-24而存取，以除了在进行数据转换时外进行预定数据处理。另外，在DMA控制器31的输出同时，处理器单元21-24分别存取保持在缓冲器41-44上的转换数据，以进行预定数据处理，并在缓冲器41-44上存储处理结果作为转换数据。在响应处理器单元21-24的处理完成，DMA控制器31在相应的缓冲器41-44的输入和输出之间进行转换数据的同步控制。
通过数据输入端10提供待处理的数据，并在第一级在DMA控制器31的控制下，存储在缓冲器41中。通过处理器单元21处理该数据并在处理完成后，在DMA控制器31控制下，处理结果存储在下一级的缓冲器42中。然后，在最后一级的处理完成后，处理结果在DMA控制器31的控制下，通过数据输出端20输出。
调试控制器61在调试中根据控制信号CS进行控制，于是可选择相应的缓冲器41-44的转换数据中的一个，并把该数据输出，用以监测由各处理器单元21-24共用的调试总线60。
在各级的缓冲器41-44之间设有门电路71-73，用以选通对各缓冲器41-44的转换数据，并把该数据输出到调试总线60，用以在调试控制器60的控制下进行监测。
正如在第一级和最后级，由于可在数据输入端10和数据输出端20进行监测，于是没有设门电路。
下面描述本实施例的系统的操作。在通过数据输入端10接收如图象数据的大量顺次数据后，在DMA控制器31的输出的同时，在各缓冲器41-44之间进行数据转换，并在每个处理器单元21-23同时并依次进行预定数据处理，即，通过进行流水线处理，本实施例的流水线型多处理器单元系统以高速度处理大量数据，并把数据输出到数据输出端20。
与此同时，在调试的同时，调试控制器61根据控制信号CS进行控制，用以选择门电路71-73的一个，于是选择的门电路选通相应的缓冲器的转换数据，并把该数据输出到调试总线60上，然后输出到调试总线端70上用以监测。
结果，例如，加在数据输入端10上的输入数据以及通过处理器单元21而得到的处理结果可检查处理器单元21是否正常地工作，其中通过处理器单元21而得到的处理结果通过门电路71输出到调试总线端70上。而且，通过处理器单元21而得到的处理结果和通过处理器单元22而得到的处理结果可检查处理器单元22是否正常地工作，其中通过处理器单元21而得到的处理结果通过门电路71而输出到调试总线端70上，通过处理器单元22而得到的处理结果通过门电路72而输出到调试总线70上。通过处理器单元22而得到的处理结果和通过处理器单元23而得到的处理结果可检查处理器单元23是否正常地工作。其中通过处理器单元22而得到的处理结果通过门电路72而输出到调试总线端70上，通过处理器单元23而得到的处理结果通过门电路73而输出到调试总线70上。另外，通过处理器单元23而得到的处理结果和通过处理器单元24而在数据输出端20得到的处理结果可检查处理器单元24是否正常地工作，其中通过处理器单元23而得到的处理结果通过门电路73而输出到调试总线端70上。
由于本实施例的流水线型多处理器系统在调试时，不仅使用共用总线30和共用总线端40，也使用用于调试的调试总线60和调试总线端70，系统可在实时操作中，在不影响存取共享资源的情况下，在外部实时监测各处理器单元21-24的处理结果。因此可在实时处理中进行调试。
虽然这样构成了上述第二实施例，于是在相应级的缓冲器的数据可在享用调试总线60时输出到调试总线端70上，但是可不带调试总线60和调试总线端70时，在每个门电路71-73设有调试输出端。
如上所述，本发明的流水线型多处理器系统具有的效果是在调试时，选择相应处理器的其中一个处理结果，并把该结果输出，用以在一组数据处理中监测而直接指出错误操作，该组数据处理在系统中同时并依次流水线处理，这样可显著地减少了测试阶段或调试阶段的次数。
虽然就可作为示范的实施例示出并描述了本发明，本领域的技术人员可以知道，在不脱离本发明的精神和范围情况下，可进行上述以及其它的各种变化、删除及附加。这样，本发明不能理解为限定在上述的特定实施例中，而包括所有可能的实施例，该实施例可包括在与附加权利要求中表述的特征包含的的范围及其等同特征内。
权利要求
1．一种流水线型多处理器系统，包括一组用以进行流水线处理数据的处理器单元(21-23)；一组缓冲器装置(11-14)，该装置用以保持输入的数据和相应处理器单元的处理结果，所述缓冲器装置和所述处理器单元在数据输入和数据输出装置(10、20)之间依次级联；及输出装置(51、52)，该装置用于可选择地输出所述每个处理器单元的处理结果，以在调试时监测。
2．根据权利要求1所述的流水线型多处理器系统，其特征在于所述输出装置(51、52)可选择地把所述的相应处理结果输出到共用总线上，该共用总线在调试时，根据控制信号使外部共享资源与所述每个处理器单元连接。
3．根据权利要求1所述的流水线型多处理器系统，其特征在于对应于所述各处理器单元设有多个(in the plural)所述输出装置(51、52)。
4．根据权利要求1所述的流水线型多处理器系统，其特征在于除了在最后一级的所述处理器单元外，对应于所述处理器单元设有多个所述输出装置(51、52)。
5．一种流水线型多处理器系统，包括一组缓冲器装置(41-44)，该装置在数据输入和输出装置(10、20)之间是级联的，用以保持并转换数据；一组处理器单元(21-24)，该单元用于访问所述相应缓冲器装置，以进行流水线处理；DMA控制器(31)，该控制器用于响应所述每个处理器单元处理完成的结果，同步控制所述相应的缓冲器装置之间的数据转换的；以及输出装置，该装置用于可选择地从所述每个缓冲器装置中输出转换数据，用于在调试的同时进行监测。
6．根据权利要求5所述的流水线型多处理器系统，其特征在于所述输出装置包括控制装置(61)，该控制装置响应控制信号进行控制，用于选择所述相应转换数据之一，并把选择的数据输出到由所述各个处理器单元共享的调试总线上，用以在调试时进行监测。
7．根据权利要求5所述的流水线型多处理器系统，其特征在于所述输出装置包括门电路，该门电路响应所述控制装置的输出，用于选通每个所述转换数据，并把所述转换数据输出到所述调试总线上以进行监测。
8．根据权利要求5所述的流水线型多处理器系统，其特征在于所述输出装置包括一组门电路(71-73)，该门电路用于选通所述每个缓冲器装置的每个转换数据，并把所述转换数据输出到所述调试总线上，以进行监测，以及控制装置(61)，该控制装置用于选择所述门电路，该门电路可输出所述转换数据，用以在调试同时根据控制信号进行监测。
9．根据权利要求5所述的流水线型多处理器系统，其特征在于所述输出装置包括一组门电路(71-73)，该门电路用于对除在最后一级的所述缓冲器装置之外的所述每个缓冲器装置选通每个转换数据，并把所述转换数据输出到所述调试总线上，以进行监测。控制装置(61)，该控制装置用于选择所述门电路，该门电路可输出所述转换数据，用以在调试同时根据控制信号进行监测。
全文摘要
一种流水线型多处理器系统,包括一组处理器单元(21—23),一组缓冲器(11—14)及调试单元(51、52)。该处理器单元(21—23)用于流水线处理数据;该缓冲器(11—14)保持输入数据和每个处理器单元的处理结果;缓冲器和处理器单元在数据输入和输出之间依次级联,调试单元(51、52)用于可选择地在外部输出每个处理器单元的处理结果,以在调试时进行监控。
文档编号G06F11/28GK1232219SQ9910553
公开日1999年10月20日 申请日期1999年3月23日 优先权日1998年3月23日
发明者小池庸夫 申请人:日本电气株式会社