一种防止因vr的上mos击穿烧毁cpu的设计方法
【技术领域】
[0001]本发明涉及服务器DC电源设计领域，尤其涉及一种防止因VR的上MOS击穿烧毁CPU的设计方法。
【背景技术】
[0002]在现在的服务器主板供电系统中，CPU供电部分的VR (电压调整:VoltageRegulator)设计是重中之重。而无论是数字电源和模拟电源都无法避免的一个问题就是:在一组多相供电的VR线路中，一旦VR的其中一相的上MOS烧毁，主板的上的12V电压就会在瞬间通过电感直接连接到CPU，造成CPU因电压过高被烧毁。目前传统的服务器在产线测试和实际应用中，由于产线制程不良或者使用时间过久，造成VR的上MOS被击穿而烧毁CPU，从而造成二次损失，而且服务器CPU的价格昂贵。这给企业带来了极大的成本。
【发明内容】
[0003]为了解决以上的问题，本文提出一种防止因VR的上MOS击穿烧毁CPU的设计方法。
[0004]本发明主要思想是:通过侦测VR输入电容两端的电压来判断VR的上MOS是否被击穿，当输入电容两端的电压低于设定的电压值，则相应的线路会立即触发12V对地导通；同时，系统的12V触发短路保护，切断系统供电，从而实现对CPU的保护，防止CPU因电压过高被烧毁。
[0005]本发明所采用的技术方案如下:
在输入电容端并联一个PM0S，通过输入电容两端的电压值侦测，来判定是否VR的上MOS是否发生击穿，一但上MOS发生击穿，立即把P12V拉低，并触发输入电压的短路保护，从而实现整个系统掉电，保护CPU不会被烧坏。
[0006]改进前的VR的线路:如果VR的上MOS被击穿，则P12V_CPU0就会通过上MOS直接和PV_VCCP_CPU0相连接，而PV_VCCP_CPU0是CPU的供电电源，所以一旦上MOS被击穿，就相当于CPU直接连接到12V上，造成MOS烧毁；
本发明通过在输入电容的两端增加一个PMOS实现；这样，当VR的上MOS发生击穿时，输入电容两端的电压就会降低，一旦降低的电压值小于3.3V(如果把G极电压设置的更高，则触发的就会更早)，PMOS的VGS小于0，PMOS就会打开，P12V_CPU0就会与GND直接相连，电压为零。这时候AC电源就会认为P12V_CPU0对地短路，触发短路保护，关闭电源，从而避免CPU被烧毁。
【附图说明】
[0007]图1为改进前的VR的线路的连接方式示意图。
[0008]图2为本发明的VR的线路的连接方式示意图。
【具体实施方式】
[0009]下面参照附图1、2，通过【具体实施方式】，对本发明进一步说明:
如图1所示是改进前的VR原理示意图:可以看到，如果VR的上MOS被击穿，则P12V_CPUO就会通过上MOS直接和PV_VCCP_CPU0相连接，而PV_VCCP_CPU0是CPU的供电电源，所以一旦上MOS被击穿，就相当于CPU直接连接到12V上，造成MOS烧毁；
如图2所示是改进后的设计方法(即本文所提出的)，通过在输入电容的两端增加一个PMOS实现；这样，当VR的上MOS发生击穿时，输入电容两端的电压就会降低，一旦降低的电压值小于3.3V (如果把G极电压设置的更高，则触发的就会更早)，PMOS的VGS小于0，PM0S就会打开，P12V_CPU0就会与GND直接相连，电压为零。这时候AC电源就会认为P12V_CPU0对地短路，触发短路保护，关闭电源，从而避免CPU被烧毁。
[0010]I)、根据VR设计的原理计算出:VR供电输入端的12V在VR正常工作时，输入电容两端的的电压的波动范围，确定最小电压，一般大于1V ；
2)、结合VR的输出电压值(一般小于2V)，参考步骤I的理论最小值，在二者之间去一个合理的电平取值，一般建议取3.3V ；
3)、在输入电容端并联一个PMOS，PMOS的G极连接3.3V电压，S极连接输入电容的正极，D极连接地。
[0011]通过以上实施步骤，即可完成防止CPU烧坏的保护线路的设计。
【主权项】
1.一种防止因VR的上MOS击穿烧毁CPU的设计方法，其特征在于， 在输入电容端并联一个PM0S，通过侦测VR输入电容两端的电压来判断VR的上MOS是否被击穿；一但上MOS发生击穿，立即把P12V拉低，并触发输入电压的短路保护，从而实现整个系统掉电，保护CPU不会被烧坏。
2.根据权利要求1所述的方法，其特征在于，当输入电容两端的电压低于设定的电压值，则立即触发12V的电压对地导通，系统的12V触发短路保护，切断系统供电链路。
3.根据权利要求1所述的方法，其特征在于，PMOS的G极连接3.3V电压，S极连接输入电容的正极，D极连接地。
【专利摘要】本发明提供一种防止因VR的上MOS击穿烧毁CPU的设计方法，涉及服务器DC电源设计领域，在输入电容的两端增加一个PMOS，通过侦测VR输入电容两端的电压来判断VR的上MOS是否被击穿；一但上MOS发生击穿，立即把P12V拉低，并触发输入电压的短路保护，从而实现整个系统掉电，保护CPU不会被烧坏。
【IPC分类】H02H3-24, G06F1-28
【公开号】CN104571450
【申请号】CN201510066183
【发明人】吴福宽, 武宁
【申请人】浪潮电子信息产业股份有限公司
【公开日】2015年4月29日
【申请日】2015年2月9日