一种提高信号完整性的pin field出线设计方法
【技术领域】
[0001]本发明涉及服务器主板研发技术领域，具体地说是一种实用性强、提高信号完整性的pin field出线设计方法。
【背景技术】
[0002]伴随着云计算的到来，服务器的发展迅速崛起。在服务器的设计中，信号速率越来越高，为提高信号完整性，高速信号优化设计也逐渐成为发展的趋势。
[0003]在高速信号链路中，PCB的长距离传输线、材料介质、连接器、过孔等因素对信号都会造成很大损耗。尤其在出线端pinfield区域，如图1所示，pin field区域为芯片下方信号Pin分布的区域，该区域信号和过孔密集，串扰也较大，尤其过孔在垂直电磁场分布带来的串扰问题，严重影响信号质量。
[0004]为解决上述该问题，现提供一种提高信号完整性的pin field出线设计方法，该方法是在pinfield出线端采用攻击信号远离受害信号、增加GND过孔设计，使得pinfield出线端的串扰尽可能的降低，达到提高信号完整性的目的。
【发明内容】
[0005]本发明的技术任务是针对以上不足之处，提供一种实用性强、提高信号完整性的pin field出线设计方法。
[0006]一种提高信号完整性的pin field出线设计方法，其具体实现过程为:
在芯片下方信号pin分布的区域pin field区域的出线端，将攻击信号远离受害信号，降低高速信号间的串扰，所述攻击信号为噪声源所在的信号，受害信号为有噪声产生的信号。
[0007]所述攻击信号与受害信号的远离操作过程为:
首先对芯片上layout走线设计通过仿真工具进行仿真分析；
在得到的仿真结果中，查看时域串扰，然后根据串扰结果得出每根信号线的攻击信号强弱的排名；
根据攻击信号的强弱排名，在芯片的板卡上找到最强攻击信号与受害信号距离最近的位置，即pinfield区域；
在该区域将攻击信号远离受害信号。
[0008]所述仿真工具采用Sigrity Speed2000_SI Metric，然后进行时域串扰仿真分析。
[0009]所述pinfield区域内还开设有若干GND过孔，使得pinfield出线端的串扰降低，达到提高信号完整性的目的。
[0010]本发明的一种提高信号完整性的pin field出线设计方法，具有以下优点:
本发明提出的一种提高信号完整性的pin field出线设计方法，在pinfield出线端采用攻击信号远离受害信号、增加GND过孔设计，使得pinfield出线端的串扰尽可能的降低，达到提高信号完整性的目的，实用性强，易于推广。
【附图说明】
[0011]附图1为pinfield出线端优化前示意图。
[0012]附图2为pinfield出线端优化后示意图。
[0013]附图3为pinfield出线端仿真优化前时域串扰示意图。
[0014]附图4为pinfield出线端仿真优化后时域串扰示意图。
【具体实施方式】
[0015]下面结合附图和具体实施例对本发明作进一步说明。
[0016]现提供一种提高信号完整性的pin field出线设计方法，其具体实现过程为:
在芯片下方信号pin分布的区域pin field区域的出线端，pin field区域信号和过孔密集，串扰也较大；将攻击信号远离受害信号，使得Pinfield出线端的串扰尽可能的降低，达到提高信号完整性的目的，所述攻击信号为噪声源所在的信号，受害信号为有噪声产生的信号。
[0017]如附图1、图2所示，图中左边为攻击线，右边为受害线。
[0018]所述攻击信号与受害信号的远离操作过程为:
首先对芯片上layout走线设计通过仿真工具进行仿真分析；
任何一对信号之间都存在串扰，通常把噪声源所在的信号称为攻击信号，而把有噪声产生的信号称为受害信号。为便于分析，以下均把处于下方的差分信号作为为受害信号。
[0019]在得到的仿真结果中，查看时域串扰，然后根据串扰结果得出每根信号线的攻击信号强弱的排名；
在得到的仿真结果中，不仅可以看到时域串扰，而且可以看每根信号线的攻击信号强弱的排名。根据攻击信号的强弱排名，可以在板卡上找到最强攻击信号与受害信号距离最近的位置，通常这个位置就是pinfield区域，因为该区域信号线及过孔密集，正是串扰最厉害的地方。
[0020]在该区域将攻击信号远离受害信号。
[0021]如附图3、附图4所示的仿真优化前后对比可知，仿真结果与未优化前进行对比分析，结果显示串扰明显降低。
[0022]所述仿真工具采用Sigrity Speed2000_SI Metric，然后进行时域串扰仿真分析。
[0023]所述pinfield区域内还开设有若干GND过孔，使得pinfield出线端的串扰降低，达到提高信号完整性的目的。
[0024]上述【具体实施方式】仅是本发明的具体个案，本发明的专利保护范围包括但不限于上述【具体实施方式】，任何符合本发明的一种提高信号完整性的Pin field出线设计方法的权利要求书的且任何所述技术领域的普通技术人员对其所做的适当变化或替换，皆应落入本发明的专利保护范围。
【主权项】
1.一种提高信号完整性的pin field出线设计方法，其特征在于，具体实现过程为，在芯片下方信号Pin分布的区域pin field区域的出线端，将攻击信号远离受害信号，降低高速信号间的串扰，所述攻击信号为噪声源所在的信号，受害信号为有噪声产生的信号。2.根据权利要求1所述的一种提高信号完整性的pinfield出线设计方法，其特征在于，所述攻击信号与受害信号的远离操作过程为: 首先对芯片上layout走线设计通过仿真工具进行仿真分析； 在得到的仿真结果中，查看时域串扰，然后根据串扰结果得出每根信号线的攻击信号强弱的排名； 根据攻击信号的强弱排名，在芯片的板卡上找到最强攻击信号与受害信号距离最近的位置，即pinfield区域； 在该区域将攻击信号远离受害信号。3.根据权利要求2所述的一种提高信号完整性的pinfield出线设计方法，其特征在于，所述仿真工具采用Sigrity Speed2000_SI Metric，然后进行时域串扰仿真分析。4.根据权利要求1-3任一所述的一种提高信号完整性的pinfield出线设计方法，其特征在于，所述pinfield区域内还开设有若干GND过孔，使得pinfield出线端的串扰降低，达到提高信号完整性的目的。
【专利摘要】本发明公开了一种提高信号完整性的pin field出线设计方法，具体实现过程为，在芯片下方信号pin分布的区域pin field区域的出线端，将攻击信号远离受害信号，降低高速信号间的串扰，所述攻击信号为噪声源所在的信号，受害信号为有噪声产生的信号。该一种提高信号完整性的pin field出线设计方法与现有技术相比，在pinfield出线端采用攻击信号远离受害信号、增加GND过孔设计，使得pinfield出线端的串扰尽可能的降低，达到提高信号完整性的目的，实用性强。
【IPC分类】G06F17/50
【公开号】CN104899363
【申请号】CN201510275605
【发明人】李永翠, 武宁
【申请人】浪潮电子信息产业股份有限公司
【公开日】2015年9月9日
【申请日】2015年5月27日