一种采用自适应网格划分和滑动窗口技术快速计算sram失效概率的方法
【专利摘要】本发明属半导体可制造性设计领域，具体涉及考虑深亚微米工艺扰动的SRAM快速失效概率仿真计算方法。本方法中，通过在参数空间内进行椭球体变换，并采用自适应网格划分和滑动窗口方法，该方法能大幅减小采样量，获得符合精度要求的SRAM失效概率以及参数空间的失效边界信息。本发明采用精确的SPICE仿真，不依赖经验和半经验的模型；且仿真过程精度高、仿真次数少，能达到快速计算的目的；本发明方法不仅得到SRAM失效概率而且得到参数空间失效边界分布，有利于电路的优化设计。
【专利说明】
一种采用自适应网格划分和滑动窗口技术快速计算SRAM 失效概率的方法
技术领域
[0001] 本发明涉及半导体设计中考虑纳米工艺扰动的SRAM失效概率计算领域，具体涉 及一种采用自适应网格划分和滑动窗口技术快速计算SRAM失效概率的方法。
【背景技术】
[0002] 研究显示，随着纳米集成电路制造工艺特征尺寸不断下降，工艺扰动和随机偏差 显著影响电路的性能。通常，在SRAM电路设计中，SRAM存储单元一般采用最小尺寸设计， 使得设计裕量较小；同时一个SRAM芯片中包含上百万个存储单元，即使一个存储单元的失 效概率很高，SRAM芯片的失效概率也可能达不到设计要求。
[0003] 由于SRAM存储单元的失效是一个极小概率事件，若采用传统的Monte Carlo方法 计算存储单元的失效概率，需数百万次采样才可能得到一个失效采样点，因此在高维参数 空间中，快速计算存储单元的失效属于极端事件仿真，是一个具有挑战性的难题。
[0004] 为了提高仿真速度，避免调用耗时的SPICE仿真，国际上提出了对SRAM存储单元 行为级建模的解析和半解析方法；其中Aghababa等提出一种通过晶体管的I-V特性曲线得 到相对精确的SRAM存储单元读操作裕度模型，然后通过Jacobian矩阵计算联合密度分布 函数；但是由于对极小概率事件估计存在误差以及晶体管的二阶效应很难用解析式表达， 因此该解析法在精度上存在局限。
[0005] 另一方面，由于电路SPICE仿真结果是被业界认可的，因此基于SPICE仿真的方 法逐渐得到重视。目前基于SPICE仿真的方法有：重要性采样法（Important Sampling， IS)、极值定理法、边界法、球坐标法等。重要性采样法是一种有效计算极小估计的方法。 Kanj等提出了混合重要采样方法；Dolecek等通过最小范数原则（norm minimization principle)来估计重要性采样的偏移量；Qazi等提出了基于球坐标的重要性采样方法； katayama等采用扩展球（expanding sphere)寻找最可能的失效区域，然后采用时序采样 法；Dong等通过有选择的Gibbs采样方法遍历每个维度的失效区域；Sun等采用可变西格 玛（scaled-sigma)的采样方法。由于SRAM存储单元具有很强的非线性特性，在所有采样 方法中，最核心的问题是如何找到最合适的概率密度函数，以及合适的起始采样点。上述采 样方法寻找合适概率密度函数的过程都比较复杂，并且在高维下存在运算量急剧增大的困 难。
[0006] 在极值定理法方面，Singhee等通过极值定理来估计SRAM存储单元性能的尾分布 (tail distributions)模型。该方法首先基于模型产生大量的采样点，然后通过尾分布模 型过滤掉成功的米样点，仅仿真可能失效的米样点，最终得到SRAM存储单兀的失效概率。 尽管该方法计算效率较高，但无法获得参数空间失效边界。
[0007] 在边界法方面，Srivastava等和Gu等分别提出了 Euler-Newton曲面追踪法和非 线性曲面采样法。这两种方法都是基于求解参数空间的失效边界，然后通过参数空间失效 概率密度积分计算失效率。边界法在低维空间中非常有效，但在高维空间中计算量呈指数 增长。
[0008] 在球坐标法方面，Fonseca等提出了球采样方法，通过简单的Monte-Carlo对球半 径方向进行采样，然后在半径射线方向计算失效点，但该方法的精度偏低。
[0009] 针对上述方法存在的不足，本申请的发明人拟提供一种采用自适应网格划分和滑 动窗口技术快速计算SRAM失效概率的方法。
[0010] 与本发明相关的参考文献有：
[0011] [1]M. Hane, T. Ikezawa, and T. Ezaki, Atomistic 3D process/device simulation considering gate line-edge roughness and poly-Si random crystal orientation effects，IEDM Tech. Dig.，2003, pp. 9. 5. 1 - 9. 5. 4.
[0012] [2]K. Takeuchi, T. Tatsumi, and A. Furukawa, Channel engineering for the reduction of random-dopant-placement-induced threshold voltage fluctuation，Tech. Dig. of IEDM' 97, Dec. 1997, pp. 841 - 844.
[0013] [3]D. Sylvester, K. Agarwal, S. Shah, Variability in nanometer CMOS : Impact, analysis, and minimization, ELSEVIER J. INTEGRATION, the VLSI journal，Vol. 41，Issue 3, May，2008, pp. 319-339.
[0014] [4] A. J. Bhavnagarwala, X. Tang, and J. D. Meindl, The impact of intrinsic device fluctuations on CMOS SRAM cell stability, IEEE J. Solid-State Circuits, vo I. 36, no. 4, Apr. 2001, pp. 658 - 665.
[0015] [5] S. Mukhopadhyay, H. Mahmoodi, and K. Roy, Statistical design and optimization of SRAM cell for yield enhancement,Proc. IEEE/ACM Int.Conf. CAD, 2004, pp. 10 - 13.
[0016] [6]B.H.Calhoun and A.Chandrakasan, Analyzing static noise margin for sub-threshold SRAM in 65 nm CMOS, Proc. Eur. Solid State Circuits Conf. , 2005, pp. 363 - 366.
[0017] [7]H. Aghababa, B. Ebrahimi, A. Afzali-Kusha and M. Pedram, Probability calculation of read failures in nano-scaled SRAM cells underprocess variations, ELSEVIER J.Microelectronics Reliability，Vol. 52，Issue II, Nov. ,2012, pp. 2805-2811.
[0018] [8]F. Gong, Y. Shi, H. Yu and L. He, Parametric Yield Estimation for SRAM CelIs: Concepts,Algorithms and Challenged，ACM/IEEE 47th Design Automation Conference Knowledge Center, 2010.
[0019] [9]A. Singhee and R. A. Rutenbar, Extreme Statistics in Nanoscale Memory Design,Springer, 2010.
[0020] [10]R. Kanj, R. Joshi, and S. Nassif, Mixture importance sampling and its application to the analysis of SRAM designs in the presence of rare event failures，Proc. IEEE/ACM Des. Autom. Conf.，2006, pp. 69 - 72.
[0021] [11]L. Dolecek, M. Qazi, D. Shah, and A. Chandrakasan, Breaking the simulation barrier:SRAM evaluation through norm minimization, ICCAD, 2008, pp. 322-329.
[0022] [12]M. Qazi, M. Tikekar, L. Dolecek, D. Shah, and A. Chandrakasan, Loop flattening&spherical sampling:Highly efficient model reduction techniques for SRAM yield analysis, Proc. of DATE 2010, Mar. 2010, pp. 801 - 806.
[0023] [13]K. Katayama, S. Hagiwara, H. Tsutsui, H. Ochi and T. Sato, Sequential Importance Sampling for Low-Probability and High-Dimensional SRAM Yield Analysis, Proc. of ICCAD 2010, Jun. 2010, pp. 703 - 708.
[0024] [14]C. Dong and X. Li,Efficient SRAM Failure Rate Prediction via Gibbs Sampling, Proc. of ICCAD 2011, Jun. 2011, pp. 200 - 205.
[0025] [15] S. Sun, X. Li, H. liu, K. Luo and B. Gu, Fast Statistical Analysis of Rare Circuit Failure Events via Scaled-Sigma Sampling for High-Dimensional Variation Space, Proc. of ICCAD 2013, Jun. 2013, pp. 478 - 485.
[0026] [16]B. Li, T. Bengtsson and P. B i eke 1，Cur s e_o f _d imen s i onal i t y revisited:Collapse of importance sampling in very high-dimensional system, Technical Report No. 695, Department of Statistic,UC-Berkeley, 2005.
[0027] [17] T. Bengtsson, P. Bickel and B. Li, Cur se-〇 f-d imen s i onal i t y revisited:Collapse of the particle filter in very large scale systems, IMS Collections,Probability and Statistics:Essays in Honor of David A. Freedman, 2008, pp. 316-334.
[0028] [18] A. Singhee and R. A. Rutenbar, Statistical blockade : Very Fast Statistical Simulation and Modeling of Rare Circuit Events and Its Application to Memory Design, IEEE T. CAD, VOL. 28, NO. 8, 2009, pp. 1176-1189.
[0029] [19]A. Singhee and R. A. Rutenbar，Statistical blockade: A novel method for very fast Monte Carlo simulation of rare circuit events, and its application, Proc. Des. Autom. Test Eur. , 2007, pp. 1-6.
[0030] [20]Srivastava S, Roychowdhury J，Rapid estimation of the probability of SRAM failure due to M0S threshold variations. In Custom integrated circuits conference, Proceedings of the IEEE 2007,Sep.,2007.
[0031] [21] Chenjie Gu and Roychowdhury J, An efficient, fully nonlinear, variability-aware non monte-carlo yield estimation procedure with applications to SRAM cells and ring oscillators, Proceedings of the Asia and South Pacific design automation conference ASPDAC 2008, March 2008, pp 754 - 761.
[0032] [22] R. A. Fonseca, L. Dilillo, A. Bosio, P. Girard, S. Pravossoudovitch, A. Virazel,and N. Badereddine, A Statistical Simulation Method for Reliability Analysis of SRAM Core-Cells，DAC，2010,pp. 853-856.。
【发明内容】
[0033] 本发明的目的是克服现有技术的缺陷，提供一种考虑纳米工艺扰动下的快速SRAM 失效概率仿真方法。具体涉及一种采用自适应网格划分和滑动窗口技术快速计算SRAM失 效概率的方法。本发明方法中在参数空间内进行椭球体变换，并采用自适应网格划分和滑 动窗口，该方法能大幅减小采样量，获得符合精度要求的SRAM失效概率。
[0034] 本发明中，首先对SRAM存储单元电路工艺扰动的参数空间进行椭球体压缩变化； 然后采用自适应的网格划分，在椭球方向角的参数空间中划分不同的采样区域，并计算采 样区域内失效边界半径的范围；最后采用滑动窗口方法对采样区域进行加密采样和计算， 从而得到SRAM存储单元的失效概率，并可得到失效边界。
[0035] 本方法的优势在于：（1)采用精确的SPICE仿真，不依赖经验和半经验的模型；（2) 尽管本方法中采样数量与参数空间的维度之间仍呈现指数关系，但能减缓采样数量与参 数空间的维度之间的指数增长关系；(3)在得到SRAM存储单元失效概率的同时，也能得到 了参数空间的失效边界。（4)在达到同等精度的条件下，计算量（采样数）少于目前的主流 方法。
[0036] 具体的，本发明提出的快速计算SRAM失效概率的方法，其特征在于，其包括（如图 1流程图所示）：
[0037] 输入参数：
[0038] 仿真电路的参数空间Rn、参数空间维度n、电路参数概率分布密度函数p(x)， X e [X，x+]，X、x+分别是参数向量X的上下界值、SRAM存储单元电路网表、网格划分精度 门限α。、网格划分半径范围 μι、划分均匀性参数τ、滑动窗口半径范围μ2、网格细分数h， 滑动窗口尺寸d，自适应网格采样数&，滑动窗口内采样数N 2，初始网格划分数k。
[0039] 输出结果：
[0040] 参数空间失效边界半径r、调用SPICE的仿真次数N、SRAM失效概率。
[0041] 步骤1 :通过SPICE仿真利用二分法确定椭球变换系数，并将笛卡尔参数空间1^转 换成椭球坐标系；
[0042] 步骤2 :对椭球方向角的参数空间进行自适应网格划分，并通过SPICE采样仿真计 算每个网格的失效半径范围；
[0043] 步骤3 :将每个网格均匀细分为单元（cell)，在单元上采用滑动窗口法精确求解 该单元的失效边界半径r，所有单元的失效边界半径r构成SRAM存储单元的失效边界，然后 在每个单元上进行概率积分可得到整个SRAM的失效概率。
[0044] 更具体的，本发明步骤1中，通过SPICE仿真，在参数空间中采用二分法得到各参 数坐标轴的失效边界点 Cl。通过迭代仿真参数分布区间中间值，根据中间值的仿真结果不 断缩小失效边界点的区间，最终得到失效边界点；
[0045] 所述二分法的流程包括下述步骤：
[0046] 输入参数：坐标轴Xi的取值范围为X [X ;，Xi+];
[0047] 输出参数：失效边界点c1;
[0048] 步骤1. 1 :计算参数Xl的取值区间中间值
[0049] 步骤 1. 2 :若 x^-Xi < ε，ε = 〇· 01，则输出 c i;
[0050] 步骤1. 3 :仿真参数Xl的取值区间中间值c 1;
[0051] 步骤1. 4 :若q的仿真结果为成功，则X ; = c ;，跳转步骤1. 1 ;
[0052] 步骤1. 5 :若q的仿真结果为失效，则X ;+= c ;，跳转步骤1. 1。
[0053] 然后根据公式（1)把笛卡尔参数空间转化为椭球参数空间：
[0055] 其中[Xi, · · ·，xn]是笛卡尔坐标，[r, θ ]是椭球坐标，ajp b i是笛卡尔参数空间 边界，Cl是椭球的半径，如图2所示。
[0056] 本发明方法步骤2中，通过下述子步骤对椭球方向角的参数空间进行自适应网格 划分，并通过SPICE采样仿真计算网格的失效半径范围：
[0057] 步骤2. 1 :将椭球参数空间在每个Θ方向均匀划分为k份，在每个初始网格的半 径方向的[r- μ p r+ μ J区域进行&次采样，并进行SPICE仿真；
[0058] 步骤2. 2 :迭代仿真计算失效边界半径r ;本发明方法通过下述分类，来进行失效 边界计算。针对初始网格内的仿真结果进行统计，仿真结果分为三类：成功、失效和溢出。 如果仿真中出现某种情况，则该情况记为" 1"，否则记为"0"。根据统计结果采用不同的策 略修正r。
[0059] 表1 :失效半径r的调整策略
[0060]
[0061] 修正r后，继续在[r-yi，r+yj区域内均匀采样&个采样点，并再次进行仿真， 根据统计结果修正r，如此迭代，直到最终统计结果是情况3或情况4为止，迭代流程图参见 图3。
[0062] 步骤2. 3 :对所有网格进行均匀性检查以决定是否需要进一步细分，细分后的网 格需按照步骤2. 2重新迭代仿真计算失效边界半径r。
[0063] 对于步骤2.2中的情况4，第i个网格表示为[?]，其中 α,. =[4為…為,,h]。若 α Z和 α i 不满足：
[0064] Ν α a i Κ α。 ⑵
[0065] 则依次从的各个维度，将该网均匀划分成左网格和右网格，检查左右网格 成功失效比的均匀性应满足公式（3)。
[0067] 其中blue。redjP yellow丨是在左边区域的成功、失效和溢出参数空间的采样点 数，blue^redJP yellow ^是在右边区域的成功、失效和溢出参数空间的采样点数。若不满 足公式（3)，则该网格在此维度进行二等分，二等分过程示意图参见图4。然后在新划分的 网格继续重复步骤2. 2和步骤2. 3,如图1中步骤2所示。
[0068] 本发明方法步骤3中，通过下述子步骤将每个网格均匀细分为单元，采用滑动窗 口法求解该单元的失效边界半径r，然后计算SRAM的失效边界和失效概率：
[0069] 步骤3. 1 :将自适应划分的网格在每个维度Θ上d等分，得到该网格细分后的单 元，单元数目为d0，在每个维度有h个单元的滑动窗口上进行N 2次均匀采样并仿真；
[0070] 步骤3. 2 :根据队次采样的SPICE仿真结果，依据表1调整滑动窗口的失效边界半 径rwin，并重新N2次采样仿真，直到满足表1中的情况3或情况4 ;
[0071] 步骤3. 3 :根据公式（4)计算滑动窗口失效边界半径rwin:
[0073] 其中131此_和total _分别是该滑动窗口中成功的采样点个数和所有采样点个 数。
[0074] 步骤3. 4 :滑动窗口依次在每个维度上移动一个单元，保留与上一个滑动窗口重 叠部分的采样点，并在新增加的范围内添加采样点，使滑动窗口内的采样点数达到N 2，重复 步骤3. 2和步骤3. 3,直到遍历整个参数空间。滑动窗口滑动的步骤示意图参见图5,滑动 窗口增加采样点示意图参见图6。
[0075] 步骤3. 5 :根据滑动窗口失效边界半径计算单元失效边界半径
[0076] 每个单元由其中心位置p。来表示为Cell (p。)，其中p。是一个（n-1)维的向量。每 个滑动窗口也类似地采用Win(q)来表示，q是滑动窗口的中心位置。滑动窗口的失效边界 半径与单元的失效边界半径关系如公式（5)和公式（6)所示，本发明方法通过公式（7)来 计算单元参数空间的失效边界半径 ：
[0080]其中、:^―分别是 Cell (p。）、Cell (q)和 Win(q)的失效半径，丫;是 V 的第i个向量，V = cf-(q-p。)，cf= dX [1. . . 1] τ。通过滑动窗口方法计算单元失效边界半 径:^^的示意图参见图7。
[0081] 步骤3. 6 :根据单元的失效边界半径计算SRAM存储单元失效概率和整个SRAM的 失效概率。
[0082] 通过公式（8)计算SRAM存储单元的失效概率：
[0084] 其中Μ是单元个数，第i个单元角变量范围可以表示为[a;，ai+]，!;是第i个单元 的失效边界半径。
[0085] 通过公式（9)计算SRAM的失效概率：
[0086] 户臟 ?⑷
[0087] 这里PSRAM是整个SRAM的失效概率，P是SRAM存储单元失效概率，n slze是整个SRAM 的存储量。
[0088] 本发明的优点在于：
[0089] 1.本发明采用精确的SPICE仿真，不依赖经验和半经验的模型；
[0090] 2.本发明方法的仿真过程精度高、仿真次数少，能达到快速计算的目的；
[0091] 3.本发明方法得到参数空间失效边界分布，有利于电路的优化设计。
【附图说明】
[0092] 图1为本发明方法流程图。
[0093] 图2为本发明的椭球变换示意图。
[0094] 图3为本发明网格迭代仿真示意图。
[0095] 图4为本发明进行网格划分示意图。
[0096] 图5为本发明滑动窗口滑动示意图。
[0097] 图6为本发明滑动窗口增加采样点示意图。
[0098] 图7为本发明滑动窗口统计方法示意图。
[0099] 图8为本发明SRAM单元电路图。
[0100] 图9为本发明Monte Carlo方法获得SRAM读操作结果仿真图。
[0101] 图10为本发明Monte Carlo方法获得SRAM读失效边界仿真图。
[0102] 图11为本发明方法获得SRAM读失效边界与Mote Carlo方法比较。
[0103] 图12为本发明方法获得SRAM写失效的网格数变化图。
[0104] 图13为本发明方法获得SRAM写失效的仿真次数与其它四种方法（MNIS、MIS、SCC 和SSS)比较。
[0105] 图14为本发明方法获得SRAM写失效的误差率与其它四种方法（MNIS、MIS、SCC 和SSS)比较。
[0106] 图15为本发明方法获得SRAM写失效的仿真次数收敛性。
[0107] 图16为本发明方法获得SRAM写失效的误差率收敛性。
[0108] 图17为本发明方法获得SRAM写失效的不同网格划分数d和滑动窗口尺寸h的仿 真图。
[0109] 图18为本发明方法获得SRAM写失效边界点（Vthp4与Vthn6坐标轴）。
[0110] 图19为本发明方法获得SRAM写失效边界点（Vthp4、Vthn5和Vthn6坐标轴）。图 20为本发明方法获得SRAM写失效边界点（Vthp4、Vthnl和Vthn5坐标轴）。图21为本发 明方法获得SRAM保持失效的仿真次数与其它四种方法（MNIS、MIS、SCC和SSS)比较。
[0111] 图22为本发明方法获得SRAM保持失效的误差率与其它四种方法（MNIS、MIS、SCC 和SSS)比较。
[0112] 图23为本发明SRAM敏感放大器电路图。
[0113] 图24为本发明方法获得SRAM敏感放大器失效的仿真次数与其它四种方法（MNIS、 MIS、SCC 和 SSS)比较。
[0114] 图25为本发明方法获得SRAM敏感放大器失效的误差率与其它四种方法（MNIS、 MIS、SCC 和 SSS)比较。
【具体实施方式】
[0115] 现在通过具体实例的实施过程，来描述本发明方法。
[0116] 实施算例1
[0117] 本发明方法采用的电路如图8所示，计算得到的SRAM单元读失效与Monte Carlo 方法及YENSS、切线法、MIS、MNIS、SCC之间的比较。在该实例中，M1、M5晶体管的阈值电压 Vthl、Vth5范围均是[0V，0. 8V]，这是一个二维参数空间求解问题。首先通过球坐标变换， 如公式（10)所示。
[0118] Vthl= r X sin θ , V th5= r X cos Θ , 〇 Θ < 2 n (10)
[0119] 其中Θ JP Θ 2球坐标角度范围。本例r初始值为1，Θ分为l〇个cell，得到的 边界曲线gb_ dalT如公式（11)所示。
[0120] gboundary= g(r, θ ), θ ^ θ ^ Θ 2 (11)
[0121] 通过本方法得到的SRAM单元读失效与现有方法及Monte Carlo方法进行比较。 Monte Carlo方法仿真结果如图9、图10所示，本方法得到的结果与Monte Carlo方法比较 如图11所示。结果显示在达到同样的小于1%精度条件下，本发法比Monte Carlo快了 53 倍，比其它方法快了 2. 5~24倍。实验数据表明本方法在精确性得到保证的前提下，计算 速度得到较大幅度提升。
[0122] 实施算例2
[0123] 本发明方法计算得到的SRAM单元写失效与Monte Carlo方法及MIS、MNIS、SCC之 间的比较。SRAM单元写失效是一个六维参数空间求解问题。
[0124] 本例失效边界半径r初始值为1，初始网格数k的初始值为4,网格半径厚度μ i = 〇. 1，单元半径厚度μ2= 0.05,均匀划分判断因子τ = 〇. 2,最小网格α。= jt/4,网格切 分单元数h = 3,滑动窗口尺寸d = 3。得到的边界超曲面gb_dalT如公式（12)所示。
[0125] gboundary= g(r，Θ )，θ = [ Θ 丄，Θ 2，Θ 3，Θ 4，Θ 5] (12)
[0126] 0 ^ θ 1; Θ 2, Θ 3, Θ 4< 2 π , 0 ^ θ 5< π
[0127] 通过本方法得到的SRAM单元写失效与现有方法及Monte Carlo方法进行比较，结 果显示在达到同样的小于1%精度条件下，比其它方法快了 1. 7~36倍。本方法网格迭代 次数如图12所示，与其它方法的比较结果如图13、图14所示，本算法收敛性如图15、图16 所示，h和d对算法的影响如图17所示。实验数据表明本方法在精确性得到保证的前提 下，计算速度得到较大幅度提升。同时方法在得到失效率的前提下，得到了失效边界的信息 如图18、图19、图20所示，为电路优化提供了基础，这是其它方法所不具备的。
[0128] 实施算例3
[0129] 本发明方法计算得到的SRAM单元保持失效与Monte Carlo方法及MIS、MNIS、SCC 之间的比较。SRAM单元保持失效是一个六维参数空间求解问题。
[0130] 在该算例中，失效边界半径r初始值为1，初始网格数k的初始值为4,网格半径 厚度μ 1= 〇. 1，单元半径厚度μ 2= 0. 05,均勾划分判断因子τ = 0. 2,最小网格a Q = π /4,网格切分单元数d = 3,滑动窗口尺寸h = 3,供电电压为750mV。
[0131] 通过本方法得到的SRAM单元保持失效与现有方法及Monte Carlo方法进行比较， 结果显示在达到同样的小于1 %精度条件下，比其它方法快了 1. 7~36倍，本方法与其它方 法的比较如图21、图22所示。实验数据表明本方法在精确性得到保证的前提下，计算速度 得到较大幅度提升。同时方法在得到失效率的前提下，得到了失效边界的信息，为电路优化 提供了基础。
[0132] 实施算例4
[0133] 本发明方法计算得到的SRAM敏感放大器失效与MIS、丽IS、SCC和SSS之间的比 较，SRAM敏感放大器电路图如图23所示。SSRAM敏感放大器失效是一个八维参数空间求解 问题。
[0134] 在该算例中，失效边界半径r初始值为1，初始网格数k的初始值为4,网格半径 厚度μ 1= 〇. 1，单元半径厚度μ 2= 0. 05,均勾划分判断因子τ = 0. 2,最小网格a Q = π /4,网格切分单元数d = 3,滑动窗口尺寸h = 3。
[0135] 通过本方法得到的SRAM敏感放大器失效与现有方法进行比较，结果显示在达到 同样的小于1 %精度条件下，比其它方法快了 1. 7~5倍，本方法与其它方法的比较如图 24、图25所示。实验数据表明本方法在八维空间和精确性得到保证的前提下，计算速度得 到较大幅度提升。
【主权项】
1. 一种采用自适应网格划分和滑动窗口技术快速计算SRAM失效概率的方法，其特征 是，基于SPICE精确仿真结果进行概率统计，其包括： 输入参数： 仿真电路的参数空间Rn、参数空间维度n、电路参数概率分布密度函数p(x)，X e [X， χ+]，χ、χ+分别是参数向量χ的上下界值、SRAM存储单元电路网表、网格划分精度门限α。、 网格划分半径范围μ:、划分均匀性参数τ、滑动窗口半径范围μ 2、网格细分数h，滑动窗口 尺寸d，自适应网格采样数&，滑动窗口内采样数N2，初始网格划分数k ; 输出结果： 参数空间失效边界半径r、调用SPICE的仿真次数N、SRAM失效概率； 通过下述步骤： 步骤1 :通过SPICE仿真利用二分法确定椭球变换系数，并将笛卡尔参数空间Rn转换成 椭球坐标系； 步骤2 :对椭球方向角的参数空间进行自适应网格划分，并通过SPICE采样仿真计算每 个网格的失效半径范围； 步骤3 :将每个网格均匀细分为单元（cell)，在单元上采用滑动窗口法精确求解该单 元的失效边界半径r，所有单元的失效边界半径r构成SRAM存储单元的失效边界，然后在每 个单元上进行概率积分可得到整个SRAM的失效概率。2. 按权利要求1所述的方法，其特征是，在所述步骤1中通过SPICE仿真，在参数空间 中采用二分法得到各参数坐标轴的失效边界点c 1;通过迭代仿真参数分布区间中间值，根 据中间值的仿真结果不断缩小失效边界点的区间，最终得到失效边界点； 然后根据公式（1)把笛卡尔参数空间转化为椭球参数空间：其中[Xl，. . .，xj是笛卡尔坐标，[r，Θ ]是椭球坐标，&1和b i是笛卡尔参数空间边界， q是椭球的半径。3. 按权利要求1所述的方法，其特征是，在所述步骤2中，采用下述子步骤对椭球方向 角的参数空间进行自适应网格划分，并通过SPICE采样仿真计算网格的失效半径范围： 步骤2.1:将椭球参数空间在每个Θ方向均匀划分为k份，在每个初始网格的半径方 向的[r-yi，r+yj区域进行&次采样，并进行SPICE仿真； 步骤2. 2 :迭代仿真计算失效边界半径r ;通过下述分类，进行失效边界计算；针对初始 网格内的仿真结果进行统计，仿真结果分为三类：成功、失效和溢出；如果仿真中出现某种 情况，则该情况记为" 1"，否则记为;按下述表1，根据统计结果采用不同的策略修正r ; 表1 :失效半径r的调整策略修正r后，继续在[r-μρ r+yi]区域内均匀采样&个采样点，并再次进行仿真，根据 统计结果修正r，如此迭代，直到最终统计结果是情况3或情况4为止3 ; 步骤2.3 :对所有网格进行均匀性检查以决定是否需要进一步细分，细分后的网格需 按照步骤2. 2重新迭代仿真计算失效边界半径r ; 对步骤2.2中的情况4,第i个网格表示为[α,.,α,.1]，:其中…6?.(" i,]， <=[$此，...5:%-:〇].;若<^+和（1 ;不满足： I α ,-α i K a 0 ⑵ 则依次从的各个维度，将该网均匀划分成左网格和右网格，检查左右网格成功 失效比的均匀性应满足公式（3);其中blue:、redjP yellow :是在左边区域的成功、失效和溢出参数空间的采样点数， blue^redJP yellow ^是在右边区域的成功、失效和溢出参数空间的采样点数；若不满足公 式（3)，则该网格在此维度进行二等分；然后在新划分的网格继续重复步骤2. 2和步骤2. 3。4.按权利要求1所述的方法，其特征是，在所述步骤3中，采用下述子步骤将每个网格 均匀细分为单元，采用滑动窗口法求解该单元的失效边界半径r，然后计算SRAM的失效边 界和失效概率： 步骤3.1:将自适应划分的网格在每个维度Θ上d等分，得到该网格细分后的单元，单 元数目为d0，在每个维度有h个单元的滑动窗口上进行N2次均匀采样并仿真； 步骤3. 2 :根据队次采样的SPICE仿真结果，依据表1调整滑动窗口的失效边界半径 rwin，并重新N2次采样仿真，直到满足表1中的情况3或情况4 ; 步骤3. 3 :根据公式（4)计算滑动窗口失效边界半径rwin:其中blue_^P total _分别是该滑动窗口中成功的采样点个数和所有采样点个数； 步骤3. 4:滑动窗口依次在每个维度上移动一个单元，保留与上一个滑动窗口重叠部 分的采样点，并在新增加的范围内添加采样点，使滑动窗口内的采样点数达到N2，重复步骤 3. 2和步骤3. 3,直到遍历整个参数空间； 步骤3. 5 :根据滑动窗口失效边界半径计算单元失效边界半径Γμ11; 每个单元由其中心位置Pc来表示为Cell (ρ。)，其中ρ。是一个（η-1)维的向量；每个滑 动窗口也类似地采用Win (q)来表示，q是滑动窗口的中心位置；滑动窗口的失效边界半径 与单元的失效边界半径关系如公式（5)和公式（6)所示，通过公式（7)计算单元参数空间 的失效边界半径匕〃<；%):(7) 其中^、rwin(qAv别是 Cell (ρ。)、Cell (q)和 Win (q)的失效半径，￥;是 V 的 第 i 个向量，V = cf-(q-p。)，d*= dX [1··· 1] τ; 步骤3. 6 :根据单元的失效边界半径计算SRAM存储单元失效概率和整个SRAM的失效 概率； 通过公式（8)计算SRAM存储单元的失效概率： V、 / 其中Μ是单元个数，第i个单元角变量范围可以表示为[ai，&1+]， Γι是第i个单元的失 效边界半径； 通过公式（9)计算SRAM的失效概率： PSRm =：1-α-Ρ)8- (9) 所述的Ps_是整个SRAM的失效概率，Ρ是SRAM存储单元失效概率，η _是整个SRAM 的存储量。
【文档编号】G06F17/50GK105868427SQ201510028575
【公开日】2016年8月17日
【申请日】2015年1月20日
【发明人】曾璇, 严昌浩, 王胜国, 吴震宇
【申请人】复旦大学