新型复位唤醒电路的制作方法
【专利摘要】本发明公开了一种新型复位唤醒电路，其包括主芯片控制电路、接于所述主芯片控制电路的唤醒输入电路以及接于所述主芯片控制电路的唤醒输出电路。本发明的有益效果是：稳定性高，功耗低；电路简单，适用范围广，可用于任何需要复位唤醒电路中。
【专利说明】
新型复位唤醒电路
技术领域
[0001]本发明涉及安防领域，尤其是涉及适用于智能锁、保险柜等设备的新型复位唤醒电路。
【背景技术】
[0002]众所周知的是，智能锁、保险柜等是安防领域运营较为广泛的产品，但现有的智能锁、保险柜等产品的复位唤醒电路存在可靠性差、不稳定、功耗高的弊端，并且，电路还相当复杂，可移植性弱。
【发明内容】
[0003]本发明的目的在于提供一种新型复位唤醒电路，其稳定性高、可靠性强，并且电路简洁、功耗低，可移植性强。
[0004]为解决上述技术问题，本发明的实施方式提供了一种新型复位唤醒电路，其包括:主芯片控制电路;接于所述主芯片控制电路的唤醒输入电路;接于所述主芯片控制电路的唤醒输出电路;所述唤醒输入电路包括:依次接于唤醒元件的电容C5、二极管D2，该唤醒元件接于电源AVCC，所述二极管D2的另一端接于主芯片控制电路，所述电容C5的两端接有分别接地的电阻RlO、电阻Rl I，所述二极管D2输出端接有分别接地的电阻Rl2、电容C6;所述唤醒输出电路包括:接于主芯片控制电路的电阻Rl，所述电阻Rl接于三极管Ql，该三极管Ql的发射极接地，三极管的集电极接于控制芯片U2的3脚，控制芯片的3脚与三极管集电极之间接有接于电源AVCC的电阻R2，控制芯片U2的4脚接于电源AVCC，且控制芯片U2的4脚连接有接地的电容Cl，所述控制芯片U2的2脚接有CMOS管Trl，CM0S管Trl的源极接于电源AVCCi在CMOS管Trl的源极与控制芯片U2的2脚之间接有电阻R3，所述CMOS管Trl的漏极接于电源VCC，且所述CMOS管Tr I的漏极还接有接地的电阻R4和电容C2。
[0005]进一步，所述唤醒元件为按键key。
[0006]进一步，所述控制芯片U2为頂P81ITEUS芯片。
[0007]进一步，所述主芯片控制电路采用STM32F030F4芯片。
[0008]本发明具有如下有益效果:
[0009]1、稳定性高，功耗低；
[0010]2、电路简单，适用范围广，可用于任何需要复位唤醒电路中；
[0011]3、此电路可以充当外部看门狗，配合软件防止系统死机，在死机后必然可以恢复。
【附图说明】
[0012]图1为新型复位唤醒电路原理框图；
[0013]图2为主芯片控制电路图；
[0014]图3为唤醒输出电路图；
[0015]图4为唤醒输入电路图；
[0016]图5为新型复位唤醒电路的运用示意图。
【具体实施方式】
[0017]为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体实施例，进一步阐述本发明。
[0018]如图1所示，一种新型复位唤醒电路，其包括:主芯片控制电路I以及接于所述主芯片控制电路的唤醒输入电路2、唤醒输出电路3。
[0019]其中，参见图2，主芯片控制电路采用STM32R)30F4芯片，该STM32F030F4芯片的I脚通过电阻R13接地，2脚、3脚、7-10脚、11-14脚、17-20脚为空引脚，4脚通过电容C8接地，并且，4脚通过电阻Rl 6接于电源VCC，5脚接于电源VCC，6脚接唤醒输入、输出电路的接口 M0_WKUP，15脚接地，16脚接于电源VCC。
[0020]参见图4所示，所述唤醒输入电路2包括:依次接于按键key的电容C5、二极管D2，该按键key接于电源AVCC，所述二极管D2的另一端接于主芯片控制电路，所述电容C5的两端接有分别接地的电阻RlO、电阻Rl I，所述二极管D2输出端接有分别接地的电阻Rl 2、电容C6。[0021 ] 参见图3所示，采用頂P811TEUS芯片的唤醒输出电路3包括:接于主芯片控制电路的电阻Rl(起到限流作用)，所述电阻Rl接于三极管Ql(起到开关作用)，该三极管Ql的发射极接地，三极管的集电极接于控制芯片U2的3脚，控制芯片(采用MP811TEUS芯片)的3脚与三极管集电极之间接有接于电源AVCC的电阻R2(起到上拉作用)，控制芯片U2的4脚接于电源AVCC，且控制芯片U2的4脚连接有接地的电容Cl (起到滤波作用)，所述控制芯片U2的2脚接有CMOS管TrI (起到开关作用)，CMOS管TrI的源极接于电源AVCC，且在CMOS管TrI的源极与控制芯片U2的2脚之间接有电阻R3 (起到上拉作用)，所述CMOS管TrI的漏极接于电源VCC，且所述CMOS管Tr I的漏极还接有接地的电阻R4和电容C2，在这里，电阻R4和电容C2组成RC滤波电路，起到滤波作用，頂P811TEUS芯片的I脚接地。该唤醒输出电路中，通过芯片或者其他可以产生高电平的终端控制三极管打开JMP811芯片3脚低电平有效JMP811开始工作，2脚输出低电平，进而使CMOS管打开，AVCC与VCC导通，VCC处产生电压。
[0022]下面针对该复位唤醒电路进行简单的运用说明:
[0023]参见图5，首先该电路唤醒源是按键，也可以设计成其他外部控制信号。当按键按下，M0_WKUP处产生短暂的高电平信号，该信号可使三极管Ql打开，MP811芯片工作使CMOS管打开，AVCC与VCC连通，VCC处有电压进而给M⑶供电，使M⑶工作。頂P811芯片有个特性:在140ms后，若頂P811第三管脚(MR)变为高电平，则頂P811芯片的reset脚输出高电平，CMOS管关闭，AVCC与VCC断开，进而使MCU停止工作。所以，M⑶可通过看门狗寄存器控制頂P811工作的时间，控制VCC，进而控制功耗。
[0024]本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。
【主权项】
1.一种新型复位唤醒电路，其特征在于，其包括: 主芯片控制电路； 接于所述主芯片控制电路的唤醒输入电路； 接于所述主芯片控制电路的唤醒输出电路； 所述唤醒输入电路包括:依次接于唤醒元件的电容C5、二极管D2，该唤醒元件接于电源AVCC，所述二极管D2的另一端接于主芯片控制电路，所述电容C5的两端接有分别接地的电阻RlO、电阻Rl I，所述二极管D2输出端接有分别接地的电阻Rl 2、电容C6; 所述唤醒输出电路包括:接于主芯片控制电路的电阻R1，所述电阻Rl接于三极管Ql，该三极管QI的发射极接地，三极管的集电极接于控制芯片U2的3脚，控制芯片的3脚与三极管集电极之间接有接于电源AVCC的电阻R2，控制芯片U2的4脚接于电源AVCC，且控制芯片U2的4脚连接有接地的电容Cl，所述控制芯片U2的2脚接有CMOS管Trl，CMOS管Trl的源极接于电源AVCC，且在CMOS管Tr I的源极与控制芯片U2的2脚之间接有电阻R3，所述CMOS管Tr I的漏极接于电源VCC，且所述CMOS管Tr I的漏极还接有接地的电阻R4和电容C2。2.根据权利要求1所述的新型复位唤醒电路，其特征在于，所述唤醒元件为按键key。3.根据权利要求1所述的新型复位唤醒电路，其特征在于，所述控制芯片U2为頂P811TEUS芯片。4.根据权利要求1所述的新型复位唤醒电路，其特征在于，所述主芯片控制电路采用STM32F030F4 芯片。
【文档编号】G06F1/24GK105892608SQ201610274309
【公开日】2016年8月24日
【申请日】2016年4月28日
【发明人】赵旭, 陈凌飞, 司永孝
【申请人】上海图正信息科技股份有限公司