计算系统控制的制作方法
【专利摘要】在根据本公开内容的一个示例中，提供了一种计算系统。该计算系统包括用于控制X个总线通道的第一总线控制器、用于控制Y个总线通道的第二总线控制器、2至1的X通道多路器和Y通道系统组件，其中Y>X>0。来自第一总线控制器的X个通道被耦合至2至1的X通道多路器。来自第二总线控制器的X个通道被耦合至2至1的X通道多路器，并且来自第二总线控制器的Y?X个通道被直接地耦合至Y通道系统组件。另外，来自2至1的X通道多路器的X个通道被耦合至Y通道系统组件。
【专利说明】
计算系统控制
【背景技术】
[0001]今天的计算世界正面临日益增长的要被处理的数据量。一些估计预测全部数据到2020年将会增长50倍。这一数据通常是高清晰图形、复杂应用、嵌入式传感器、媒体文件、通f目业务等等的结果。
[0002]另外，今天的计算世界正使用户面临关于延时的增加的预期。尤其是用户变得越来越没有耐心，并且期望计算系统以几乎瞬间的方式提供结果。
[0003]为了解决这些需求，一些计算机架构设计师正在配备像具有一个以上处理器的工作站和服务器之类的高端计算系统。在很多情况下，这些额外的处理器是可选择的，因此用户能够基于他们的具体偏好、工作负载和预算来定制他们的计算系统。
【附图说明】
[0004]在下面的【具体实施方式】中并且参考附图描述了示例，其中:
[0005]图1描绘了根据本公开内容的方面的示例性计算系统；
[0006]图2描绘了根据本公开内容的方面的用于图1中描绘的计算系统的操作的示例性过程流程图；
[0007]图3A和3B描绘了根据本公开内容的方面的另一个示例性计算系统，其中系统固件被用于控制多路器、第一总线控制器和/或第二总线控制器的方面；以及
[0008]图4描绘了根据本公开内容的方面的用于图3A和图3B中描绘的计算系统的操作的另一个示例性过程流程图。
[0009]符号和术语
[0010]贯穿下面的描述和权利要求书使用某些术语来指代特定的系统组件。如本领域的技术人员将意识到的，技术公司可以用不同的名称来指代这些组件。本文档不旨在区分名字不同而功能相同的组件。在下面的讨论并且在权利要求书中，术语“包含”和“包括”以开放式的方式来使用，并且因此应当被解释为意指“包括但不限于…”。此外，术语“耦合”旨在意指间接的或直接的连接。因此，如果第一设备耦合至第二设备，则该连接可以是通过直接电气连接或机械连接的，经由其它设备和连接通过间接的电气连接或机械连接的，通过光电连接的，或者通过无线电气连接的。
[0011]另外，术语“总线控制器”旨在意指管理总线上的通信的设备。例如，该设备可以是根联合体设备，并且因此将处理器和存储器子系统连接到I/o插槽并且代表该处理器生成事务请求，该处理器通过局部总线互连。此外，术语“多路器”旨在意指选择若干模拟/数字输入/输出信号/通道之一并且将所选择的信号/通道连接到单个输入/输出信号/通道的设备。另外，术语“通道”旨在意指用于传输数据的流。例如，该通道可以包括两个差分信令对，其中每对被用作半双工字节流，沿一个方向传输数据分组(即，该通道是全双工的并且每个差分对是半双工的)。此外，术语“插槽”旨在意指允许额外的板(例如，视频卡)被连接到主板或扩展板(ri Ser board)的总线或扩展插槽。该插槽可以是，例如，外围组件互连(PCI)插槽、快速外围组件互连(PCIe)插槽、M.2插槽、SFF-8639端口或加速图形端口(AGP)插槽。
【具体实施方式】
[0012]如上所述，像工作站和服务器之类的一些高端计算系统现在可以选择在主板上并入一个以上的处理器。给定今天的多核架构，这提供了使许多处理内核并行工作的能力。例如，工作站中的两个12核处理器能够置入24个核供用户使用，以快速地进行复杂的任务并且提供显著的计算能力。
[0013]虽然对多处理器架构有显著的益处，但是由于额外的处理器的可选择的性质而出现了问题。特别是，诸如工作站、服务器和台式机之类的计算系统经常包括用于允许用户插入各种各样的卡(例如，图形卡和存储卡)以配置该系统满足他们的需求的输入/输出(I/o)或扩展插槽。所述插槽经常是工业标准接口，例如，PC1、PCIe、无限带宽、Rapid1、超传输、快速通道互连(QPI)或星状结构。此外，所述插槽通常与总线控制器(例如，在PCIe情况下的根联合体设备)交互，该总线控制器控制总线控制器与插槽之间的通道。但是，该总线控制器可以位于处理器内，并且如上所述，该处理器在一些架构中可以是可选的。因此，当可选处理器未被安装时，致使本来应该已经以别的方式与该处理器内的控制器交互的插槽失去功能。当控制器不位于该可选的处理器内，而是位于另一个可选组件内(例如，在芯片组内)或者作为可选的独立组件时，同样如此。
[0014]如下文参照各个示例和附图更详细地讨论的，本公开内容的方面通过提供一种使插槽(或其它系统组件)即使在相应的和可选的处理器/控制器未被安装时也起作用的方法，来至少解决上述问题。因此，由于缺少可选的处理器/控制器而已经致使其失去功能的插槽或其它系统组件可以被使用，并且因此增加该系统的可扩展性和利用率。
[0015]在根据本公开内容的方面的一个示例中，提供了一种计算系统。该计算系统包括用于控制X个总线通道的第一总线控制器、用于控制Y个总线通道的第二总线控制器、2至I的X通道多路器和Y通道系统组件，其中Υ>Χ>0。来自第一总线控制器的X个通道被耦合至2至I的X通道多路器。来自第二总线控制器的X个通道被耦合至2至I的X通道多路器，并且来自第二总线控制器的Y-X个通道被直接地耦合至Y通道系统组件。另外，来自2至I的X通道多路器的X个通道被耦合至Y通道系统组件。在一种实现方式中，所述2至I的X通道多路器用于基于该第二总线控制器是否存在于该计算系统内而在来自第一总线控制器的通道与来自第二总线控制器的通道之间进行选择。另外，在一些实现方式中，第一处理器包括该第一总线控制器，以及第二处理器包括该第二总线控制器，其中该第一处理器被固定在该系统内，而第二处理器在该系统内是可选的。
[0016]在根据本公开内容的另一个示例中，提供了另一种计算系统。该计算系统包括用于控$収个总线通道的第一总线控制器、用于控ffjijY个总线通道的第二总线控制器(其中，Y〉X>0)、2至I的X通道多路器、Y通道I/O插槽和用于控制所述2至I的X通道多路器、所述第一总线控制器和第二总线控制器中的至少一个的操作的系统固件(例如，B10S/UEFI)。来自第一总线控制器的X个通道被耦合至2至I的X通道多路器。来自第二总线控制器的X个通道被耦合至2至I的X通道多路器，并且来自第二总线控制器的Y-X个通道被直接地耦合至Y通道插槽。来自2至I的X通道多路器的X个通道被耦合至Y通道插槽。在一种实现方式中，该系统固件用于控制2至I的X通道多路器来选择从第一总线控制器接收到的通道，并且还控制第二总线控制器禁用来自第二总线控制器的被直接地耦合至Y通道插槽的Y-X个通道。在另一种实现方式中，该系统固件用于控制2至I的X通道多路器来选择从第二总线控制器接收到的X个通道。
[0017]在根据本公开内容的又一示例中，提供了另一种计算系统。该计算系统包括强制总线控制器、可选总线控制器、2至I的多路器和系统组件。该2至I的多路器被耦合至强制总线控制器，并且该2至I的多路器还被耦合至可选总线控制器。该系统组件被耦合至2至I的多路器，并且该系统组件还被直接地耦合至可选总线控制器。该2至I的多路器和可选总线控制器的操作是经由系统固件可控制的，以使得该系统组件能够与来自强制总线控制器或可选总线控制器的总线通道交互。
[0018]转向图1，该图描绘了根据本公开内容的方面的示例性计算系统100。更具体地，图1描绘了一种计算系统架构，其中，系统组件140保持功能，并且根据第二总线控制器120是否被安装而与来自第一总线控制器110或第二总线控制器120的总线通道交互。也就是说，不会由于第二总线控制器120未被安装在计算系统100中而致使系统组件140失去功能。
[0019]计算系统100可以是，例如，台式机、工作站、膝上型计算机、科学仪器、游戏设备、平板计算机、A1台式机、电视、可拆开式平板计算机/膝上型计算机、服务器、零售销售点设备、智能电话或其它类似的计算系统。计算系统100包括第一总线控制器110、第二总线控制器120、多路器130和系统组件140(下文将对每个进行更详细地描述)。应当显而易见的是，系统100是一般性的示例，并且在不背离本公开内容的范围的情况下，可以添加其它元件，或者可以移除、修改或重新排列现有的元件。例如，计算系统100可以包括对于计算系统常见的其它组件，例如，网络接口、风扇、光驱、存储器设备、电源、主板等等。
[0020]现在看第一总线控制器110和第二总线控制器120。这些组件管理至少与系统组件140的通信。例如，当系统组件140包括PCIe I/O插槽时，第一总线控制器110和第二总线控制器120充当根联合体设备。因此，该第一总线控制器110和第二总线控制器120可以将处理器和存储器子系统(未示出)连接到PCIe I/O插槽140，并且代表该处理器生成事务请求，该处理器通过局部总线互连。
[0021]根据实现方式，第一总线控制器110和/或第二总线控制器120可以是分立的设备，或者可以被集成到处理器、芯片组和/或其它组件(未示出)内。在一些示例中，该第二总线控制器120是计算系统100内的可选组件(并且因此在图1中以虚线的方式示出)，而第一总线控制器110是该计算系统100内的固定组件(并且因此在图1中以实线的方式示出)。这可能是由于第二总线控制120被集成到该计算系统100的可选处理器或其它可选组件(例如，芯片组)内。这还可能是由于该第二总线控制器120是在该计算系统100内可选的分立的组件。
[0022]在各个示例中，第二总线控制器120比第一总线控制器110控制更多的总线通道。例如，在一种实现方式中，第二总线控制器120控制Y个通道，而第一总线控制器110控制X个总线通道，其中Y>x>0。更具体地，在一种实现方式中，第二总线控制器120控制8个总线通道，而第一总线控制器控制I个总线通道。在另一种实现方式中，第二总线控制器120控制4个总线通道，而第一总线控制器110控制I个总线通道。此外，在另一种实现方式中，第二总线控制器120控制8个总线通道，而第一总线控制器110控制2个总线通道。
[0023]现在转向多路器130，该组件选择若干模拟/数字输入/输出信号或通道之一，并且将该输入/输出信号/通道连接到单个输入/输出信号/通道。例如，多路器130可以选择从第一总线控制器110和第二总线控制器120接收到的两个通道中的一个通道，并且将所选择的通道耦合至系统组件140。在一些示例中，对多路器130的操作是由内部逻辑来控制的。在其它示例中，对多路器130的操作是由计算系统100的基本输入/输出系统(B1S)或统一可扩展固件接口(UEFI)来控制的。在又一另外的示例中，多路器130包括用于感测第二总线控制器120是否存在的逻辑，并且至少部分基于该感测到的情况进行操作。
[0024]现在看系统组件140，在各个示例中，该组件可以是I/O或扩展插槽。例如，该组件可以是PCIe插槽、加速图形端口(AGP)插槽、PCI插槽、M.2插槽、SFF-8639端口或其它类似的扩展插槽。在其它示例中，系统组件140可以是主板上的另一个组件，例如，存储控制器、网络控制器、图形控制器等等。
[0025]现在看图1中示出的整个系统100，如上所述，该架构使得系统组件140能够保持功能，并且根据第二总线控制器120是否被安装而与来自第一总线控制器110或第二总线控制器120的通道交互。如图1中描绘的，第一总线控制器110用于控制X个总线通道(例如，I个总线通道)，而第二总线控制器120用于控制Y个总线通道(例如，8个总线通道)，其中Υ>Χ>0。来自第一总线控制器110的X个通道(例如，I个通道)被耦合至2至I的X通道多路器130。另外，来自第二总线控制器120的X个通道(例如，I个通道)被耦合至2至I的X通道多路器130，并且来自第二总线控制器的Y-X个通道(例如，7个通道)被直接的耦合至Y通道系统组件(例如，PCIe插槽)。
[0026]给定上述配置，当第二总线控制器120存在时，多路器130感测出该第二总线控制器120存在并且选择来自该第二总线控制器120的X个通道，并且该选择与被直接地耦合在第二总线控制器120与系统组件140之间的Y-X个通道结合，使得第二总线控制器120能够与系统组件140交互。在当系统组件140是Y通道插槽(例如，Y通道PCIe插槽)时的情况下，该配置使得第二总线控制器120能够控制该Y通道插槽上的Y个通道中的每个通道。
[0027]相比之下，当第二总线控制器120不存在时，多路器130感测出该第二总线控制器120不存在并且选择来自第一总线控制器110的X个通道，并且该选择使得第一总线控制器110能够与系统组件140交互并且控制其间的通道。在当系统组件140是Y通道插槽(例如，Y通道PCIe插槽)时的情况下，该配置使得第一总线控制器110能够控制Y通道插槽上的X个通道，并且仍然按照例如PCIe规范提供功能，该PCIe规范允许例如χ8插槽在与xl控制器交互时作为xl插槽来操作。
[0028]现在转向图2，该图描绘了根据本公开内容的方面的用于图1中描绘的计算系统100的过程流程图200。应当显而易见的是，图2中描绘的过程表示一般性的说明，并且在不背离本公开内容的范围和精神的情况下，可以添加其它过程，或者可以移除、修改或重新排列现有的过程。另外，应当理解的是，所述过程可以表示由与至少一个系统组件(例如，多路器、插槽和/或控制器)相关联的电路或逻辑执行的功能和/或动作。此外，图2不旨在限制所描述的过程的实现方式，而是该图说明本领域的技术人员可以用来设计/制造电路、生成机器可读指令(例如，软件、固件等)，或者使用硬件和软件的组合来执行所示出的过程的功能性信息。
[0029]过程200可以开始于框210处，在此处，作出关于该第二总线控制器120是否存在的确定。在示例中，该确定是由多路器130经由逻辑和/或感测功能作出的。在框220处，响应于确定第二总线控制器120不存在，多路器130选择来自第一总线控制器110的X个通道。其后，在框230处，系统组件140(例如，PCIe插槽)作为X通道系统组件来操作(例如，当X= I并且该系统组件是PCIe插槽时，作为XlPCIe插槽来操作)。
[0030]相比之下，在框240处，响应于确定第二总线控制器120存在，多路器130选择来自第二总线控制器120的X个通道。其后，在框250处，响应于多路器130的选择和来自第二总线控制器120的被直接地耦合的通道，系统组件140(例如，PCIe插槽)作为Y通道系统组件来操作(例如，当X= I并且Y = 8时，作为x8PCIe插槽来操作)。因此，系统组件140在第二总线控制器120存在时作为与该第二总线控制器120交互的Y通道组件来操作，并且在第二总线控制器120不存在时作为与第一总线控制器110交互的X通道系统组件来操作。因此，除了其它方面，解决了上述由于缺少相应的控制器而致使系统组件失去功能的问题。
[0031]转向图3A和图3B，这些图描绘了根据本公开内容的不同方面的另一个示例性计算系统300。特别是，图3A和图3B中示出的架构类似于图1，但是系统固件310被耦合至多路器130、第一总线控制器110和/或第二总线控制器120并且控制它们的方面。系统固件310可以包括，例如，基本输入/输出系统(B1S)或者统一可扩展固件接口(UEFI)。系统固件310控制多路器130基于用户偏好而不仅仅基于第二总线控制器120是否被感测到而选择来自第一总线控制器110或第二总线控制器120的通道。也就是说，即使第二总线控制器120存在，该多路器130仍然可以选择来自第一总线控制器110的通道，并且因此该第一总线控制器110而不是第二总线控制器120会与该系统组件140交互。这在一些情况下可能是有用的，诸如例如，当第一总线控制器110是GEN3X通道组件并且第二总线控制器120是GEN2Y通道组件时，其中Υ>Χ>0。在该情况下，第二总线控制器120可以控制更多的通道，但是第一总线控制器110可以具有更快的通道。
[0032]因此，并且参照图3Α，如果用户更喜欢利用第一总线控制器110的较少的更快的通道，则该用户可以利用系统固件310控制多路器130选择来自第一总线控制器110的X个通道。另外，系统固件310可以控制第二总线控制器120至少禁用被直接地耦合至系统组件140的Y-X个通道。应当注意到的是，禁用第二总线控制器120的X个通道将是可选的，因为在该场景下，多路器130不会选择这些通道。
[0033]相比之下，并且参考图3Β，如果用户更喜欢利用第二总线控制器120的更多的但更慢的通道，则该用户可以利用系统固件310控制多路器130选择来自第二总线控制器120的X个通道。另外，系统固件310可以控制第一总线控制器120禁用来自该第一总线控制器120的X个通道。应当注意到的是，禁用第一总线控制器110的X个通道将是可选的，因为在该场景下，多路器130不会选择这些通道。
[0034]现在转向图4，该图描绘了根据本公开内容的方面的用于图3Α和图3Β中描绘的计算系统300的过程流程图400。应当显而易见的是，图4中描绘的过程表示一般性的说明，并且在不背离本公开内容的范围和精神的情况下，可以添加其它过程，或者可以移除、修改或重新排列现有的过程。此外，应当理解的是，所述过程可以表示被存储在存储器(例如，闪存设备)上的可执行指令，所述可执行指令可以使像多路器130、第一总线控制器110和/或第二总线控制器120之类的组件响应、执行动作、改变状态和/或作出决策。因此，所描述的过程可以被实现为由与计算系统300相关联的存储器提供的可执行指令和/或操作。替代地或者另外地，所述过程可以表示由与至少一个系统组件(例如，多路器、插槽和/或控制器)相关联的电路或逻辑执行的功能和/或动作。此外，图4不旨在限制所描述的过程的实现方式，而是该图说明本领域的技术人员用来设计/制造电路、生成机器可读指令(例如，软件、固件等)，或者使用硬件和软件的组合来执行所示出的过程的功能性信息。
[0035]过程400可以开始于框410处，在此处，作出关于第一总线控制器110是否用于将总线/通道与系统组件140交互或者以别的方式耦合的决策。如上所述，当第一总线控制器110是GEN3X通道组件并且第二总线控制器120是GEN2Y通道组件时，可能会出现该情况，其中Y〉X>0，并且因此第二总线控制器120可以控制更多的通道，而第一总线控制器110可以具有更快的通道。
[0036]如果作出关于第一总线控制器110用于将总线/通道与系统组件140交互或者以别的方式耦合的确定，则在框420处，系统固件310用于使多路器130选择从第一总线控制器110接收到的X个通道。另外，在框430处，系统固件310用于使第二总线控制器120至少禁用被直接地耦合至系统组件140的Y-X个通道。因此，在框440处，系统组件140作为与第一总线控制器110交互的X通道组件来操作。
[0037]相比之下，如果作出关于第一总线控制器110未用于将总线/通道与系统组件140交互或者以被的方式耦合的确定，则在框450处，系统固件310用于使多路器130选择来自第二总线控制器120的X个通道。因此，在框460处，系统组件140作为与第二总线控制器120交互的Y通道组件来操作。因此，该用户具有选择权来选择哪个控制器与系统组件140交互，并且因此潜在地利用控制器可以具有更多/更少和/或更快/更慢的通道的事实。
[0038]上文提供了至少解决由于缺少相应的控制器而致使系统组件失去功能的问题的各个示例。此外，上文提供了为用户提供用于在各自相应的控制器存在时确定哪个控制器将总线/通道与系统组件交互或者以别的方式耦合的能力的各个示例。如普通技术人员理解的，所述解决方案以成本有效的方式这么做，并且尤其使得多路器能够只必须支持与控制器相关联的数量的通道，所述控制器支持较少的通道。例如，如果第一总线控制器控制I个通道，而第二总线控制器控制8个通道，则I个通道宽度的2至I的多路器将适合于本公开内容中描述的架构。类似地，如果第一总线控制器控制2个通道而第二总线控制器控制8个通道，则2个通道宽度的2至I的多路器将适合于本公开内容中描述的架构。除了其它方面，这可以减少由于更窄的、更低成本的多路器的使用而造成的开销。另外，这可以减少多路器的覆盖区。
[0039]虽然已经参照上述示例示出并且描述了上文的公开内容，但是应当理解的是，在不背离所附的权利要求限定的本公开内容的精神和范围的情况下，可以实现其它形式、细节和实现方式。
【主权项】
1.一种计算系统，包括: 第一总线控制器，用于控制X个总线通道； 第二总线控制器，用于控制Y个总线通道； 2至I的X通道多路器；以及 Y通道系统组件， 其中，Υ>Χ>0， 其中，来自所述第一总线控制器的X个通道被耦合至所述2至I的X通道多路器， 其中，来自所述第二总线控制器的X个通道被耦合至所述2至I的X通道多路器，并且来自所述第二总线控制器的Y-X个通道被直接地耦合至所述Y通道系统组件，并且其中，来自所述2至I的X通道多路器的X个通道被耦合至所述Y通道系统组件。2.如权利要求1所述的计算系统，其中，第一处理器包括所述第一总线控制器，并且第二处理器包括所述第二总线控制器。3.如权利要求2所述的计算系统，其中，所述第一处理器被固定在所述计算系统内，而所述第二处理器在所述计算系统内是可选的。4.如权利要求1所述的计算系统，其中，所述2至I的X通道多路器用于基于所述第二总线控制器是否存在于所述计算系统内，在来自所述第一总线控制器的所述X个通道与来自所述第二总线控制器的所述X个通道之间进行选择。5.如权利要求1所述的计算系统，其中，所述第一总线控制器用于控制X个快速外围组件互连(PCIe)通道，并且其中，所述第二总线控制器用于控制Y个PCIe总线通道。6.如权利要求1所述的计算系统，其中，所述第一总线控制器是快速外围组件互连(PCIe)根联合体设备，并且其中，所述第二总线控制器是PCIe根联合体设备。7.如权利要求1所述的计算系统，其中，所述Y通道系统组件包括Y通道插槽。8.—种计算系统，包括: 第一总线控制器，用于控制X个总线通道； 第二总线控制器，用于控制Y个总线通道； 2至I的X通道多路器； Y通道插槽；以及 系统固件，用于控制所述2至I的X通道多路器、所述第一总线控制器和所述第二总线控制器中的至少一个的操作， 其中，Υ>Χ>0， 其中，来自所述第一总线控制器的X个通道被耦合至所述2至I的X通道多路器， 其中，来自所述第二总线控制器的X个通道被耦合至所述2至I的X通道多路器，并且来自所述第二总线控制器的Y-X个通道被直接地耦合至所述Y通道插槽，并且其中，来自所述2至I的X通道多路器的X个通道被耦合至所述Y通道插槽。9.如权利要求8所述的计算系统，其中，所述系统固件包括基本输入/输出系统(B1S)或统一可扩展固件接口(UEFI)。10.如权利要求8所述的计算系统，其中，所述系统固件用于控制所述2至I的X通道多路器以选择来自所述第一总线控制器的X个通道，并且还控制所述第二总线控制器以禁用来自所述第二总线控制器的被直接地耦合至所述Y通道插槽的所述Y-X个通道。11.如权利要求8所述的计算系统，其中，所述系统固件用于控制所述2至I的X通道多路器以选择来自所述第二总线控制器的所述X个通道。12.如权利要求8所述的计算系统，其中，所述第一总线控制器用于控制X个快速外围组件互连(PCIe)通道，并且其中，所述第二总线控制器用于控制Y个PCIe通道。13.—种计算系统，包括: 强制总线控制器； 可选总线控制器； 2至I的多路器；以及 系统组件， 其中，所述2至I的多路器被耦合至所述强制总线控制器， 其中，所述2至I的多路器还被耦合至所述可选总线控制器， 其中，所述系统组件被耦合至所述2至I的多路器， 其中，所述系统组件还被直接地耦合至所述可选总线控制器，并且其中，所述2至I的多路器和所述可选总线控制器的操作可经由系统固件控制，以使得所述系统组件能够与来自所述强制总线控制器或所述可选总线控制器的总线通道交互。14.如权利要求13所述的系统，其中，所述系统组件包括输入/输出(I/O)插槽。15.如权利要求13所述的系统，其中，相比所述强制总线控制器，所述可选总线控制器用于控制更多的总线通道。
【文档编号】G06F13/40GK106030561SQ201480076334
【公开日】2016年10月12日
【申请日】2014年2月28日
【发明人】R·A·皮尔逊, R·盖伊
【申请人】惠普发展公司，有限责任合伙企业