复合基板感测装置及其制造方法
【专利摘要】一种复合基板感测装置及其制造方法，该复合基板感测装置至少包括：第一基板感测芯片，具有上表面、下表面、侧面及感测电路元；第二基板，包围第一基板感测芯片；绝缘层组，包括多个绝缘层，位于一个虚拟共平面上的第二基板及第一基板感测芯片的上表面上；感测电极元，位于实体共平面上的绝缘层组的上表面，虚拟共平面实质上平行于实体共平面；以及导线，形成于绝缘层组中，分别将这些感测电极元电连接至这些感测电路元，使这些感测电路元通过这些感测电极元及这些导线感测靠近物体的电场变化。上述感测装置的制造方法也一并提供。藉此，可以降低指纹感测装置的制造成本。
【专利说明】
复合基板感测装置及其制造方法
技术领域
[0001]本发明涉及一种电场阵列感测装置及其制造方法，且特别是涉及一种复合基板感测装置及其制造方法。
【背景技术】
[0002]传统的非光学式阵列感测装置，譬如是电场/电容、热感应、压力感应等例如应用于指纹感测装置，因为必须对手指的纹路进行感测动作，所以其感测面积需要维持与手指接触的必要面积，才能得到足够的感测准确度。以电场/电容式的指纹传感器为例，其具有多个排列成阵列的感测元，这些感测元所占的面积与手指的面积是一比一地对应。例如具有解析度500dpi的指纹传感器的设计，感测阵列中的感测元的节距(pitch)大约等于50微米(um)，每一个感测元同时包括了一感测电极元及其下面所对应的感测电路元，其通常的制作方式是将二者整合于半导体集成电路(IC)制造工艺，例如互补式金属氧化物半导体(CMOS)制造工艺，通过制造工艺中的最上表层金属(top metal)作为感测电极元，以定义出感测元的节距，同时使每个感测电极元下方成为所对应的感测电路元，以形成一种单石型(mono I i th i c)的设计。然而这样的单石型设计，对于面积型的传感器(area s ensor)而言，如果需要有多大的感测面积，就需要有多大的感测电极元阵列以及其所对应的感测电路元阵列，也就是说传统的电极元及电路元都是一对一对应的面积，要多大的感测面积就要多大的半导体芯片面积。例如，感测阵列具有100X 100个感测元，则会有约5mm X 5mm的感测电极元面积及其下方的5_ X 5_的感测电路元面积，如果再加上周边的模拟及数字电路，则整个指纹传感器或芯片的面积将会是相当大，使得成本相当高昂。
[0003]因此，如何缩小感测电路元的面积，却仍保有等效大的感测面积，实为本案所欲解决的问题。
【发明内容】
[0004]本发明的目的是提供一种能缩小感测电路元的面积，却仍保有等效大的感测面积的感测装置及其制造方法。
[0005]为实现上述目的，本发明采取以下技术方案:
[0006]本发明提供一种复合基板感测装置，包括:一第一基板感测芯片，具有一上表面、一下表面、多个连接至上表面及下表面的侧面及多个位于上表面下方的感测电路元;一第二基板，包围第一基板感测芯片的这些侧面;一绝缘层组，包括多个绝缘层，位于第二基板的一上表面及第一基板感测芯片的上表面上，第二基板的上表面与第一基板感测芯片的上表面位于一个虚拟共平面上；多个感测电极元，位于绝缘层组的一上表面，绝缘层组的上表面位于一个实体共平面上，虚拟共平面实质上平行于实体共平面；以及多条导线，形成于绝缘层组中，分别将这些感测电极元电连接至这些感测电路元，使这些感测电路元通过这些感测电极元及这些导线感测一靠近物体的电场变化。
[0007]所述的复合基板感测装置，还包括:
[0008]—第二基板感测芯片，具有一上表面、一下表面、多个连接至所述上表面及所述下表面的侧面及多个位于所述第二基板感测芯片的所述上表面的下方的第二感测电路元，所述第二基板包围所述第二基板感测芯片的所述的多个侧面，所述绝缘层组位于所述第二基板的所述上表面、所述第一基板感测芯片的所述上表面及所述第二基板感测芯片的所述上表面上；
[0009]多个第二感测电极元，位于所述绝缘层组的所述上表面及所述第二基板感测芯片的所述上表面上；以及
[0010]多条第二导线，形成于所述绝缘层组中，分别将所述的多个第二感测电极元电连接至所述的多个第二感测电路元，使所述的多个第二感测电路元通过所述的多个第二感测电极元及所述的多个第二导线，配合所述感测电路元来感测所述靠近物体的电场变化。
[0011]所述绝缘层组包括三个绝缘层。
[0012]所述的多个感测电路元排列成一个第一阵列，所述的多个感测电极元排列成一个第二阵列，所述第一阵列及所述第二阵列具有互相垂直的X轴及Y轴，所述第一阵列在所述X轴上的尺寸小于或等于所述第二阵列在所述X轴上的尺寸，所述第一阵列在所述Y轴上的尺寸小于或等于所述第二阵列在所述Y轴上的尺寸。
[0013]所述的多个感测电路元排列成一个第一阵列，所述的多个感测电极元排列成一个第二阵列，所述第一阵列及所述第二阵列具有互相垂直的X轴及Y轴，所述第一阵列在所述X轴上的尺寸等于所述第二阵列在所述X轴上的尺寸，所述第一阵列在所述Y轴上的尺寸小于或等于所述第二阵列在所述Y轴上的尺寸。
[0014]所述的复合基板感测装置，还包括一装置保护层，位于所述绝缘层组及所述的多个感测电极元上，所述装置保护层直接或间接与所述物体接触。
[0015]所述的多个感测电极元分布于所述第一基板感测芯片与所述第二基板的上方，以使所述第一基板感测芯片的面积最小化，而没有牺牲所述复合基板感测装置的一物理感测面积。
[0016]所述的复合基板感测装置，还包括一分隔导电层，设置于所述感测电极元与所述感测电路元之间，并親接至一固定电位，用于遮蔽所述感测电极元与所述感测电路元免于互相干扰。
[0017]所述的复合基板感测装置，还包括:
[0018]—电场发射元，位于所述绝缘层组的所述上表面上，并位于所述的多个感测电极元所组成的一阵列的外部，所述电场发射元耦接至一信号源以产生电场。
[0019]所述的复合基板感测装置，还包括一覆盖板，覆盖所述的多个电场发射元。
[0020]本发明也提供一种复合基板感测装置的制造方法，包括以下步骤:(a)提供一第一基板感测芯片，第一基板感测芯片具有一上表面、一下表面、多个连接至上表面及下表面的侧面及多个位于上表面下方的感测电路元；(b)提供一第二基板，包围第一基板感测芯片的这些侧面；(C)在第二基板的一上表面及第一基板感测芯片的上表面上方形成一个包括多个绝缘层的绝缘层组以及多条位于绝缘层组中的导线；以及(d)在绝缘层组的一上表面形成多个感测电极元，这些感测电极元通过这些多条导线电连接至这些感测电路元，使这些感测电路元通过这些感测电极元及这些导线感测一靠近物体的电场变化。
[0021]所述步骤(b)包括:
[0022](bl)灌注所述第二基板包围所述第一基板感测芯片的所述的多个侧面、所述上表面及所述下表面；以及
[0023](b2)执行回磨以移除位于所述第一基板感测芯片的所述上表面上方的所述第二基板。
[0024]所述步骤(b)被执行，以移除位于所述第一基板感测芯片的一芯片保护层，直到露出所述感测电路元的一传输电极为止。
[0025]所述的制造方法，还包括以下步骤:
[0026](e)在所述绝缘层组及所述的多个感测电极元上形成一装置保护层，所述装置保护层与所述物体直接或间接接触。
[0027]所述步骤(b)包括:
[0028]在所述第二基板形成一凹槽；以及
[0029]将所述第一基板感测芯片置入于所述凹槽中。
[0030]所述的制造方法，还包括以下步骤:
[0031]在所述绝缘层组的所述上表面上形成一电场发射元，位于所述的多个感测电极元所组成的一阵列的外部，其中所述电场发射元耦接至一信号源以产生电场。
[0032]本发明的有益效果是:通过本发明的装置及方法，可以利用小面积的感测芯片制作出适合于感测手指指纹的复合基板感测装置。因此，可以降低指纹感测装置的制造成本。
[0033]为让本发明的上述内容能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
【附图说明】
[0034]图1显示依据本发明第一实施例的复合基板感测装置的剖面示意图。
[0035]图2显示依据本发明第一实施例的感测电路元的示意图。
[0036]图3显示依据本发明第二实施例的前视示意图。
[0037]图4显示依据本发明第二实施例的俯视示意图。
[0038]图5显示依据本发明第三实施例的前视示意图。
[0039]图6显示依据本发明第四实施例的俯视示意图。
[0040]图7A与图7B显示依据本发明第五实施例的两个例子的前视示意图。
[0041]图8至图9显示第一实施例的制造方法的各步骤的剖面示意图。
[0042]图10显示第一实施例的制造方法的另一例子的剖面示意图。
[0043]图11显示依据本发明第六实施例的前视示意图。
[0044]附图标号:Al:第一阵列;A2:第二阵列;F:手指;PCP:实体共平面;VCP:虚拟共平面;10:第一基板感测芯片；10A:芯片保护层；11:上表面;12:下表面;13:侧面;15:感测电路元；15A:传输电极；15B:感测电路元实体部分;20:第二基板/模塑料层；20C:凹槽;21:上表面;30:感测电极元；35:第二感测电极元;40:导线；45:第二导线；50:第二基板感测芯片；51:上表面;52:下表面;53:侧面；55:第二感测电路元;60:装置保护层；70:绝缘层组；71、72、73:绝缘层;75:上表面;80:分隔导电层;90:电场发射元;92:信号源;95:覆盖板；100:复合基板感测装置。
【具体实施方式】
[0045]本发明的实施例利用埋植感测芯片(可以视为第一基板)于一第二基板中，所述第二基板在本实施例中可以为一种模塑料，而结合成组合体后(所述组合体可以称为复合基板)，对组合体进行布线及电极的形成，以形成复合基板式电场阵列感测装置，其可以例如应用于指纹感测装置及任何感测靠近物体的电场变化的装置。在本发明中，所述第二基板可以不限定于模塑料，也可以是任意的例如半导体及绝缘特性的基板，例如玻璃基板等等。如此一来，感测芯片与感测电极元是在不同的制造工艺中形成。在不改变感测电极元阵列的尺寸的情况下，感测芯片可以有效被缩小，藉此可以降低生产成本。再者，多个感测芯片可以通过本发明实施例的技术被整合在一起，以符合各种不同的需求。
[0046]图1显示依据本发明第一实施例的复合基板感测装置100的剖面示意图。
[0047]如图1所示，本实施例的复合基板感测装置100包括一第一基板感测芯片10、一第二基板(模塑料层)20、一绝缘层组70、多个感测电极元30以及多条导线40。
[0048]第一基板感测芯片10具有一上表面11、一下表面12、多个连接至上表面11及下表面12的侧面13及多个位于所述上表面11下方的感测电路元15。
[0049]第一基板感测芯片10是被埋植于第二基板20中，在此第二基板20是一模塑料层20，包围第一基板感测芯片10的这些侧面13。绝缘层组70包括多个绝缘层(譬如是绝缘层71、72、73)，位于模塑料层20的一上表面21及第一基板感测芯片10的上表面11上，模塑料层20的上表面21与第一基板感测芯片10的上表面11位于一个虚拟共平面VCP上。
[0050]多个感测电极元30位于绝缘层组70的一上表面75，绝缘层组70的上表面75位于一个实体共平面PCP上，虚拟共平面VCP实质上平行于实体共平面PCP，并与实体共平面PCP隔开一段距离，此段距离是绝缘层组70的垂直距离。在本实施例中，这些感测电极元30平均分布于第一基板感测芯片10与第二基板20的上方，以使第一基板感测芯片10的面积最小化，而没有牺牲复合基板感测装置100的一物理感测面积(外露成与手指接触的面积)。在另一实施例中，这些感测电极元30是不平均分布于第一基板感测芯片10与第二基板20的上方。在又另一实施例中，这些感测电极元30仅位于第二基板20的上方，而没有在第一基板感测芯片10的正上方。
[0051 ]多条导线40形成于绝缘层组70中，分别将这些感测电极元30电连接至这些感测电路元15，使这些感测电路元15通过这些感测电极元30及这些导线40感测一靠近物体的电场变化。在本实施例中是以感测一手指F的指纹作为非限制例子作说明，因为通过电场变化可以计算出手指F的纹峰或纹谷与此感测电极元的距离，藉此可获得感测电极元30与手指F的纹峰或纹谷之间的距离的信息。
[0052]在本实施例中，多个感测电路元15组成一感测电路元阵列，多条导线40及感测电极元30具有相同数目，且是一对一地对应。在其他实施例中，一个感测电路元15可以对应于多条导线及多个感测电极元，使得感测电路元15的数量及第一基板感测芯片的面积可以更加缩小;或一个感测电路元15可以对应于多条导线及一个感测电极元，避免失效的导线影响到产品的良率。
[0053]此外，复合基板感测装置100可以还包括一装置保护层60，位于绝缘层组70及这些感测电极元30上，装置保护层60与手指F直接或间接接触，可以保护感测电极元30。由于第一基板感测芯片10与模塑料层20当作两个基板，所以将本实施例称为复合基板感测装置100。感测电极元30与导线40都是位于第一基板感测芯片10与模塑料层20上方，亦即，将感测电极元30、导线40与感测电路元15正投影于虚拟共平面VCP或实体共平面PCP时，导线40的涵盖范围涵盖了感测电路元15的涵盖范围，以及/或感测电极元30的涵盖范围涵盖了感测电路元15的涵盖范围。
[0054]图2显示依据本发明第一实施例的感测电路元15的示意图。如图2所示，感测电路元包括一传输电极15A及一个电连接至传输电极15A的感测电路元实体部分15B，传输电极15A与导线40电连接，当作一个信号传输使用。在一例子中，感测电路元实体部分15B可以包括部分或全部的前端感测电路、模拟数字转换电路、增益放大电路、运算放大器等电路。值得注意的是，感测电路元15在尚未与第二基板(模塑料层)20结合时，传输电极15A的上面可以覆盖有一芯片保护层10A，因为可以在同一片晶片上制作出多个第一基板感测芯片10后进行切割及封装，因此，芯片保护层1A可以保护传输电极15A。
[0055]在本实施例中，绝缘层组70是由三个绝缘层所组成。在其他实施例中，绝缘层组70可以由四个或更多绝缘层所组成，这取决于导线40布局的困难度。当感测电路元15的水平方向的面积与感测电极元30的水平方向的面积的比例越小时，所需的绝缘层的数目越多。
[0056]图3显示依据本发明第二实施例的前视示意图。图4显示依据本发明第二实施例的俯视示意图。如图3与图4所示，这些感测电路元15排列成一个第一阵列Al，这些感测电极元30排列成一个第二阵列A2，第一阵列Al及第二阵列A2具有互相垂直的X轴及Y轴，第一阵列Al在X轴上的尺寸小于或等于第二阵列A2在X轴上的尺寸，第一阵列Al在Y轴上的尺寸小于或等于第二阵列A2在Y轴上的尺寸。亦即，导线40是从感测电路元15到感测电极元30是作一维或二维的外扩。
[0057]图5显示依据本发明第三实施例的前视示意图。如图5所示，本实施例的复合基板感测装置100类似于第一实施例，不同的处在于还包括一第二基板感测芯片50、多个第二感测电极元35以及多条第二导线45。
[0058]第二基板感测芯片50具有一上表面51、一下表面52、多个连接至上表面51及下表面52的侧面53及多个位于第二基板感测芯片50的上表面11的下方的第二感测电路元55，模塑料层20包围第二基板感测芯片50的这些侧面53，绝缘层组70位于模塑料层20的上表面21、第一基板感测芯片10的上表面11及第二基板感测芯片50的上表面51上。多个第二感测电极元35位于绝缘层组70的上表面75及第二基板感测芯片50的上表面11上。多条第二导线45形成于绝缘层组70中，分别将这些第二感测电极元35电连接至这些第二感测电路元55，使这些第二感测电路元55通过这些第二感测电极元35及这些第二导线45，配合感测电路元15来感测手指F的指纹。
[0059]在本实施例中，第二基板感测芯片50与第一基板感测芯片10可以具有相同功能、尺寸，并且第二基板感测芯片50与第一基板感测芯片10是实际电连接的(图中未式)，例如通过电源供应或者同步的时脉(clock)来电连接，并且也可以将其中一者的数据传输到另一者，再由另一者将合并的数据传送到外界，种种不同的设计可以视为是独立芯片间的系统设计及数据传输，然而本发明的最大特色却是藉此以最少的芯片面积，整合出最大的物理感测面积。如此一来，感测芯片可以被大量生产，当作标准的感测芯片使用，当设计者需要多个感测芯片以完成复合基板感测装置时，可以使用多个感测芯片。在其他实施例中，第二基板感测芯片50与第一基板感测芯片10可以具有不同功能、尺寸，当作两个标准元件，由设计者选用。值得注意的是，在第二基板感测芯片50与第一基板感测芯片10中，不一定所有感测电路元都需要连接至感测电极元，以符合设计者的需求。
[0060]图6显示依据本发明第四实施例的俯视示意图。如图6所示，本实施例类似于第二实施例，不同的处在于导线40是从感测电路元15到感测电极元30是作一维的外扩，也就是仅沿着Y轴方向外扩。因此，第一阵列Al在X轴上的尺寸实质上等于第二阵列A2在X轴上的尺寸，第一阵列Al在Y轴上的尺寸小于第二阵列A2在Y轴上的尺寸。这样的好处是可以将感测电路元15制作成长条形，且仅作一维的外扩的布线会有简便的效果。综合图4及图6，本发明具有的另一特征为电极感测元是被依设计分布于第一及第二基板上方，以得到最小的感测芯片以及最小的感测装置的几何面积，却没有牺牲物理感测面积。当然本实施例的精神也可以包括感测电极元仅位于第二基板上方。并且，本发明的电极感测元，是以垂直感测的方式，以感测靠近物体的电场变化，其优点是即使靠近物体与电极感测元间有一定距离，仍然可以灵敏的检测，这样的设计也有别于一种传统的侧向电场感测方式(例如触控面板投射式电容设计)，这种垂直式电场感测的设计例如可以将此感测装置设置于例如手机屏幕玻璃或者背盖的下方，形成一种隐藏式的设计。
[0061 ]图7A与图7B显示依据本发明第五实施例的两个例子的前视示意图。如图7A所示，本实施例类似于第三实施例，不同之处在于复合基板感测装置还包括两个分隔导电层80，设置于感测电极元30与感测电路元15之间，并耦接至一固定电位(例如可以是5V，3.3V或接地电位)，用于遮蔽感测电极元30与感测电路元15免于互相干扰。分隔导电层80处于同一平面。值得注意的是，分隔导电层80与导线40及45并无电连接，且只要有一个分隔导电层80即可达成遮蔽的效果。如图7B中所示，此例子类似于图7A，不同之处在于分隔导电层80是分别位于两个不同平面，且在正投影于水平面时可以是部分重叠或完全不重叠。
[0062]图8至图9显示第一实施例的制造方法的各步骤的剖面示意图。复合基板感测装置100的制造方法包括以下步骤。首先，如图8所示，提供第一基板感测芯片10，第一基板感测芯片10具有上表面11、下表面12、多个连接至上表面11及下表面12的侧面13及多个位于上表面11下方的感测电路元15。第一基板感测芯片10譬如是由硅晶片通过半导体制造工艺来制作完成。第一基板感测芯片10上面可以具有上述的芯片保护层10A，当然在其他例子中也可以没有芯片保护层10A。
[0063]然后，提供模塑料层20，包围第一基板感测芯片10的这些侧面13。模塑料层20也覆盖住第一基板感测芯片10以及芯片保护层10A。细节说明如下。首先，将第一基板感测芯片10放入一个模具(未显示)中，灌注模塑料层20包围第一基板感测芯片10的这些侧面13、上表面11及下表面12，如图8所示。然后，执行回磨以移除位于第一基板感测芯片10的上表面11上方的模塑料层20，露出感测电路元15，特别是露出感测电路元15的传输电极15A，如图9与图2所示。亦即执行回磨步骤以移除位于第一基板感测芯片10的芯片保护层10A，直到露出感测电路元15的传输电极15A为止。当然移除动作也可以停止于芯片保护层10A，传输电极15A可以通过一般的光刻技术予以裸露。
[0064]接着，如图1所示，在模塑料层20的上表面21及第一基板感测芯片10的上表面11上方形成一个包括多个绝缘层71、72、73的绝缘层组70以及多条位于绝缘层组70中的导线40。导线40及绝缘层71、72、73可以通过包括但不限于电镀、刻蚀、沉积等制造工艺来完成，特别是相容于半导体制造工艺的配线形成制造工艺。由于本领域具有通常知识者可以轻易理解到如何实施此种技术，故在此不再赘述。
[0065]接着，如图1所示，在绝缘层组70的上表面75形成多个感测电极元30，这些感测电极元30通过这些多条导线40电连接至这些感测电路元15。如此，这些感测电路元15可以通过这些感测电极元30及这些导线40感测手指F的指纹。当然，可以在绝缘层组70及这些感测电极元30上形成一装置保护层60，装置保护层60与手指F直接或间接接触。装置保护层60较佳是由高介电系数的耐磨材料所组成。
[0066]当然上述的制造流程为了熟悉所述技艺者可以实施而据以说明，本发明的精神不限于此，譬如，图10显示第一实施例的制造方法的另一例子的剖面示意图。第二基板20也可以是任意的基板，例如半导体及绝缘特性的例如玻璃基板等等，其制作流程可以先在第二基板20定义相同或略大于第一基板感测芯片10的几何尺寸凹槽20C，并将第一基板感测芯片10埋植于第二基板20中，并通过图8至9的流程予以整合，以制作绝缘层组70，所述多个导线40、感测电极元30阵列以及装置保护层60。值得注意的是，图10的凹槽20C没有贯通第二基板20，故可在植入第一基板感测芯片10后，施以研磨来去除第二基板20的底层部分，以获得如图9所示的结构。当然，也可以直接提供贯通第二基板20的凹槽20C，然后将第一基板感测芯片10植入第二基板20中，以获得如图9所示的结构。或者，第二基板20的底层部分也可不必被移除。
[0067]图11显示依据本发明第六实施例的前视示意图。如图11所示，本实施例类似于第一实施例，不同之处在于复合基板感测装置还包括一电场发射元90，位于绝缘层组70的上表面75上，并位于这些感测电极元30所组成的一阵列的外部(譬如是形成为一个矩形环)，电场发射元90耦接至一信号源92以产生电场，当然信号源可以为一整合于第一基板感测芯片的一集成电路，或者为另一独立的电路芯片或模块。在此实施例中，装置保护层60位于绝缘层组70、这些感测电极元30及电场发射元90上。电场发射元90可以与感测电极元30在同一道制造工艺中同时形成，然后在绝缘层组70、这些感测电极元30及电场发射元90上形成装置保护层60。此外，复合基板感测装置可以是属于一个电子设备(譬如移动电话、平板电脑等)的一部分，所以还包括一覆盖板95，覆盖装置保护层60，使手指通过覆盖板95与装置保护层60接触。装置保护层60可以通过粘胶(未显示)粘着至覆盖板95。在一例子中，覆盖板95为移动电话的触控屏幕的最外层，其材料可以是玻璃、蓝宝石。藉此，可以制作出隐藏式的感测装置，为电子设备提供美丽无缺陷的外观，但不影响感测功能。在又另一例子中，所制造出复合基板感测装置不包括装置保护层，而是在要与覆盖板95贴合时，利用粘胶当作装置保护层60，将覆盖板95贴合于电场发射元90上，使覆盖板95覆盖电场发射元90。在又另一例子中，所有的感测电极元30都排列在第一基板感测芯片10的上方，而电场发射元90位于第二基板20的上方，达到区隔管理的功能。这是因为电场发射元90的运作需要快速脉冲(clock)的切换，类似于是数字电路的模式，而感测电极元30的运作是属于模拟感测电路的模式，而模拟电路的运作是很怕数字电路的干扰，所以通过本区隔管理的配置，可以达到避免干扰的功效。
[0068]通过本发明的上述实施例，可以利用小面积的感测芯片制作出适合于感测手指指纹的复合基板感测装置。因此，可以降低指纹感测装置的制造成本。
[0069]在较佳实施例的详细说明中所提出的具体实施例仅方便说明本发明的技术内容，而非将本发明狭义地限制于上述实施例，在不超出本发明的精神及以下申请专利范围的情况，所做的种种变化实施，皆属于本发明的范围。
【主权项】
1.一种复合基板感测装置，其特征在于，它包括: 一第一基板感测芯片，具有一上表面、一下表面、多个连接至所述上表面及所述下表面的侧面及多个位于所述上表面下方的感测电路元； 一第二基板，包围所述第一基板感测芯片的所述的多个侧面； 一绝缘层组，包括多个绝缘层，位于所述第二基板的一上表面及所述第一基板感测芯片的所述上表面上，所述第二基板的所述上表面与所述第一基板感测芯片的所述上表面位于一个虚拟共平面上； 多个感测电极元，位于所述绝缘层组的一上表面，所述绝缘层组的所述上表面位于一个实体共平面上，所述虚拟共平面平行于所述实体共平面；以及 多条导线，形成于所述绝缘层组中，分别将所述的多个感测电极元电连接至所述的多个感测电路元，使所述的多个感测电路元通过所述的多个感测电极元及所述的多个导线感测一靠近物体的电场变化。2.如权利要求1所述的复合基板感测装置，其特征在于，还包括: 一第二基板感测芯片，具有一上表面、一下表面、多个连接至所述上表面及所述下表面的侧面及多个位于所述第二基板感测芯片的所述上表面的下方的第二感测电路元，所述第二基板包围所述第二基板感测芯片的所述的多个侧面，所述绝缘层组位于所述第二基板的所述上表面、所述第一基板感测芯片的所述上表面及所述第二基板感测芯片的所述上表面上； 多个第二感测电极元，位于所述绝缘层组的所述上表面及所述第二基板感测芯片的所述上表面上；以及 多条第二导线，形成于所述绝缘层组中，分别将所述的多个第二感测电极元电连接至所述的多个第二感测电路元，使所述的多个第二感测电路元通过所述的多个第二感测电极元及所述的多个第二导线，配合所述感测电路元来感测所述靠近物体的电场变化。3.如权利要求1所述的复合基板感测装置，其特征在于，所述绝缘层组包括三个绝缘层。4.如权利要求1所述的复合基板感测装置，其特征在于，所述的多个感测电路元排列成一个第一阵列，所述的多个感测电极元排列成一个第二阵列，所述第一阵列及所述第二阵列具有互相垂直的X轴及Y轴，所述第一阵列在所述X轴上的尺寸小于或等于所述第二阵列在所述X轴上的尺寸，所述第一阵列在所述Y轴上的尺寸小于或等于所述第二阵列在所述Y轴上的尺寸。5.如权利要求1所述的复合基板感测装置，其特征在于，所述的多个感测电路元排列成一个第一阵列，所述的多个感测电极元排列成一个第二阵列，所述第一阵列及所述第二阵列具有互相垂直的X轴及Y轴，所述第一阵列在所述X轴上的尺寸等于所述第二阵列在所述X轴上的尺寸，所述第一阵列在所述Y轴上的尺寸小于或等于所述第二阵列在所述Y轴上的尺寸。6.如权利要求1所述的复合基板感测装置，其特征在于，还包括一装置保护层，位于所述绝缘层组及所述的多个感测电极元上，所述装置保护层直接或间接与所述物体接触。7.如权利要求1所述的复合基板感测装置，其特征在于，所述的多个感测电极元分布于所述第一基板感测芯片与所述第二基板的上方，以使所述第一基板感测芯片的面积最小化，而没有牺牲所述复合基板感测装置的一物理感测面积。8.如权利要求1所述的复合基板感测装置，其特征在于，还包括一分隔导电层，设置于所述感测电极元与所述感测电路元之间，并親接至一固定电位，用于遮蔽所述感测电极元与所述感测电路元免于互相干扰。9.如权利要求1所述的复合基板感测装置，其特征在于，还包括: 一电场发射元，位于所述绝缘层组的所述上表面上，并位于所述的多个感测电极元所组成的一阵列的外部，所述电场发射元耦接至一信号源以产生电场。10.如权利要求9所述的复合基板感测装置，其特征在于，还包括一覆盖板，覆盖所述的多个电场发射元。11.一种复合基板感测装置的制造方法，其特征在于，包括以下步骤: (a)提供一第一基板感测芯片，所述第一基板感测芯片具有一上表面、一下表面、多个连接至所述上表面及所述下表面的侧面及多个位于所述上表面下方的感测电路元； (b)提供一第二基板，包围所述第一基板感测芯片的所述的多个侧面； (C)在所述第二基板的一上表面及所述第一基板感测芯片的所述上表面上方形成一个包括多个绝缘层的绝缘层组以及多条位于所述绝缘层组中的导线；以及 (d)在所述绝缘层组的一上表面形成多个感测电极元，所述的多个感测电极元通过所述的多个多条导线电连接至所述的多个感测电路元，使所述的多个感测电路元通过所述的多个感测电极元及所述的多个导线感测一靠近物体的电场变化。12.如权利要求11所述的制造方法，其特征在于，所述步骤(b)包括: (bl)灌注所述第二基板包围所述第一基板感测芯片的所述的多个侧面、所述上表面及所述下表面；以及 (b2)执行回磨以移除位于所述第一基板感测芯片的所述上表面上方的所述第二基板。13.如权利要求12所述的制造方法，其特征在于，所述步骤(b)被执行，以移除位于所述第一基板感测芯片的一芯片保护层，直到露出所述感测电路元的一传输电极为止。14.如权利要求11所述的制造方法，其特征在于，还包括以下步骤: (e)在所述绝缘层组及所述的多个感测电极元上形成一装置保护层，所述装置保护层与所述物体直接或间接接触。15.如权利要求11所述的制造方法，其特征在于，所述步骤(b)包括: 在所述第二基板形成一凹槽；以及 将所述第一基板感测芯片置入于所述凹槽中。16.如权利要求11所述的制造方法，其特征在于，还包括以下步骤: 在所述绝缘层组的所述上表面上形成一电场发射元，位于所述的多个感测电极元所组成的一阵列的外部，其中所述电场发射元耦接至一信号源以产生电场。
【文档编号】G06K9/00GK106056032SQ201610145154
【公开日】2016年10月26日
【申请日】2016年3月15日 公开号201610145154.9, CN 106056032 A, CN 106056032A, CN 201610145154, CN-A-106056032, CN106056032 A, CN106056032A, CN201610145154, CN201610145154.9
【发明人】吴宪明
【申请人】李美燕