一种基于双口的Flash控制器的制造方法
【技术领域】
[0001]本实用新型涉及嵌入式计算机系统领域，尤其涉及一种基于双口的Flash控制器。
【背景技术】
[0002]在嵌入式系统中，随着系统复杂度的增加，需要存储的数据量变得越来越多，要求的存储速度越来越高，需要高速大容量存储系统技术与之相适应。
[0003]为了在嵌入式系统中挂接大容量存储设备，需要解决主机接口与控制器连接的转化设计，目前成熟的flash控制器芯片大多为SATA接口，如果要实现在其他总线接口上挂载大容量存储设备，就需要采用SATA接口的转换桥芯片，这样限制了系统的灵活性，增加了硬件设计复杂度。
【实用新型内容】
[0004]本实用新型创造的目的是提供一种基于双口的Flash控制器，具有Local Bus接口，可以将flash控制器连接在各个总线接口上，采用基于双口的Flash控制器与主机接口互联，隔离主机端与Flash的时序不同步问题。
[0005]本实用新型的技术方案是:一种基于双口的Flash控制器，其特征在于:所述Flash控制器设置在FPGA逻辑控制芯片内，所述Flash控制器上连接双口存储器；所述Flash控制器包括多个通道，多个通道分别与多个双口存储器一一对应连接；所述通道和双口存储器均是四个。
[0006]上述FPGA逻辑控制芯片还包括PCI接口单元，所述双口存储器设置在PCI接口单元和Flash控制器之间。
[0007]上述双口存储器的A端口连接PCI接口单元的Local Bus，时钟66MHz，总线宽度32bit，双口存储器的B端口连接Flash控制器，时钟100MHz，总线宽度32bit。
[0008]本实用新型的优点是:
[0009]DFPGA内部实现双口存储器，节省硬件资源，而且对外接口简单，标准的RAM操作接口，可以连接不同的总线接口，兼容性好；
[0010]2)时序控制简单，规避总线时钟和Flash控制器时钟不同而带来的速率匹配问题，双口存储器两边操作时序完全独立，很好的隔离时序差异对系统可靠性带来的影响。
【附图说明】
[0011]图1是本实用新型电子盘系统结构示意图；
[0012]图2是本实用新型的系统内部结构示意图；
【具体实施方式】
[0013]本实用新型提出了一种基于双口的Flash控制器，Flash控制器2设置在FPGA逻辑控制芯片I内，Flash控制器2包括多个通道，多个通道分别与多个双口存储器3—一对应连接；通道和双口存储器3均是四个。FPGA逻辑控制芯片I还包括PCI接口单元4，双口存储器3设置在PCI接口单元4和Flash控制器2之间。
[0014]下面以具体设计为例对本实用新型做进一步详细说明:
[0015]I)系统结构
[0016]系统采用PowerPC7447作为主处理器，需要在系统的PCI接口上挂接128GB电子盘，PCI总线使用32bit/66MHz，电子盘主要由PCI接口单元4，FPGA逻辑控制芯片1，NANDFlash芯片组5组成。按功能可以划分为:控制单元和存储区单元两部分。系统结构如图1所示，整个大容量存储单元通过由FPGA逻辑控制芯片I实现的PCI接口单元4与CPU模块进行通信。
[0017]2)控制逻辑结构:
[0018]电子盘上的PCI接口单元4采用Xi I inx提供的PCI核实现，与Flash控制器2在同一片FPGA逻辑控制芯片I内部实现，FPGA逻辑控制芯片I内部结构如图2所示，在FPGA逻辑控制芯片I内部的Flash控制器2分为四个通道，每个通道有自己的双口存储器3，每个通道控制I组Flash芯片，双口存储器3的A端口连接PCICore的Local Bus，时钟66MHz，总线宽度32bi t，双口存储器3的B端口连接Flash控制器2，时钟10MHz，总线宽度32bi t，Flash控制器2完成对Flash的读写操作，将数据从双口写入Flash或者从Flash读出数据写入双口，两端时序独立，互不影响。
[0019]本实用新型由于使用硬件逻辑实现Flash控制器，因此可以在FPGA逻辑控制芯片I内部增加双口存储器而不必使用外置双口，采用DPRAM的IP软核实现双口存储器，双口存储器的大小以一个扇区数据为单位，双口两端有独立的时钟控制信号，地址线，数据线和读写控制信号，双口的一端即为Local Bus，时序与主机接口相匹配，另一端与flash控制器相连，时序受控于flash控制器，两边操作时序完全独立，很好的隔离时序差异带来的影响。
【主权项】
1.一种基于双口的Flash控制器，其特征在于:所述Flash控制器设置在FPGA逻辑控制芯片内，所述Flash控制器上连接双口存储器；所述Flash控制器包括多个通道，多个通道分别与多个双口存储器一一对应连接；所述通道和双口存储器均是四个。
2.根据权利要求1所述的基于双口的Flash控制器，其特征在于:所述FPGA逻辑控制芯片还包括PCI接口单元，所述双口存储器设置在PCI接口单元和Flash控制器之间。
3.根据权利要求2所述的基于双口的Flash控制器，其特征在于:所述双口存储器的A端口连接PCI接口单元的Local Bus，时钟66MHz，总线宽度32bit，双口存储器的B端口连接Flash控制器，时钟100MHz，总线宽度32bit。
【专利摘要】本实用新型是一种基于双口的Flash控制器，Flash控制器设置在FPGA逻辑控制芯片内，Flash控制器上连接双口存储器；Flash控制器包括多个通道，多个通道分别与多个双口存储器一一对应连接；通道和双口存储器均是四个。本实用新型目的是提供一种基于双口的Flash控制器，具有Local Bus接口，可以将flash控制器连接在各个总线接口上，采用基于双口的Flash控制器与主机接口互联，隔离主机端与Flash的时序不同步问题。
【IPC分类】G06F13-16
【公开号】CN204270292
【申请号】CN201420765149
【发明人】张锐, 沈华, 韩强, 邹晨, 曹彦荣
【申请人】中国航空工业集团公司第六三一研究所
【公开日】2015年4月15日
【申请日】2014年12月5日