图像硬件二值化电路的制作方法
【技术领域】
[0001]本实用新型涉及一种图像处理电路，具体地说，涉及一种图像硬件二值化电路，该电路将数字摄像头采集的图像数据通过硬件电路处理成黑白二值化的图像数据。
【背景技术】
[0002]OV7725系列摄像头可以输出YUV格式的数字图像，它经常和微处理器结合使用组成图像采集系统，可以实现图形、图像的识别功能，在这一过程中需要将OV7725采集的图像数据进行二值化处理，常用的方法是使用微处理器进行软件的二值化处理，即:将一个2字节的像素数据处理成0/1表示的像素数据，就是将彩色图片转换成黑白图片。在这一过程中由于OV7725的输出数据量大需要处理器进行快速的采集和处理，大量的消耗了 CPU资源，也会发生丢帧、采集不同步等情况，对图像的进一步处理产生影响。为了解决这一问题常用的方法是进行软件算法优化或者使用更高性能的处理器，而这些方法在性能的提高方面有很大的局限性。
【实用新型内容】
[0003]本实用新型的目的在于针对现有对图像进行二值化处理时存在的帧丢失、采集不同步、浪费CPU资源等上述问题，提供了一种图像硬件二值化电路，采用硬件逻辑电路将OV7725采集的彩色图像进行黑白图像的二值化转换，有效地降低了帧丢失及CPU资源的消耗，并能够实现图像采集同步。
[0004]本实用新型的技术方案为:一种图像硬件二值化电路，包括:
[0005]一 OV7725芯片，所述OV7725芯片周期性的输出图像信号、像素信号和行信号；
[0006]一非门芯片，与所述OV7725芯片相连，将OV7725芯片输出的图像信号转化为二值化图像信号；
[0007]一移位寄存器，与所述非门芯片相连，用于传递二值化后的图像信号；
[0008]一数据锁存器，与所述移位寄存器相连，用于存储二值化后的图像信号；
[0009]一输出接口，与所述数据锁存器相连，对外输出二值化后的图像信号；
[0010]一同步计数器，与所述OV7725芯片相连，对OV7725芯片输出的像素信号和行信号进行同步。
[0011]作为优选，上述图像硬件二值化电路中，所述OV7725芯片输出的图像信号经非门芯片转换成二值化的黑白图像信号，实现了彩色像素数据与黑白像素数据的转换。
[0012]作为优选，上述图像硬件二值化电路中，所述移位寄存器采用8位并行输出串行输入移位寄存器
[0013]作为优选，上述图像硬件二值化电路中，所述数据锁存器采用D型数据锁存器。
[0014]作为优选，上述图像硬件二值化电路中，所述同步计数器采用4位同步二进制计数器。
[0015]进一步的，上述图像硬件二值化电路中，所述4位同步二进制计数器的8分频触发外部设备完成二值化图像信号的采集，实现了像素信号和行信号的同步，有效避免图像输出错误。
[0016]本实用新型的有益效果为:本实用新型根据OV7725摄像头输出数据的特点，采用逻辑硬件电路，将OV7725输出的彩色图片数据转换成对应的黑白色图像数据，大大降低CPU的消耗，有效避免丢帧等情况发生，具有高效低能耗的特点，使用简单方便，大大降低对处理器的性能要求和降低编程人员的工作负荷；本实用新型采用8位并行输出串行移位寄存器实现图像像素位置的二次排列，降低了外围设备的数据采集速度，采用数据锁存器存储转换好的二值化像素数据，延长了数据采集时间，更方便外围设备的数据采集；本实用新型采用4位同步二进制计数器进行像素信号和行信号的同步，有效避免了图像输出错误。
【附图说明】
[0017]图1为本实用新型【具体实施方式】的电路原理图。
【具体实施方式】
[0018]下面结合附图对本实用新型作进一步说明。
[0019]如图1所示，本实用新型提供的一种图像硬件二值化电路，该电路包括OV7725芯片、非门芯片、D型数据锁存器、8位并行输出串行输入移位寄存器和4位同步二进制计数器。
[0020]本实施例图像硬件二值化电路中，所述OV7725芯片周期性的输出图像信号、像素信号和行信号，其中，图像信号:一个像素点的彩色值；像素信号:表示传输一个像素的图像信号；行信号:表示一行的图像数据发送完成同步信号。
[0021 ] 本实施例图像硬件二值化电路中，所述非门芯片与所述OV7725芯片相连，将OV7725芯片输出的图像信号转化为二值化图像信号。
[0022]本实施例图像硬件二值化电路中，所述8位并行输出串行输入移位寄存器将单个图像信号实现8个作为一组的输出，并与所述非门芯片相连，用于传递二值化后的图像信号。
[0023]本实施例图像硬件二值化电路中，所述D型数据锁存器与所述8位并行输出串行输入移位寄存器相连，用于存储二值化后的图像信号。
[0024]本实施例图像硬件二值化电路中，所述D型数据锁存器连接一输出接口，对外输出二值化后的图像信号。
[0025]本实施例图像硬件二值化电路中，所述4位同步二进制计数器与所述OV7725芯片相连，对OV7725芯片输出的像素信号和行信号进行同步。
[0026]本实施例图像硬件二值化电路的具体工作原理为:当OV7725芯片将图片的像素数据转换完成时将输出像素信号，并同时输出图像信号和行信号。输出的像素信号传递到4位同步二进制计数器CLK引脚，输出的行信号传递至4为同步二进制计数器CLR引脚，通过4位同步二进制计数器进行像素信号和行信号的同步；输出的图像信号经过非门芯片转换成黑白图像信号并传递到8位并行输出串行输入移位寄存器的2引脚，8位并行输出串行输入移位寄存器将黑白图像信号在像素信号的同步下传递到D型数据锁存器中，并通过输出接口对外输出黑白图像信号。
[0027]以上所举实施例仅用为方便举例说明本实用新型，在本实用新型所述技术方案范畴，所属技术领域的技术人员所作各种简单变形与修饰，均应包含在以上申请专利范围中。
【主权项】
1.一种图像硬件二值化电路，其特征在于:包括: 一 0V7725芯片，所述0V7725芯片周期性的输出图像信号、像素信号和行信号； 一非门芯片，与所述0V7725芯片相连，将0V7725芯片输出的图像信号转化为二值化图像信号； 一移位寄存器，与所述非门芯片相连，用于传递二值化后的图像信号； 一数据锁存器，与所述移位寄存器相连，用于存储二值化后的图像信号； 一输出接口，与所述数据锁存器相连，对外输出二值化后的图像信号； 一同步计数器，与所述0V7725芯片相连，对0V7725芯片输出的像素信号和行信号进行同步。
2.根据权利要求1所述的图像硬件二值化电路，其特征在于:所述的移位寄存器采用8位并行输出串行输入移位寄存器。
3.根据权利要求1所述的图像硬件二值化电路，其特征在于:所述的数据锁存器采用D型数据锁存器。
4.根据权利要求1所述的图像硬件二值化电路，其特征在于:所述的同步计数器采用4位同步二进制计数器。
【专利摘要】本实用新型涉及一种图像硬件二值化电路，包括：一OV7725芯片，所述OV7725芯片周期性的输出图像信号、像素信号和行信号；一非门芯片，与所述OV7725芯片相连；一移位寄存器，与所述非门芯片相连；一数据锁存器，与所述移位寄存器相连；一输出接口，与所述数据锁存器相连；一同步计数器，与所述OV7725芯片相连。本实用新型根据OV7725摄像头输出数据的特点，采用逻辑硬件电路，将OV7725输出的彩色图片数据转换成对应的黑白色图像数据，降低外围设备的数据采集速度，延长数据采集时间，降低CPU的消耗，有效避免丢帧等情况发生，同时实现像素信号和行信号的同步，具有高效低能耗的特点，使用简单方便，降低了对处理器的性能要求和降低了编程人员的工作负荷。
【IPC分类】H04N9-64, G06K9-38, G06T7-40
【公开号】CN204270324
【申请号】CN201420818770
【发明人】程世华, 张兴, 刘国兵, 韩佳, 任纪伟, 陈诚
【申请人】程世华, 张兴
【公开日】2015年4月15日
【申请日】2014年12月22日