一种寄存器堆分页式扩展装置的制造方法
【技术领域】
[0001] 本实用新型涉及一种寄存器堆分页式扩展装置，尤其涉及一种高性能通用数字信 号处理器寄存器堆分页式扩展装置。
【背景技术】
[0002] 目前高性能通用数字信号处理器（DSP)芯片已经成为高速自动控制、图像处理、 通信技术、雷达及各种信号处理中的核心部件。应用领域的持续发展对数字信号处理器芯 片的性能提出了更高的要求。
[0003] 随着通用数字信号处理器性能的不断提高，指令的并行度越来越大，就是说在一 个指令周期并行的指令有不断增多的趋势。在这种情况下，内部用于存储指令计算数据和 运算结果的通用寄存器堆的数量就成为影响性能的一个关键因素。扩展内部寄存器的数量 还影响到以下几个方面：
[0004] 首先，数据在内部寄存器中的读写效率要比外部存储器高的多，因此内部寄存器 的数量直接关系到指令对大量数据的读/写速度。
[0005] 其次，内部寄存器的数量又影响到指令行一次读写数据的多少，如果指令一次性 读写的数据多，则内部寄存器也需要越多。内部寄存器的增加能够保证大型程序实现充分 的流水，从而提高程序的并行度。
[0006] 最后，内部寄存器数目的增加能够有效减少寄存器的重复使用率，降低程序员编 写程序的复杂度。同时可以有效避免由于寄存器相关而导致的流水线停顿。
[0007] 可见，随着DSP运算性能和指令并行度的提高，内部寄存器堆的不断扩展将会是 未来的发展趋势。扩展内部通用寄存器堆可以有多种方式，其中一种就是直接扩展内部通 用寄存器堆数量，但这种扩展方法会带来许多问题，最严重的是将会影响到上一个发布版 本的指令集，而指令集的改变会影响到硬件设计的许多方面，译码器等众多硬件都会面临 比较大的调整，直接延长开发周期。此外指令集位宽往往是有限的，这也直接影响到可编入 指令集的寄存器索引号位宽。
[0008] 因此在不影响指令集的前提下，如何扩展内部通用寄存器堆的技术是一个亟待解 决的问题。 【实用新型内容】
[0009] 针对现有方案的不足，本实用新型提出一种寄存器堆分页式扩展装置，其目的是 扩展通用寄存器堆的数量，提高内部通用寄存器堆的数据存储量。
[0010] 本实用新型是这样实现的，一种寄存器堆分页式扩展装置，应用于数字信号处理 器中，该寄存器堆分页式扩展装置包括分页式机器码识别模块、分页式标志信息分配模块、 译码器模块、分页式控制信息集成模块、分页式通用寄存器堆模块，该分页式通用寄存器堆 模块包括多个页面的通用寄存器堆；
[0011] 其中，该分页式机器码识别模块的输入端接收指令流，该分页式机器码识别模块 的输出端与该分页式标志信息分配模块的输入端连接，该分页式标志信息分配模块的输出 端与该译码器模块的输入端连接，该译码器模块的其中一个输出端与外部运算部件及数据 传输通道的控制端连接，外部运算部件及数据传输通道还与每个通用寄存器堆之间往返信 息传输，该译码器模块的其中另一个输出端与该分页式控制信息集成模块的输入端连接， 该分页式控制信息集成模块的输出端与每个通用寄存器堆的输入端连接，该分页式控制信 息集成模块的使能端还选择连接其中一个通用寄存器堆的控制端。
[0012] 作为上述方案的进一步改进，该分页式控制信息集成模块包括目的寄存器高/低 使能信息集成模块、目的寄存器选择信号集成模块、源寄存器选择信息集成模块，每个指令 行中指令包括多个源寄存器和多个目的寄存器，按照目的寄存器索引及源寄存器索引的编 码顺序，将对应于不同运算部件或者数据传输通道的源寄存器和目的寄存器进行编号，经 过目的寄存器的高/低使能控制信息集成，表示目的寄存器每个地址数据来源的选择信息 集成以及源寄存器选择信息集成，得到该通用寄存器堆的读/写控制信号和分页式控制信 息。
[0013] 本实用新型是在不改变现有指令集及每条指令位宽的前提下，以分页的方式扩展 内部通用寄存器堆，实现指令对扩展后的通用寄存器堆"快速读写"及"实时控制"。
【附图说明】
[0014] 图1为本实用新型较佳实施方式提供的寄存器堆分页式扩展装置的结构示意图。
[0015] 图2为图1中分页式控制信息集成模块及其连接关系。
[0016] 图3为图1中分页式机器码信息携带及识别过程示意图。
【具体实施方式】
[0017] 为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施 例，对本实用新型进一步详细说明。此处所描述的具体实施例仅用以解释本实用新型，并不 用于限定本实用新型。
[0018] 本实用新型是在不改变现有指令集及每条指令位宽的前提下，通过增加部分逻辑 装置，以分页的方式扩展DSP内部通用寄存器堆的一种寄存器堆分页式扩展装置。目前国 际上通用的DSP，主要包括美国TI公司的TMS系列和ADI公司的TS系列DSP芯片。以下以 ADI公司的ADSP TS20XS系列芯片为例，说明其内部寄存器的实现方式。
[0019] ADSP TS20XS系列芯片：该款DSP内部寄存器是以不同的寄存器组来分类的，不同 寄存器组有与之相对应的地址。由于在一个指令行中最多有4条运算块指令，每个计算块 只提供32个32位寄存器。对于计算块寄存器组来说，没有分页扩展模式。其他的寄存器 组也同样不含有分页扩展模式。
[0020] TI公司的TMS系列芯片内部也没有分页式扩展通用寄存器堆的硬件结构。
[0021] 此外市场上还有一些非DSP架构的处理器具有寄存器堆扩展方式，主要以高通公 司的影子寄存器扩展为代表。
[0022] 高通公司的影子寄存器堆扩展方式是将一个或者一个以上影子寄存器堆插入在 物理寄存器堆与后备存储器之间。在上下文切换过程中用于保存寄存器堆的值，提高上下 文切换的执行效率。它与本实用新型所述的分页式扩展通用寄存器堆有所不同。
[0023] 本实用新型扩展的每一页面通用寄存器堆的物理结构相同，只是属于不同的物理 页面，每一页面寄存器堆的使用方式完全相同，其目的是扩展通用寄存器堆的数量，提高内 部通用寄存器堆的数据存储量。
[0024] 本实用新型的寄存器堆分页式扩展装置，其应用于数字信号处理器中，如图1所 示，该分页式寄存器包括分页式机器码识别模块1、分页式标志信息分配模块2、译码器模 块3、分页式寄存器堆分页式控制信息集成模块5、分页式通用寄存器堆模块6,该分页式通 用寄存器堆模块包括多个页面的通用寄存器堆。请结合图2,其中，分页式控制信息集成模 块5还包括分页式寄存器堆高/低位使能信息集成模块51、目的寄存器数据选择信息集成 模块52、源寄存器选择信息集成模块53。
[0025] 分页式机器码识别模块1的输入端接收指令流，分页式机器码识别模块1的输出 端与分页式标志信息分配模块2的输入端连接，分页式标志信息分配模块2的输出端与译 码器模块3的输入端连接。译码器模块3的其中一个输出端与外部运算部件及数据传输通 道4的控制端连接，外部运算部件及数据传输通道4还与每个通用寄存器堆之间往返信息 传输，译码器模块3的其中另一个输出端与分页式控制信息集成模块5的输入端连接，分页 式控制信息集成模块5的输出端与每个通用寄存器堆的输入端连接，分页式控制信息集成 模块5的使能端还选择连接其中一个通用寄存器堆的控制端。
[0026] 每条指令均可在指令形式后加〈页面m，页面n>来指定当前指令的源和目的寄存 器所在的通用寄存器页面。该页面信息不会在所对应的指令机器码中体现，不影响现有指 令在指令集的定义，而是通过软件编译器在指令行中增加一条至多条指令，增加的指令即 是通用寄存器堆分页式特殊机器码，该机器码对用户不可见，其形式如：
[0027]
【主权项】
1. 一种寄存器堆分页式扩展装置，应用于数字信号处理器中，其特征在于：该寄存器 堆分页式扩展装置包括分页式机器码识别模块、分页式标志信息分配模块、译码器模块、分 页式控制信息集成模块、分页式通用寄存器堆模块，该分页式通用寄存器堆模块包括多个 页面的通用寄存器堆； 其中，该分页式机器码识别模块的输入端接收指令流，该分页式机器码识别模块的输 出端与该分页式标志信息分配模块的输入端连接，该分页式标志信息分配模块的输出端与 该译码器模块的输入端连接，该译码器模块的其中一个输出端与外部运算部件及数据传输 通道的控制端连接，外部运算部件及数据传输通道还与每个通用寄存器堆之间往返信息传 输，该译码器模块的其中另一个输出端与该分页式控制信息集成模块的输入端连接，该分 页式控制信息集成模块的输出端与每个通用寄存器堆的输入端连接，该分页式控制信息集 成模块的使能端还选择连接其中一个通用寄存器堆的控制端。
2. 如权利要求1所述的寄存器堆分页式扩展装置，其特征在于：该分页式控制信息集 成模块包括目的寄存器高/低使能信息集成模块、目的寄存器选择信号集成模块、源寄存 器选择信息集成模块，每个指令行中指令包括多个源寄存器和多个目的寄存器，按照目的 寄存器索引及源寄存器索引的编码顺序，将对应于不同运算部件或者数据传输通道的源寄 存器和目的寄存器进行编号，经过目的寄存器的高/低使能控制信息集成，表示目的寄存 器每个地址数据来源的选择信息集成以及源寄存器选择信息集成，得到该通用寄存器堆的 读/写控制信号和分页式控制信息。
【专利摘要】本实用新型公开了一种寄存器堆分页式扩展装置，其包括分页式机器码识别模块、分页式标志信息分配模块、译码器模块、分页式控制信息集成模块、分页式通用寄存器堆模块。分页式机器码识别模块的输入端接收指令流而输出端经由分页式标志信息分配模块与译码器模块的输入端连接。译码器模块的其中一个输出端与外部运算部件及数据传输通道的控制端连接，外部运算部件及数据传输通道还与每个通用寄存器堆之间往返信息传输，译码器模块的其中另一个输出端与该分页式控制信息集成模块的输入端连接。分页式控制信息集成模块的输出端与每个通用寄存器堆的输入端连接，分页式控制信息集成模块的使能端还选择连接其中一个通用寄存器堆的控制端。
【IPC分类】G06F9-30
【公开号】CN204347818
【申请号】CN201420870351
【发明人】孙立宏, 付秀兰, 宋何娟, 周东, 马强, 黄光红, 贾光帅, 龚晓华, 郭二辉, 刘小明
【申请人】中国电子科技集团公司第三十八研究所
【公开日】2015年5月20日
【申请日】2014年12月31日