一种具有id识别功能的spi总线扩展电路的制作方法
【技术领域】
[0001]本实用新型涉及一种总线电路，特别涉及一种具有ID识别功能的SPI总线扩展电路。
【背景技术】
[0002]使用SPI (Serial Peripheral Interface串行外设接口)总线结合串并转换和移位寄存器芯片来扩展通用输入输出接口数量，是电路中常使用的一种方法，通常使用74165并入串出移位寄存器和74595串入并出移位寄存器芯片来实现扩展的电路如图1所示，该电路实现了两组输入输出的扩展，每一组扩展均有8个输入8个输出。其中SCK、SDO、SDI是SPI的标准信号，LOAD和1E是SPI主控端提供的附加信号，LOAD用于更新实际的扩展输入输出的状态，1E用于控制输出的使能，该信号关闭时，实际扩展输出为高阻态，通常用于电路初始化过程。这种使用74165和74595配合SPI总线来实现总线扩展，具有实现简单，成本低廉，通用性好的优点。
[0003]但将这种技术应用到实现模块化电路板卡组成的系统中时，由于每一组扩展仅用于一个扩展板卡，如果每个板卡的最终输入输出功能有区别，主控端软件将无法得知两组各自扩展的功能，那么板卡的接入顺序和接入数量都必须是固定不变的，极大的限制了系统使用和扩展的灵活性。
【实用新型内容】
[0004]本实用新型的目的在于克服现有技术中所存在的上述不足，提供一种具有ID识别功能的SPI总线扩展电路，在现有传统SPI总线扩展电路的基础上，通过在移位寄存器输入端添加一片三态总线驱动器芯片和一组配置电阻，所述配置电阻由在并入串出移位寄存器输入端的各个输入上配置的上拉或下拉电阻组成，并结合现有的SPI总线的控制输出使能1E信号，主控端在1E有效时，即电路初始化过程时，可以得知每一组扩展功能的配置信息。
[0005]为了实现上述目的，本实用新型提供了以下技术方案:
[0006]一种具有ID识别功能的SPI总线扩展电路，包括与SPI总线连接的至少一个并入串出移位寄存器，还包括分别与每个并入串出移位寄存器输入端相连接的三态总线驱动器，所述SPI总线的控制输出使能1E连接三态总线驱动器使能端，所述并入串出移位寄存器输入端和三态总线驱动器之间设置有配置电阻，所述配置电阻由在并入串出移位寄存器输入端的各个输入上配置的上拉或下拉电阻组成。
[0007]优选的，所述并入串出移位寄存器使能端接地，
[0008]优选的，所述三态总线驱动器总线输入端连接外部输入，总线输出端连接并入串出移位寄存器输入端。
[0009]优选的，还包括至少一个与SPI总线连接的串入并出移位寄存器。
[0010]优选的，所述至少一个并入串出移位寄存器和至少一个串入并出移位寄存器一一对应组成至少一组SPI总线输入输出扩展。
[0011]优选的，所述至少一组SPI总线输入输出扩展为多组时不同功能的组的所述配置电阻设置不同。
[0012]优选的，所述并入串出移位器为74165芯片或74166芯片。
[0013]优选的，所述三态总线驱动器为74245芯片或74244芯片。
[0014]优选的，所述串入并出移位寄存器为74595芯片芯片。
[0015]与现有技术相比，本实用新型的有益效果:
[0016]1.使用本实用新型的电路后，生产过程中，不同扩展板卡配置的产品可以使用完全相同的软件，不需要针对不同的硬件配置使用不同的软件。更重要的是，产品出厂、软件固化后，功能不同的扩展板卡仍然可以自由接入主电路板，顺序、数量不受限制，极大方便了用户的使用和产品的升级；
[0017]2.本实用新型的电路与传统电路相比，每一组扩展只需要增加一片74245和若干电阻，成本低廉、电路简单，不需要使用专用芯片，也不需要专门增加系统的工作状态。仅仅利用现有的初始化过程既可获得扩展板卡的信息，能够明显增强系统扩展功能的灵活性。
【附图说明】
[0018]图1为现有技术的SPI总线扩展电路图
[0019]图2为本实用新型的SPI总线扩展电路图
【具体实施方式】
[0020]下面结合试验例及【具体实施方式】对本实用新型作进一步的详细描述。但不应将此理解为本实用新型上述主题的范围仅限于以下的实施例，凡基于本【实用新型内容】所实现的技术均属于本实用新型的范围。
[0021]如图2所示，本实用新型在传统电路的基础上，每一组扩展中的74595芯片需要SPI总线的输出控制使能1E信号进行使能控制，但是对应的74165并不需要，74165的使能端直接接地，即始终使能有效。在本电路中，将1E信号接入74245的使能端，设置74245的一路总线为输入端，另一路总线为输出端，所述74245的总线输入端连接外部输入，总线输出端连接74165的输入端。当系统初始化时，1E信号有效，此时74245的输出为高阻态，74165输入端各个输入和对应74245输出端各个输出之间的一组配置电阻可以上拉或者下拉作为74165的输入信号，该组配置电阻进行上拉或者下拉实现输入的电平配置信息可以作为该组扩展的ID(身份)信息传输到控制端；系统初始化完毕后，1E信号无效，74245的输出有效，此时74165和74245之间的电阻的上拉或者下拉功能失效，该组的实际扩展功能输入可以传输到控制端，此时与传统电路功能相同，实现标准输入扩展。在图2的示例电路中，第一组和第二组的配置信息分别为0x01和0x02，可以有效分辨两组扩展。控制端可以据此ID信息，结合预定的信息表，得知每一组扩展的实际功能。根据本实用新型的电路，可以采用与示例电路结构相同的1-256组扩展来实现I?256组不同功能扩展的有效识别，即使仅使用一组扩展的电路时，控制端也可以通过配置信息得知该组扩展的实际功能。
[0022]本示例电路采用了典型的8位并入串出移位寄存器芯片74165、8位串入并出移位寄存器芯片74595和8位三态总线驱动器芯片74245，但根据实际需要完全可以采用其他功能相同或类似的4位、8位、16位等等芯片来实现，例如8位并入串出移位寄存器芯片74166,8位三态总线驱动器芯片74244等等。
【主权项】
1.一种具有ID识别功能的SPI总线扩展电路，包括与SPI总线连接的至少一个并入串出移位寄存器，其特征在于，还包括分别与每个并入串出移位寄存器输入端相连接的三态总线驱动器，所述SPI总线的控制输出使能1E连接三态总线驱动器使能端，所述并入串出移位寄存器输入端和三态总线驱动器之间设置有配置电阻，所述配置电阻由在并入串出移位寄存器输入端的各个输入上配置的上拉或下拉电阻组成。2.根据权利要求1所述的具有ID识别功能的SPI总线扩展电路，其特征在于，所述并入串出移位寄存器使能端接地。3.根据权利要求2所述的具有ID识别功能的SPI总线扩展电路，其特征在于，所述三态总线驱动器总线输入端连接外部输入，总线输出端连接并入串出移位寄存器输入端。4.根据权利要求1-3任一项所述的具有ID识别功能的SPI总线扩展电路，其特征在于，还包括至少一个与SPI总线连接的串入并出移位寄存器。5.根据权利要求4所述的具有ID识别功能的SPI总线扩展电路，其特征在于，所述至少一个并入串出移位寄存器和至少一个串入并出移位寄存器一一对应组成至少一组SPI总线输入输出扩展。6.根据权利要求5所述的具有ID识别功能的SPI总线扩展电路，其特征在于，所述至少一组SPI总线输入输出扩展为多组时不同功能的组的所述配置电阻设置不同。7.根据权利要求1_3、5、6任一项所述的具有ID识别功能的SPI总线扩展电路，其特征在于，所述并入串出移位器为74165芯片或74166芯片。8.根据权利要求1_3、5、6任一项所述的具有ID识别功能的SPI总线扩展电路，其特征在于，所述三态总线驱动器为74245芯片或74244芯片。9.根据权利要求4所述的具有ID识别功能的SPI总线扩展电路，其特征在于，所述串入并出移位寄存器为74595芯片。10.根据权利要求9所述的具有ID识别功能的SPI总线扩展电路，其特征在于，所述并入串出移位器为74165芯片或74166芯片，所述三态总线驱动器为74245芯片或74244芯片。
【专利摘要】本实用新型公开了一种具有ID识别功能的SPI总线扩展电路，通过在SPI总线扩展输入的并入串出移位寄存器侧添加三态总线驱动芯片和配置电阻，并结合SPI总线的输出控制使能IOE信号，使主控端在IOE有效时，即电路初始化过程时，可得知每一组扩展功能的配置信息。使用本实用新型的电路，生产过程中，不同扩展板卡配置的产品可以使用完全相同的软件，产品出厂、软件固化后，功能不同的扩展板卡仍然可以自由接入主电路板，顺序、数量不受限制，极大方便了用户的使用和产品的升级，成本低廉、电路简单，无需专用芯片或专门增加系统的工作状态，仅仅利用现有的初始化过程既可获得扩展板卡的信息，能够明显增强系统扩展功能的灵活性。
【IPC分类】G06F13/40
【公开号】CN204680008
【申请号】CN201520191786
【发明人】孙恺, 刘淼, 曹宇男, 魏巍
【申请人】南通艾利特自动化有限公司, 南通产业技术研究院有限公司
【公开日】2015年9月30日
【申请日】2015年3月31日