基于可编程逻辑芯片的fpga/cpld程序下载器的制造方法
【技术领域】
[0001]本实验新型涉及一种FPGA/CPLD程序下载器，特别是基于可编程逻辑芯片的FPGA/CPLD程序下载器。
【背景技术】
[0002]随着片上系统(SoC，System on Chip)时代的到来，包括复杂可编程逻辑器件(CPLD, Complex Programmable Logic Device)和现场可编程门阵列(FPGA, FieldProgrammable Gate Array)的可编程逻辑器件(具有在系统可再编程的独特优点)，应用越来越广泛。这给用于可编程逻辑器件编程的下载器提出了更高的要求。
[0003]我们还可以通过下载器将配置数据烧写到串行配置器件(EPCS)和增强配置器件(EPC)中。它同时也是调试FPGA硬件和调试处理器的工具。FPGA/CPLD下载器主要包括US下载器与并口下载器，其中并口下载器其需要使用并口接口，而目前许多笔记本电脑，甚至台式机都不再配备并口，此时并口下载器将无法使用。此外并口的使用不支持热插拔，且当使用并口下载器下载器调试嵌入式逻辑分析仪和嵌入式软核处理器时，如果数据交换的速率太快，都不可避免地出现死机。为解决上述技术问题，在开发FPGA时使用USB下载器具有明显优势。一方面，下载程序速度明显快。如今FPGA的容量已达到数百万门，即使是通过JTAG 口下载程序，也需要很长时间，USB下载器则可以明显缩短下载时间。另一方面，程序调试更加方便快捷，甚至可以作一些实时调试。这一点在使用嵌入式逻辑分析仪和调试嵌入式处理器时十分重要。
【实用新型内容】
[0004]为解决上述技术问题本实用新型提供了基于可编程逻辑芯片的FPGA/CPLD程序下载器，具有成本低、电路结构简单、编程速度快、支持热插拔、电压兼容性强等明显优点。
[0005]为了达到上述目的，本实用新型提供如下技术方案:
[0006]基于可编程逻辑芯片的FPGA/CPLD程序下载器，硬件系统主要包括USB接口、USB控制芯片、存储芯片、可编程逻辑芯片、电平缓冲芯片、JTAG下载接口。
[0007]其中，所述存储芯片为带电可擦写可编程只读存储芯片。其主要完成功能为:用于存储USB控制芯片的特定信息，可以通过(但不仅限于)EECS、EESK、EEDATA来完成数据写入和读出。其型号可以(但不仅限于)为AT93C46DN芯片或AT24C02C芯片等。
[0008]其中，所述可编程逻辑芯片为任意型号的FPGA或CPLD芯片。主要完成功能为:完成USB串行总线数据向满足IEEE1149.1标准的编程数据和指令的转换。其型号可以(但不仅限于)为XC2C256芯片，EPM3064A芯片，XC3S200A芯片等。
[0009]其中，所述电平缓冲芯片其型号可以(但不仅限于)为:74HC244芯片、74LVC244芯片、MAX3378 芯片、SN74AVC16T245DGGR 芯片。
[0010]本实用新型的有益效果是:提供了基于可编程逻辑芯片的FPGA/CPLD程序下载器，支持JTAG在线调试模式，主动串行下载模式以及被动串行下载模式，并支持SignalTapII或Chipscope嵌入式逻辑分析仪和N1s II或Microblaze嵌入式软核处理器的实时调试。与传统的USB下载器与基于PC并口的下载器相比，本基于可编程逻辑芯片的FPGA/CPLD程序下载器具有成本低、电路结构简单、编程速度快、支持热插拔、电压兼容性强等明显优点。其为基于FPGA/CPLD电子系统设计提供了一种高速、稳定、低成本、便捷的下载器解决方案。
[0011]为了能更进一步了解本实用新型的特征以及技术内容，请参阅以下有关本实用新型的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本实用新型加以限制。
【附图说明】
[0012]下面结合附图，通过对本实用新型的【具体实施方式】详细描述，将使本实用新型的技术方案及其它有益效果显而易见。
[0013]图1是本实用新型基于可编程逻辑芯片的FPGA/CPLD程序下载器的结构示意图；
[0014]图2基于EPM3064可编程逻辑芯片，FT245BL USB控制芯片，AT93C46DN存储芯片和SN74LVC244电平缓冲芯片实现的FPGA/CPLD程序下载器电路原理图；
[0015]图3基于XC2C256可编程逻辑芯片，CY7C68013 USB控制芯片，AT24C02C存储芯片加SN74AVC16T24OTGGR电平缓冲芯片的FPGA/CPLD程序下载器电路原理图。
【具体实施方式】
[0016]为更进一步阐述本实用新型所采取的技术手段及其效果，以下结合本实用新型的优选实施例及其附图进行详细描述。
[0017]请参阅图1-3，第一种基于EPM3064可编程逻辑芯片，FT245BL USB控制芯片，AT93C46DN存储芯片和SN74LVC244电平缓冲芯片下载器方案和第二种基于XC2C256可编程逻辑芯片，CY7C68013 USB控制芯片，AT24C02C存储芯片加SN74AVC16T24OTGGR电平缓冲芯片实现的FPGA/CPLD下载器方案作为具体实施实例对本实用新型作进一步说明。
[0018]注意本实例仅作为本实用新型所属方案的其中一种具体实施方案，而其所采用的EPM3064/XC2C256可编程逻辑芯片，实际可以为任意型号的FPGA或CPLD芯片。而其所采用的FT245BL/CY7C68013 USB控制芯片也可以为任意型号的包含USB控制器的USB控制芯片。类似地 AT93C46DN/AT24C02C 存储芯片和 SN74LVC244/SN74AVC16T24OTGGR 电平缓冲芯片也可采用其它类似功能的芯片所替代，如74HC244，MAX3378等。
[0019]该具体实施方案的的电路原理图如图2所示。其主要包括..USB接口、FT245BL/CY7C68013USB 控制芯片、EPM3064/XC2C256 可编程逻辑芯片、AT93C46DN/AT24C02C 存储芯片、SN74LVC244/SN74AVC16T24OTGGR电平缓冲芯片、JTAG下载接口。当然，原理图中还包括一些外围电路，如晶振Y1，过流保险丝FUSE，LED指示灯DSl等，这些外围电路不是本方案的核心部分。
[0020]下载器的USB接口为方口 B型连接器，它连接计算机主机的USB接口和FT245BL/CY7C68013 USB控制芯片，FT245BL/CY7C68013 USB控制芯片实现USB物理层和链路层协议的解析:一方面从电脑主机通过USB串行总线接收数据；另一方面将FPGA/CPLD JTAG接口发送来的指令与数据转换为USB串行数据格式传回电脑主机。
[0021]FT245BL/CY7C68013 USB 控制芯片又连接到 AT93C46DN/AT24C02C 存储芯片和EPM3064/XC2C256可编程逻辑芯片AT93C46DN/AT24C02C存储芯片用于存储USB控制芯片的特定信息，EPM3064/XC2C256可编程逻辑芯片用于完成USB串行总线数据向满足IEEEl 149.1标准的编程数据和指令的转换主要包括:一方面USB串行总线数据转换为符合IEEE1149.1标准的编程数据和指令，从TCK、TMS和TDI串行输出到要编程的FPGA/CPLD器件；另一方面，从要编程的FPGA/CPLD器件返回的符合IEEE1149.1标准的数据和指令从TDO串行输入到USB控制器，提取相应并行数据，并将其转换为USB串行数据格式。
[0022]从EPM3064/XC2C256可编程逻辑芯片输出的JTAG数据端口 TCK、TMS、TDO和TDI连接于SN74LVC244/SN74AVC16T24OTGGR电平缓冲芯片，其具体连接方式详见图2的电路原理图。SN74LVC244/SN74AVC16T24OTGGR电平缓冲芯片可以实现从SN74LVC244/SN74AVC16T24OTGGR输入输出端口的5V电平转换为1.8V，2.5V、3.3V和5.0V (由外部电路所决定)，从而可以支持1.8V，2.5V、3.3V和5.0V的FPGA/CPLD器件。电平缓冲芯片的电源(JTAG_Vcc)连接于JTAG接口的第四管脚，即所需下载的目标板的JTAG接口电源，从而实现不同目标板器件电压的自动匹配。
[0023]JTAG下载接口采用标准1pin和14pin标准接口，采用IDClO和IDC14接头，其连接电平缓冲芯片与所需下载FPGA/CPLD目标板的JTAG接口。该方案实现的FPGA/CPLD下载器支持JTAG在线调试模式，主动串行下载模式，以及被动串行下载模式，并支持SignalTapII或Chipscope嵌入式逻辑分析仪以及试N1s II或Microblaze处理器的实时调试。
[0024]以上所述，仅为本实用新型的【具体实施方式】，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应所述以权利要求的保护范围为准。
【主权项】
1.基于可编程逻辑芯片的FPGA/CPLD程序下载器，其特征在于，硬件系统主要包括USB接口、USB控制芯片、存储芯片、可编程逻辑芯片、电平缓冲芯片、JTAG下载接口。2.根据权利要求1所述的基于可编程逻辑芯片的FPGA/CPLD程序下载器，其特征在于，所述存储芯片为带电可擦写可编程只读存储芯片。3.根据权利要求1所述的基于可编程逻辑芯片的FPGA/CPLD程序下载器，其特征在于，所述可编程逻辑芯片为任意型号的FPGA或CPLD芯片。4.根据权利要求1所述的基于可编程逻辑芯片的FPGA/CPLD程序下载器，其特征在于，所述电平缓冲芯片其型号可以(但不仅限于)为:74HC244芯片、74LVC244芯片、MAX3378芯片、SN74AVC16T245DGGR 芯片。
【专利摘要】本实用新型涉及一种FPGA/CPLD程序下载器，特别是基于可编程逻辑芯片的FPGA/CPLD程序下载器。其主要包括：USB接口、USB控制芯片、存储芯片、可编程逻辑芯片、电平缓冲芯片、JTAG下载接口。本实用新型支持JTAG在线调试模式，主动串行下载模式以及被动串行下载模式，并支持嵌入式逻辑分析仪和嵌入式软核处理器的实时调试。与传统的USB下载器与基于PC并口的下载器相比，本基于可编程逻辑芯片的FPGA/CPLD程序下载器具有成本低、电路结构简单、编程速度快、支持热插拔、电压兼容性强等明显优点。其为基于FPGA/CPLD电子系统设计提供了一种高速、稳定、低成本、便捷的下载器解决方案。
【IPC分类】G06F9/445
【公开号】CN204808308
【申请号】CN201520251877
【发明人】左超
【申请人】南京锆石光电科技有限公司
【公开日】2015年11月25日
【申请日】2015年4月24日