一种用于高速数据防泄漏系统的运行机构的制作方法
【技术领域】
[0001]本实用新型涉及数据安全防护领域，尤其涉及高速数据防泄漏系统领域。
技术背景
[0002]数据安全关系到个人的隐私，企业的核心竞争力乃至于国家的安全。因此，如何保障数据的安全成为当前尤为突出的热点问题，传统的信息安全产品如:防火墙、防病毒、入侵检测、漏洞扫描均是是从网络层或者应用层进行安全防护，缺乏对网络中存储和传输的数据层面进行保护，而数据泄露防护技术从数据的存储、传输和终端三个方面进行安全防护，受到国内外业界的极度关注。
[0003]数据防泄漏系统需要对用户所有的数据进行获取、识别、响应等处理，因此数据的存储和数据的计算速度与该系统性能有关。也就是说，数据的存储和计算速度越快，该数据防泄漏系统的性能也越强。目前，很多的研究致力于提高数据的存储速率，例如采用固态硬盘作为存储盘、改变存储载体、利用高速的外设接口。当前主流SATA接口的固态硬盘读写速度只有200MB/S左右，而PCIE1.0规范以其每通道2.5Gbp的峰值带宽为高速传输的固态硬盘开发提供了一个很好的选择。然而Flash芯片的存取速率没有多大的提高，只能达到160Mbps，那么如何解决高速数据传输接口与存储载体之间的速度差异，是提高数据存储速度的关键问题。另一方面，如何提高数据的运算速度也是亟待解决的一个问题。
【发明内容】
[0004]本实用新型要解决的技术问题是提供一种运用于数据防泄漏系统中的高存储速度和高数据计算速度的运行机构。
[0005]—种用于高速数据防泄漏系统的运行机构，其包括控制和运算机构和存储机构，所述控制和运算机构包括CPU、并行GPU和DMA控制器，所述存储机构包括高速传输接口、存储区和缓存区，所述缓存区为环形缓存区，所述DMA控制器控制高速传输接口和环形缓存区以及存储区和环形缓存区之间的数据传输，高速传输接口和存储区之间通过环形缓存区进行中间数据传输。
[0006]作为优选，所述存储区为固态硬盘，所述高速传输接口为PCIE接口，所述PCIE接口和固态硬盘之间通过环形缓冲区进行数据传输，所述PCIE接口和环形缓冲区通过所述DMA控制器进行数据传输。
[0007]作为优选，所述环形缓冲区为DDR SDRAM环形缓冲区，所述DDR SDRAM环形缓冲区由复数个存储块首尾链接而成。
[0008]本实用新型的有益效果:
[0009]本实用新型通过将数据存储和数据运算的改进运用到数据防泄漏系统中，使得数据防泄漏系统的运行速率和防泄漏性能得到了提高，可达到一天处理500G数据的速度。
【附图说明】
[0010]图1为用于高速数据防泄漏系统的运行机构的存储机构原理框图；
[0011]图2为用于高速数据防泄漏系统的运行机构的环形缓冲区示意图；
[0012]图3为用于高速数据防泄漏系统的运行机构的运算机构安装结构示意图。
【具体实施方式】
[0013]—种用于高速数据防泄漏系统的运行机构，该运行机构为高速数据防泄漏系统的硬件运行机构，其包括控制和运算机构和存储机构，所述控制和运算机构包括CPU、并行GPU和DMA控制器，所述存储机构包括高速传输接口、存储区和缓存区，所述缓存区为环形缓存区，该环形缓冲区的设计结构示意图如图2所示:
[0014]所述环形缓冲区为DDR SDRAM环形缓冲区，具体的为DDR3 SDRAM环形缓冲区，所述DDR3 SDRAM环形缓冲区由复数个存储块首尾链接而成。
[0015]具体的，将缓冲区划分成大量小块，每块2MB的大小并首尾相连，组成DDR3 SDRAM环形缓冲区。然后，用一个头指针和尾指针指向DDR3 SDRAM环形缓冲区的头和尾，每次向DDR3 SDRAM环形缓冲区写入一块数据尾指针Rtail便向后移动一个位置；同样，每次从DDR3 SDRAM环形缓冲区取走一块数据时，DDR3 SDRAM缓冲区的头指针Rhead便会向前移动一个位置。
[0016]其中，存储区为固态硬盘，更具体的为以Flash作为存储介质的固态硬盘，高速传输接口为PCIE接口，PCIE接口和固态硬盘中的Flash接口之间通过DDR3 SDRAM环形缓冲区进行中间数据传输，PCIE接口和DDR3 SDRAM环形缓冲区通过所述DMA控制器进行数据传输。具体过程如下:
[0017]如图1所示:主机系统与固态硬盘之间的数据传输分为两个过程:一个是写入DDR3 SDRAM环形缓冲区的过程，一个是从DDR3 SDRAM环形缓冲区写入固态硬盘的过程。
[0018]1.主机端发送写命令到PCIE接口 ；
[0019]2.PCIE接口以中断的形式通知CPU查询接口的命令寄存器；
[0020]3.经过命令解析后，CPU启动DMA控制器将一块1MB大小的数据传送到DDR3SDRAM环形缓冲区中；
[0021]4.等第一块数据写入缓冲区后，启动DMA控制器从DDR3 SDRAM环形缓冲区中取数送入固态硬盘中的Flash存储芯片中；
[0022]5.第一块之后的数据传输就可以和缓冲区与闪存存储器之间的数据传输并行操作，直到本次所有数据传输操作完成。
[0023]如图3所示，主板1上安装有CPU2、两个并行GPU3和存储区4，主机将自动区分并行CPU2和并行GPU3所要处理的数据。现有技术中GPU可以分为两类，一类是高端的显示卡，另一类是专门用于高性能计算的图形加速卡。本实施例中使用图形加速卡。
[0024]当然，除了本实施例之外还可以采用其他的形式:由于当前在单台计算机上最多能安装四个GPU部件。因此，可以采用包含有双GPU核心的GPU部件，如带有双GPU核心的GPU加速卡、使用三至四个包含双GPU核心的加速卡，从而使得单台计算机上所具有的GPU核心超过四个，实现了数据的加速运算，进而提高系统的性能。
[0025]通过运用上述结构到数据防泄漏系统中，该数据防泄漏系统的运行速率可达到每天 500G。
[0026]以上所述仅为本发明实施的具体实例，并不可以用该实例限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换或改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种用于高速数据防泄漏系统的运行机构，其特征在于，其包括控制和运算机构和存储机构，所述控制和运算机构包括CPU模块、并行GPU模块和DMA控制器，所述存储机构包括高速传输接口、存储区和缓存区，所述缓存区为环形缓存区，所述DMA控制器控制高速传输接口和环形缓存区以及存储区和环形缓存区之间的数据传输，高速传输接口和存储区之间通过环形缓存区进行中间数据传输。2.根据权利要求1所述的用于高速数据防泄漏系统的运行机构，其特征在于，所述存储区为固态硬盘，所述高速传输接口为PCIE接口，所述PCIE接口和固态硬盘之间通过环形缓冲区进行数据传输，所述PCIE接口和环形缓冲区通过所述DMA控制器进行数据传输。3.根据权利要求1或2所述的用于高速数据防泄漏系统的运行机构，其特征在于，所述环形缓冲区为DDR SDRAM环形缓冲区，所述DDR SDRAM环形缓冲区由复数个存储块首尾链接而成。
【专利摘要】一种用于高速数据防泄漏系统的运行机构，其包括控制和运算机构和存储机构，所述控制和运算机构包括CPU模块、并行GPU模块和DMA控制器，所述存储机构包括高速传输接口、存储区和缓存区，所述缓存区为环形缓存区；所述存储区为固态硬盘，所述高速传输接口为PCIE接口，所述PCIE接口和固态硬盘之间通过环形缓冲区进行数据传输，所述DMA控制器控制高速传输接口和环形缓存区以及存储区和环形缓存区之间的数据传输，使得数据防泄漏系统的运行速率和防泄漏性能得到了提高，可达到一天处理500G数据的速度。
【IPC分类】G06F21/55
【公开号】CN205003680
【申请号】CN201520583479
【发明人】徐建忠
【申请人】杭州世平信息科技有限公司
【公开日】2016年1月27日
【申请日】2015年8月5日