自动售货机及适用于自动售货机的串行总线系统的制作方法

专利名称：自动售货机及适用于自动售货机的串行总线系统的制作方法
技术领域：
本发明涉及自动售货机及适用于自动售货机的串行总线系统，尤其涉 及串行总线系统的输入输出接口技术。
背景技术：
例如在专利文献l中公开了这样一种结构为了进行自动售货机的各 种设定或在线收集销售额上的各种数据，在设备主体上具备多个基于
RS-232C的通用接口，各通用接口上分别连接有DoPa模块(注册商标)、 PHS模块、调制解调器装置或个人计算机等。专利文献2中公开了在主控 制部上用串行总线连接有维护中使用的遥控器、显示商品金额的金额显示 机或选择商品的按钮的自动售货机。另外，专利文献2通过降低串行通信 处理中的中断次数来提高性能。
并且，专利文献3中公开了伴随着配线作业的简化而实现成本的降低、 防止了售完显示功能误动作的事态的自动售货机的控制装置。具体为，在 弯曲机构内独立地设置了电磁螺线管用的交流配线和售完检测开关用的直 流配线的情况下，配线复杂和干扰叠加成为了问题，但通过在弯曲机构内 的回路结构上想办法解决了这个问题。专利文献4中公开了一种用硬件复 位线将网络控制器、多个节点加入串行数据传输线路而互相连接起来的网 络系统。由此，能够由网络控制器对多个节点一起复位，并且提高了对复 位信号的耐干扰性。日本特开2001-266231号公报日本特开2006-184964号公报日本特开平7-21452号公报日本特开平1-261948号公报
近年来，随着自动售货机的高性能化，自动售货机内安装的模块多样 化起来。此时，如果像专利文献1所示那样采用将各模块并联连接在设备
主体(主控制部)上的结构的话，则不仅连接器或配线变得繁杂，而且存
在由于连接器的数量使模块增设困难的问题。因此，可以考虑像专利文献2 那样用串行总线连接各模块的结构。
在使用串行总线的情况下，增设或更换模块时不仅要将该模块连接在 串行总线上，而且一般还要使用双列直插开关等手动设定该模块的地址。 但是，此时由于不仅需要充分地确保具有一定技能的人才，而且存在人为 过失的可能性等，因此希望实现不依赖于人的维护(保养)。
另一方面，我们知道自动售货机如专利文献3所记载的那样，干扰环 境恶劣。自动售货机内串行总线的配线长度例如达数十米，相应地容易受 到外来的干扰。例如，在由于干扰的影响使连接在串行总线上的模块冻结 或失控等情况下，能够通过串行总线上指令的输入尝试对该模块进行复位 动作。但在例如某个模块失控、该模块独占对串行总线的输出持续的状况 下，己经难以用串行总线复位了。
并且，近年来自动售货机中例如引起顾客注意增加购买机会的多媒体 显示功能的重要性增强，自动售货机的主控制部中内容处理等大量数据的 处理和显示内容的内容显示部与主控制部之间高速的数据传输已变得必 要。当提高数据转送速度时，相应地上述那样的干扰的影响也变大，因此 确保被称之为"失效保险"的可靠性越发变得重要。而且，预计这种进行 高速数据转送的各种模块今后将继续增加，确保上述可靠性自不必说，而 且考虑到各种模块的增设，其维护性(保养性)等也必需充分考虑。
图16为表示作为本发明的前提研究的自动售货机的结构例的框图。图 16所示的自动售货机采用例如组合了专利文献1和专利文献2的技术的结 构，为主控制部MCTL具备串行总线USB的端口和RS-232C的端口、各 种外围模块(功能模块)MD连接在这些端口上的结构。例如，串行总线 SB上连接有金钱识别部MDb、金额显示部MDc、弯曲部MDd和用户输入 部MDe， RS-232C上连接有内容显示部MDa和通信部MDf。
由于串行总线SB—般为例如数十K 数百K (bps)的转送速度，并 且连接有多个外围模块MD，因此各外围模块MD实际的处理速度比转送 速度慢。因此，由于这样的SB上难以连接需要高的处理速度的内容显示部 MDa等，因此作为解决对策连接到另外的RS-232C上。
但是，这样的结构在像上述那样今后想要不断增设需要高的处理速度
的外围模块MD时，RS-232C的端口数成为了瓶颈。因此，可以考虑例如 提高串行总线SB的转送速度，将内容显示部MDa或通信部MDf等连接到 SB上。但是，这种情况下也像上面叙述的那样解决不了伴随复位动作的可 靠性和不依赖于人的维护性的问题。

发明内容
本发明就是鉴于这样的问题，其目的之一就是要提高自动售货机以及 适用于该自动售货机的串行总线系统的可靠性。并且，本发明的另一个目 的是要提高自动售货机以及适用于该自动售货机的串行总线系统的维护 性。本发明的上述及其他的目的和新颖的特征应该能够从本说明书的描述 和附图中明白。
下面简单说明本申请公开的发明中代表形态的概要。
本发明的串行总线系统为通过总线结构从通信线路连接多个模块的结 构，其特征在于，通信线路包括信号线和控制线，该控制线为AND逻辑或 OR逻辑的总线结构。信号线为例如利用差动对能够高速转送数据的线，例 如通过该信号线从主控制模块向外围模块进行命令信号的发送或数据信号 的收发等。另一方面，控制线可以是数据转送速度慢的线，在主控制模块 对外围模块进行自动地址分配时使用，或者在主控制模块通过将外围模块 固定在"H"或"L"电平一定时间以上、对外围模块发行硬复位时使用。
通过利用控制线的AND逻辑或OR逻辑，即使在存在干扰等情况下， 也能确保高的信赖性地进行自动地址分配，并且，通过进行该自动地址分 配，在对通信线路增设外围模块的情况等下能够提高其维护性(保养性)。 并且，在例如通过信号线发送复位命令进行软复位无效等情况下，硬复位 能够通过主控制模块将控制线驱动到"H"或"L"电平一定时间以上，外 围模块检测到这一情况实现。因此，在存在干扰等情况下也能可靠地实现 复位动作，能够提高被称之为"失效保险"的信赖性。
另外，这样的串行总线系统适用于近年来要求高速转送、而且在外部 干扰大的环境中使用的自动售货机等中尤其有益。
发明的效果
如果要简单地说明本申请公开的发明中代表性结构能够获得的效果的 话，则为能够实现信赖性高的自动售货机及串行总线系统。并且能够实现 保养性高的自动售货机及串行总线系统。


图1是表示本发明实施形态1的自动售货机的结构的一例的框图。 图2是表示本发明实施形态1的串行总线系统的结构的一例的框图。
图3是表示图2的串行总线系统中的通信线路的结构例的概略图。 图4是表示图2的串行总线系统中的终端电路的结构例的电路图。 图5是表示图2的串行总线系统中的接口电路的结构例的图，(a)为
表示主控制部的结构例的电路图，(b)为表示外围模块的结构例的电路图。 图6是表示用图3的通信线路连接了图5的主控制部和外围模块的结
构例的电路图。
图7是表示本发明实施形态1的串行总线系统的自动地址分配功能的 动作例的流程图。
图8是图7的动作例的补充图，(a)为表示通信线路上的波形序列的
图，(b)为表示进行外围模块的地址分配过程的具体例的图。
图9是表示本发明实施形态1的串行总线系统中为了包含其硬复位功
能的动作例的流程图。
图10是图9的动作例的补充图，为表示通信线路上的波形序列的图。 图11是表示本发明实施形态2的串行总线系统的结构的一例的框图。 图12是表示图11的串行总线系统中的接口电路的结构例的图，(a)
为表示主控制部的结构例的电路图，(b)为表示外围模块的结构例的电路图。
图13是表示图11的串行总线系统的主控制部和外围模块的更详细的 结构例的框图。
图14是表示本发明实施形态3的自动售货机的结构的一例的框图。 图15是表示本发明实施形态4的自动售货机的结构的一例的框图。 图16是表示作为本发明的前提研究的自动售货机的结构例的框图。
具体实施例方式
下面根据附图详细地说明本发明的实施形态。在用于说明实施形态的 所有图中，同一个部件原则上添加相同的附图标记，省略其重复的说明。 在以下的实施形态中，当为了方便而需要时，分割成多个部分或实施形态 进行说明，但除了特别说明时以外，彼此之间并不是没有关系，具有一方 是另一方的一部分或全部的变形例、详细或补充说明等的关系。并且，在 以下的实施形态中，当谈及要素的数量(包括个数、数值、量、范围等) 时，除特别说明过的情况和原理上明显地限定于特定的数量情况等以外， 并不限定于该特定的数，既可以在特定的数以上也可以在特定的数以下。
而且，在以下的实施形态中，其构成要素(包括要素步骤等)除特别 说明的情况和原理上明显是必须的情况等以外，当然也并非必不可少。同 样，在以下的实施形态中，当谈及构成要素等的形状、位置关系等时，除 了特别说明的情况或原理上明显不是的情况等以外，实际上包括近似或者 类似其形状等情况。此时，上述数值和范围也同样。
另外，虽然以下的实施形态所描述的串行总线系统以自动售货机作为 其一个例子进行说明，但当然也并不局限于此，适用于与自动售货机一样 在干扰大的环境下使用的系统或随着外围模块的增设要求维护性的系统等 都是有益的。
(实施形态l)
图1为表示本发明实施形态1的自动售货机的结构的一例的框图。图1
所示的自动售货机采用在通信线路LN上连接有主控制部MCTL和多个外 围模块MD的结构。并且，连接在该LN上的外围模块MD中除了包括例 如金钱识别部MDb、金额显示部MDc、弯曲(^乂K)部MDd和用户输 入部MDe等之外，还包括内容显示部MDa和通信部MDf。
金钱识别部MDb具有识别投入自动售货机中的金钱的功能，金额显示 部MDc具有显示该识别的金钱的功能。用户输入部MDe具备控制以自动 售货机的按钮为代表的用户接口的功能，弯曲部MDd具有排出与该按下的 按钮相对应的商品的功能。通信部MDf承担通过例如有线LAN(Local Area Network,局域网)或无线LAN等从外部获取数据或对外部发送数据的功 能，内容显示部MDa承担显示该获取的内容数据(例如宣传广告、新闻等)
的功能。主控制部MCTL控制整个自动售货机，包括例如通信线路LN的 占有权的管理和外围模块MD的管理等。
图2为表示本发明实施形态1的串行总线系统的结构的一例的框图。 图2的串行总线系统为将图1的自动售货机的配线拓扑结构一般化并具体 化的系统。图2所示的串行总线系统与图1 一样采用在通信线路LN上连 接主控制部MCTL和多个(这里为8个)外围模块MD1 MD8，在通信线 路LN的两端设置了终端电路TNa、 TNb的结构。通信线路LN具备例如 数米到数十米的配线长。
图3为表示图2的串行总线系统中的通信线路LN的结构例的概略图。 图3所示的通信线路LN的特征为，采用例如所谓双股相绞结构(逆相并 且拧转结构)，除具备成为差动对的信号线DP、 DN，对该DP、 DN的屏蔽 线SLD外，还具备控制线CL和相对于该控制线CL的接地线GND。从与 例如数M至数十M (bps)这一比现有自动售货机(例如数十K至数百K) 高的转送速度相对应、降低干扰等角度考虑，信号线DP、 DN使用了双股 相绞结构。控制线CL后面将详细叙述，采用例如AND逻辑的总线结构， 由于不进行要求速度的数据转送，因此转送速度没有特别的限制。但是， 从降低干扰的角度考虑，优选转送速度至少比信号线DP、 DN低的低速总 线。
图4为表示图2的串行总线系统中的终端电路TN的结构例的电路图。 图2的终端电路TNa、 TNb如图4所示由连接在信号线DP与信号线DN 之间的终端电阻Rt构成。由此，能够抑制通信线路LN两端的波形反射， 能够在信号线DP、 DN中进行高速的数据转送。
图5为表示图2的串行总线系统中的接口电路的结构例的图，(a)为 表示主控制部MCTL的结构例的电路图，(b)为表示外围模块MD的结构 例的电路图。图5 (a)所示的主控制部MCTL由连接上述通信线路LN的 端口PT，通过该端口 PT进行数据的收发的接口电路IFC1，与该IFC1之 间进行数据的输入输出、用该输入输出的数据实现规定的功能的内部电路 50a构成。
接口电路IFC1包括将通信线路LN中包含的控制线CL上拉到电源 电压VDD的电阻R1 、接受内部电路50a的控制将CL下拉到接地电压GND
的晶体管(开关电路)Ql、将CL的信号输入到内部电路50a中的输入缓 冲器IBF等。相对于该CL的接地电压GND连接到通信线路LN中包含的 接地线GND上。而且，IFC1还包括将来自内部电路50a的数据发送给通 信线路LN中包含的信号线DP、 DN，接收来自信号线DP、 DN的数据输 送给内部电路50a的输入输出缓冲器IOB;该IOB的接地电压GND连接 到通信线路LN中包含的屏蔽线SLD上。IOB没有特别的限制，为例如基 于RS-485标准的缓冲器等。另夕卜，这里IFC1内的CL—VDD之间以及CL 一GND之间还可以具备箝位用的二极管。
并且，图5 (b)所示的外围模块MD由连接通信线路LN的端口PT， 通过该端口 PT进行数据的收发的接口电路IFC2，以及与该IFC2之间进行 数据的输入输出、用该输入输出数据实现规定的功能的内部电路50b构成。 接口电路IFC2与主控制部MCTL的接口电路IFC1相比，省略了上拉控制 线CL用的电阻R1，除此以外与IFC1的结构相同。
图6为表示用图3的通信线路LN连接了图5的主控制部MCTL和外 围模块MD的结构例的电路图。图6中，通信线路LN上分别连接了主控 制部MCTL和多个外围模块MDl MDn。成为串行总线的信号线DP、 DN 中，例如从主控制部MCTL送出的信号能够被多个外围模块MDl MDn 接收，并且从MDl MDn中的任一个送出的信号能够被主控制部MCTL 或其他的外围模块MD接收。信号线DP、 DN中流过差动对的时钟脉冲控
制信号、传输命令或数据信号。
另一方面，在控制线CL中也一样，例如从主控制部MCTL送出的信 号能够被多个外围模块MDl MDn接收，并且由MDl MDn中的任一个 送出的信号能够被主控制部MCTL或其他的外围模块MD接收。因此，如 从图6能够判断的那样，控制线CL的特征为AND逻辑的总线结构。艮P， 在初始状态下，控制线CL在主控制部MCTL的接口电路IFC1内的上拉电 阻R1的作用下，为电源电压VDD的电平("H"电平)。当从这种状态开 始，主控制部MCTL或外围模块MDl MDn中的一个以上通过内部电路 50a、 50b将接口电路IFCl、 IFC2内的晶体管Ql驱动成ON时，CL为接 近接地电压GND的电平("L"电平)。
上述串行总线系统的主要特征是，像上述那样设置了控制线CL作为
通信线路LN的一部分和利用该控制线CL对外围模块MD进行自动地址分 配和硬复位。以下就该自动地址分配和硬复位进行说中的自动地址分配功 能的动作例的流程图。图8为图7的动作例的补充图，(a)为表示通信线 路LN上的波形序列的图，(b)为表示进行外围模块地址分配的过程的具 体例的图。首先用图8 (b)说明地址分配顺序的概要。
如图8 (b)所示，各外围模块MD (这里为外围模块A D)预先具 备唯一的制品识别编号(ID)。这里设ID为16位。本实施形态中使用的地 址分配顺序为，特定具备该ID的多个外围模块A D中ID值最小的模块， 给该特定的外围模块(这里为外围模块C)分配规定的逻辑地址的方式。 并且是这样一种方式当外围模块C分配到逻辑地址时，以除该模块以外 的外围模块A、 B、 D为对象进行同样的处理，通过反复进行这样的操作， 最终对所有的外围模块分配逻辑地址。
为了实现这样的地址分配顺序，各外围模块A D分别从ID的最高位 (第16位)开始依次进行AND运算，将该AND运算结果与自身的该位 的值进行比较。其中，在像图8 (b)的第15位那样AND运算结果为"0"， 自身(外围模块D)的该位为"1"的情况下，外围模块D判定存在ID值 比自身小的其他的外围模块。因此，在该时刻将外围模块D从以后的下一 位的AND运算对象模块中除去。此后，同样在第13位除去外围模块A, 在第11位除去外围模块B。结果，最终只留下外围模块C,并且各位的 AND运算结果与该外围模块C的ID值一致。因此主控制部MCTL只要用 该ID值确定外围模块，给该外围模块分配规定的逻辑地址就可以了。
作为实现图8(b)的地址分配顺序的具体处理内容，首先在图7的S701 中例如接通串行总线系统的电源。此时也包括在例如更换或增设了外围模 块MD后(连接在通信线路LN上之后)接通电源的情况。并且，在S701 中，在串行总线系统接通电源的状态下对主控制部MCTL和外围模块MD 进行复位动作。艮P， S701表示产生了主控制部MCTL不能识别外围模块 MD的状态的情况。
在这样的情况下，首先主控制部MCTL用处理程序等定义N位(S702 )， 通过信号线DP、 DN对连接在通信线路LN上的所有的外围模块MD发行 该第N位的输出请求命令(S703)。该N位为相当于各外围模块MD所具
有的ID的位数，预先定义为固定值(图8 (b)的例中N-16)。
于是，当如图8 (a)所示各外围模块MD从信号线DP、 DN接收到这 样的输出请求命令时，在自身ID的第N位为"O"的情况下，使晶体管Q1 导通，将控制线CL驱动成"L"电平，如果是1则维持晶体管Q1断开(S704)。 即，进行AND运算，在自身ID的第N位为"0"、外围模块为l个以上的 情况下，将控制线CL驱动成"L" (- "0")电平，否则维持CL为"H" (="1")电平。
然后，主控制部MCTL检测控制线CL的电平(S705),将该控制线 CL的电平("1"或"0")设定为IDmin的第N位(S706)。该IDmin相当 于图8 (b)中AND运算的结果。另一方面，外围模块MD检测控制线CL 的电平(S712)，在CL为"0"电平、自身ID的第N位为"1"的情况下 (S713)，在后述的S708中不考虑主控制部MCTL以后发行的输出请求命 令，直至N-O (S715)。并且，在S713中，当CL为"0"、自身ID的第 N位为"0"，或者CL为"1"、自身ID的第N位为"1"时，继续保持接 收主控制部MCTL发行的输出请求命令的状态(S714)。
接着，主控制部MCTL在S706之后使N-N—1 (S707)，判断是否N =0 (S708)。当N不等于O时，转移到S703，主控制部MCTL以移动到 比上一次靠下一个位的第N位为对象，再次对所有的外围模块MD发行输 出请求命令。然后在S704中，对该输出请求命令，上述S715状态的外围 模块MD不考虑该输出请求命令，只有S714状态的外围模块MD接收该 输出请求命令，对控制线CL进行输出(即进行AND运算)。
接着，确认IDmin的各位是否全部为"l"(S709)，如果是则结束。艮P， 此时相当于不存在应答的外围模块MD，对所有的外围模块MD完成逻辑 地址的分配的情况。另一方面，在S709中不是全部为"1"的情况下，主 控制部MCTL通过从例如信号线DP、 DN对IDmin所表示的外围模块MD 的寄存器等进行写入等，而对该模块设定规定的逻辑地址(S710)。然后， 该设定了逻辑地址的外围模块设定为不考虑以后的输出请求命令(S711)， 转移到S702，以剩下的外围模块MD为对象反复进行同样的处理。
通过使用上述处理，不用人手介入就能够自动地对外围模块MD分配 地址，能够提高串行总线系统(自动售货机)的维护性(保养性)。而且，
由于使用AND逻辑的控制线CL进行来自外围模块MD的ID值的应答， 因此可靠性高，能够实现可靠的地址分配。
艮P，根据情况需要，能够使用信号线DP、 DN进行自动地址分配。此 时，由于信号线DP、 DN不能实现AND运算等，因此可以采用例如以下 方式主控制部MCTL指定第N位，与此相对应，外围模块在自身ID的 第N位为"0"时对信号线DP输出应答信号"0"，为"1"时不输出应答 信号。如果这样的话，外围模块在自身ID的第N位为"1"、信号线DP为 "0"的情况下能够识别存在ID值比自身小的外围模块这种情况。
但是，此时在例如所有外围模块的第N位都为"1"的情况下等，由于 信号线DP为高阻抗电平，因此各外围模块或主控制部必须包含该高阻抗 电平进行判断。而且，由于数据转送速度快，因此也必须注意信号线DP 的判断定时。如上所述，自动售货机等由于外来干扰大，因此，使这种逻 辑判断电平或判断定时具有可靠性不容易。因此，如果使用上述那样的具 备AND逻辑的控制线CL的话，则逻辑电平必然为"1"或"0"，而且由 于数据转送速度没有限制，因此能够充分确保来自外围模块的应答输出期 间，其判断定时也不成为问题。因此，能够实现高可靠性。
图9为表示本发明实施形态1的串行总线系统的包括其硬复位功能的 动作例的流程图。图10为图9的动作例的补充图，为表示通信线路LN上 的波形序列的图。首先用图10说明硬复位功能的概要。
本实施形态的串行总线系统具备软复位功能和硬复位功能。如图10所 示，软复位功能为使用信号线DP、 DN，用逻辑地址特定外围模块MD并 给该外围模块MD发行复位命令的功能。此时，该外围模块MD解析该复 位命令，进行自身的复位动作。但是如上所述，在例如该外围模块MD冻 结的情况下或通信线路LN的信号线DP、 DN被误动作占有的情况下，这 样的软复位功能有可能无效。
因此，在这样的情况下，主控制部MCTL使用硬复位功能。硬复位功 能下主控制部MCTL将控制线CL驱动到"L"电平一定时间(例如数秒) 以上。所有的外围模块MD接收该信息，检测该一定时间以上的"L"电平， 将自身硬件地复位。具体为，硬件例如利用定时电路一直监视控制线CL， 当达到一定时间以上时，通过最优先的中断处理执行复位。为了实现这样的复位动作，在图9的S901中，首先主控制部MCTL 对特定的外围模块MD进行通信。接着，主控制部MCTL监视在一定时间 以内是否有来自成为该通信对象的外围模块MD的应答(S902)。如果有应 答，则在等待一定时间以后(S910)再次返回到S卯1继续进行与外围模块 MD的通信。另一方面，如果没有应答，则计算其次数，并通过S910和S901 试几次从主控制部MCTL向外围模块MD的通信。
在连续N次没有应答的情况下(S903)，指定该没有应答的外围模块 MD，并用信号线DP、 DN发送复位命令(S卯4)。即进行软复位。这里所 说的软复位是指使软件的状态为初始状态。然后，主控制部MCTL对该外 围模块MD进行图7和图8中说明过的自动地址分配(S905)。假如软复位 成功，则由于图7的自动地址分配处理的应答只有进行了软处理的外围模 块MD，因此能够立即获取ID并分配逻辑地址。
然后主控制部MCTL判断对该进行了软复位的外围模块MD的逻辑地 址的分配是否成功(S卯6)，若成功，则返回到通常的动作(S911)。另一 方面，在失败的情况下，主控制部MCTL在一定时间(例如数秒)以上的 期间将控制线CL固定在"L"电平(S907)。连接在通信线路LN上的所 有外围模块MD接受该信号执行复位动作(S908)。即，进行硬复位。在硬 复位结束后，进行图7和图8说明过的自动地址分配(S909)。
这样一来，通过使用能够用控制线CL进行硬复位的串行总线系统， 即使在软复位无效的情况下也能够通过别的途径进行复位动作，因此达到 了提高所谓"失效保险"这一可靠性的目的。而且，由于此时能够用称之 为"控制线CL的一定时间以上的<L'电平间"的、干扰的影响几乎不成 为问题的信号进行复位，因此能够实现信赖性高的可靠的复位动作。
如上所述，通过使用本实施形态1的串行总线系统(自动售货机)，能 够提高信赖性和/或保养性。另外，虽然本实施形态l的串行总线系统使用 了AND逻辑的总线作为控制线，但也可以将其改变成OR逻辑的总线。此 时，只要例如在图5 (a)、 (b)中使上拉用电阻R1为下拉用电阻，使下拉 用的晶体管Ql为上拉用的晶体管就可以。而且，在图7和图8的自动地址 分配中，只要将上述顺序改变成从ID的最下一位开始往上一位特定ID值 最大的外围模块MD的顺序就可以，在图9和图10的硬复位功能中将上述
方法改变成在一定时间以上的"H"电平就可以。
但是，与AND逻辑中使用NMOS晶体管或NPN双极性晶体管等作为 晶体管Ql不同，OR逻辑使用PMOS晶体管或PNP双极性晶体管等作为 晶体管Ql。由于一般情况下NMOS晶体管等的驱动能力比PMOS晶体管 等的高，因此从实现容易性的角度出发，优选使用AND逻辑。 (实施形态2)
本实施形态2说明实施形态1中说明过的图2的配线拓扑结构的变形 结构例。并且对包括主控制部和外围模块中的内部线路的详细的结构例进 行说明。
图11为表示本发明实施形态2的串行总线系统的结构的一例的框图。 图11所示的串行总线系统与图2 —样采用在通信线路LN上电连接有主控 制部MCTL_W和多个外围模块MD—W1 MD一W8、在通信线路LN的两 端具备终端电路TNa、 TNb的结构。
与图2不同，通信线路LN为先引入到各外围模块]VH^W的内部、从 其中引出到外部的头儿再引入到其他的外围模块MD_W等内部的配线拓 扑结构。因此正确地说，是多条物理通信线路LN通过主控制部MCTL_W 和多个外围模块MI^W分别电连接，实质上形成1条通信线路LN。换言 之，图11的结构例为通信线路LN上至少电连接有主控制部和多个外围模 块的结构。
图12为表示图11的串行总线系统中的接口电路的结构例的图，(a) 为表示主控制部MCTL_W的结构例的电路图，(b)为表示外围模块MD一W 的结构例的电路图。图12 (a)所示的主控制部MCTI^W与图5 (a)的主 控制部MCTL —样，具备接口电路IFC—Wl和与该IFC_W1之间进行数据 的输入输出、用该输入输出数据实现规定的功能的内部电路50a。
但是，图12 (a)的主控制部MCTL—W与图5 (a)的主控制部MCTL 不同，其特征在于具备2个系统的由通信线路LN的信号组(CL、 GND、 DP、 DN、 SLD)构成的端口 (端口PTa、 PTb)。并且，这两个系统的端口 PTa、 PTb在IFC一Wl内部进行分支配线的头儿分别连接，通过该分支点互 相连接。由于除此以外的结构与图5 (a)的接口电路IFC1相同，因此省略 详细的说明。
另一方面，图12 (b)所示的外围模块MD一W也与图5 (b)的外围模 块MD —样，具备接口电路IFC_W2和与该IFC—W2之间进行数据的输入 输出、用该输入输出数据实现规定的功能的内部电路50b。该外围模块 ]^10_ 也与图12 (a)的主控制部MCTL_W的情况一样，与图5 (b)的 外围模块MD不同，具备2个系统的由通信线路LN的信号组(CL、 GND、 DP、 DN、 SLD)构成的端口 (端口PTa、 PTb)。由于除此以外的结构与图 5 (b)的外围模块MD相同，因此省略详细的说明。
这样一来，通过具备2个系统的端口 PTa、 PTb，在主控制部MCTI^W 和外围模块MD—W内部的分支点将它们互相连接，能够降低波形反射引起 的干扰，因此能够实现尤其是信号线DP、 DN中的高速数据转送。即，图 2的配线拓扑结构中从通信线路LN上的分支点(例如节点ND1)到外围 模块(例如MD1)的接口电路IFC2的配线长引起的波形反射的影响不能 忽视。而图11的配线拓扑结构中该分支点为例如图12(a)所示的节点ND2， 到IFC—W1内的输入输出缓冲器IOB等的配线长极短，因此波形反射的问 题不会特别产生。
图13为表示图11的串行总线系统中的主控制部MCTL—W和外围模块 MD一W的更详细的结构例的框图。图13表示主控制部MCTL—W和外围模 块MD一W中共用的电路部分的结构例。BP,如果在主控制部MCTL_W和 外围模块MD—W中设置例如图13所示那样的接口电路IFC—W和内部电路 50的话，能够实现本实施形态的串行总线系统。
接口电路IFC^W相当于图12 (a)、 (b)所示的IFC^W1或IFC一W2。 IFC_W包括受内部电路50的控制将控制线CL下拉到接地电压GND的晶 体管Ql和将CL的信号取入到内部电路50中的输入缓冲器IBF等，在主 控制部MCTL一W的情况下，还包括将CL上拉到电源电压VDD的电阻Rl 。 相对与该CL的接地电压GND连接到通信线路LN中包含的接地线GND 上。并且，IFCLW包括向信号线DP、 DN发送来自内部电路50的数据， 接收来自信号线DP、DN的数据输入内部电路50中的输入输出缓冲器IOB， 该IOB的接地电压GND连接在通信线路LN中包含的屏蔽线SLD上。而 且，在IFC—W内的CL一VDD之间和CL一GND之间分别具备箝位用的二 极管DD1和DD2。
内部电路50相当于图12 (a)、 (b)所示的内部电路50a的一部分或内 部电路50b的一部分。首先说明内部电路50中与控制线CL相关的电路块。 控制信号输出部CLO接受控制寄存器组REGa的控制，控制晶体管Ql的 ON/OFF。此时，Ql接通的时间由输出定时器TM1决定。输出定时器TM1 由控制寄存器组REGa控制，决定例如主控制部MCTL一W中发行硬复位命 令时的"L"电平期间或外围模块MD一W中的自动地址分配时的输出应答 时间等。
并且，控制信号检测部CLI接受来自输入缓冲器IBF的信号，写入状 态寄存器REGs中。此时，CLI用由控制寄存器组REGa控制的检测定时器 TM2监视来自IBF的信号(即控制线CL的状态)。因此，在例如外围模块 MD一W中，如果TM2中预先设定了硬复位时的"L"电平期间，则CLI能 够检测到发行了硬复位命令这一信息。另外，控制寄存器组REGa和状态 寄存器REGs通过CPU总线BUS受图中没有表示的CPU的控制。
下面说明内部电路50中与信号线DP、DN相关的电路块。发送数据时， 从图中没有表示的CPU通过CPU总线BUS将发送的数据写入发送FIFO (TXF)中，该发送数据通过编码部ECD和发送数据生成部TX传输给输 入输出缓冲器IOB。编码部ECD和发送数据生成部TX例如对发送数据进 行曼彻斯特编码或附加错误标记(CRC (Cyclic Redundancy Check,循环冗 余码校验)码等)，将进行过并-串行变换后的数据传送给IOB。
而接收数据时，用接收数据检测部RX和定时检测部RXTG接收来自 IOB的接收数据，该接收数据通过解码部DCD写入接收FIFO (RXF)中。 定时检测部RXTG为所谓时钟恢复电路。接收数据检测部RX和解码部 DCD进行串-并行变换，或者通过确认出错标记检测出错或修正错误，或者 进行曼彻斯特编码的解码等。于是，写入RXF中的接收数据通过CPU总 线BUS传输到图中没有表示的CPU中。另外，CPU总线BUS上还连接有 由CPU控制的控制寄存器组REGb，收发控制部TRXC受该REGb的控制 对IOB进行输入/输出的切换。
通过采用本实施形态2的串行总线系统，除了具有实施形态1中叙述 过的各种效果外，还能够降低波形反射的影响、提高数据传输的信赖性。 (实施形态3)本实施形态3说明适用实施形态2中说明过的图11的配线拓扑结构而 构成自动售货机的例子。图14为表示本发明实施形态3的自动售货机结构 的一例的框图。
图14所示的自动售货机与图11 一样，采用在通信线路LN上电连接 有主控制部MCTL—W和多个外围模块MD一Wa MD—Wj，通信线路LN的 两端连接有终端电路TNa、 TNb的结构。MD_Wa为无线调制解调器，具 备通过天线ANT与外部之间进行无线数据收发的功能。MD_Wb为金额显 示部，具备显示用户投入的金钱的功能。
MD_Wc为所谓硬币识别装置，具有识别用户投入的硬币的功能。 Nfl^Wd为所谓纸币识别装置，具有识别用户投入的纸币的功能。MD_We 为电子货币读写器，具备使用IC卡等处理金钱的支付的功能。Ntt^Wf为 面板控制部，具备控制商品显示面板140的功能。商品显示面板140由例 如MD—Wf控制，采用以往使用的在一般的串行总线SB上连接有选择商品 的多个按钮或商品显示部的结构。MD_Wf管理用户通过商品显示面板140 输入的商品购买信息。
MD_Wg为弯曲控制部，具备控制商品排出部141的功能。商品排出 部141由例如MD_Wg控制，采用在以往使用的一般的串行总线SB上连 接有多个分别存储有不同商品的弯曲的结构。弯曲控制部MD_Wg获取面 板控制部MD一Wf中的用户商品购买的信息，控制商品排出部141排出对 应的商品。
Nfl^Wh为内容显示部，控制液晶面板142。 MD一Wh将例如通过无线 调制解调器MD一Wa获得的内容数据(广告或新闻等)显示在液晶面板142 上。MD—Wi和MD—Wj分别为便携式终端和打印机，在保养、检修自动售 货机等时使用。
这样一来，通过采用以串行总线的形式将主控制部MCTL一W及所有的 外围模块MD_Wa MD_Wj连接在信号线DP、 DN和包括控制线CL的通 信线路LN上的结构，能够实现上述保养性和信赖性好、.结构简单的自动 售货机。尤其是无线调制解调器MD—Wa和内容显示部MD一Wh由于需要 高的数据转送速度，因此在使用现有技术的串行总线的情况下，必须采用 例如图16所示的结构，但本实施形态通过提高信号线DP、 DN的速度，所
有的都能够用串行总线连接。但是，伴随该高速化存在使干扰的影响变明
显的可能，因此通过设置能够硬复位的控制线CL作为失效保险单元，并 且使用该控制线CL进行自动地址分配，提高了保养性。 (实施形态4)
本实施形态4说明实施形态3中说明过的图14的自动售货机的变形结 构例。图15为表示本发明实施形态4的自动售货机结构的一例的框图。
图15所示的自动售货机与图14 一样，包括主控制部MCTL—W2和多 个外围模块]Vfl^Wa MD一Wj。但是，与图14不同，具备2个系统的通信 线路LNa、 LNb，多个外围模块MD—Wa MD—Wj分别分配给这两条LNa、 LNb。
主控制部MCTL_W2具备2个图12 (a)所示的接口电路IFC_W1 (IFC_Wla、 IFC一Wlb)， IFC—Wla上连接通信线路LNa， IFC_Wlb上连 接通信线路LNb。通信线路LNa的两端连接有终端电路TNal、 TNa2，通 信线路LNb的两端连接有终端电路TNbl、 TNb2。
并且，通信线路LNa上连接有上述无线调制解调器MD—Wa、打印机 MD_Wj、内容显示部MD_Wh、便携式终端MD_Wi和电子货币读写器 MD—We。而通信线路LNb上连接有上述面板控制部MD_Wf、弯曲控制部 MD一Wg、硬币识别装置MD—Wc、纸币识别装置MD一Wd和金额显示部 MD—Wb。 BP，通信线路LNb上连接有承担自动售货机的基本功能的外围 模块(功能模块)，通信线路LNa上连接有除此以外的通信系的外围模块 和操作的外围模块。
如果采用这样的结构，能够进一步提高上述失效保险功能。即，在进 行硬复位时，由于通信线路LNa和LNb分离单独进行，因此在例如通信系 统存在问题等，通信线路LNa需要进行硬复位时，通信线路LNb能够维持 良好的通信状态，不会损坏自动售货机的基本功能。并且，由于通信线路 LNa和通信线路LNb本质上需要的数据转送速度不同，因此能够尽可能地 将低速的数据传输速度也可以的通信线路LNb侧维持在低的干扰。在这种 意义上，可以使通信线路LNa和通信线路LNb的数据转送速度不同。并且， 通过将通信线路分离成2个系统，能够縮短各通信线路的配线长度，并且 连接在各通信线路上的外围模块的数量也减少，因此能够达到降低干扰和
提高速度的目的。
以上根据实施形态具体地说明了本发明者作出的发明，但本发明并不 局限于上述实施形态，当然可以在不脱离其宗旨的范围内能够进行种种变 形。
产业上的可利用性
本发明的串行总线系统为尤其适用于自动售货机的有益的技术，但并 不局限于此，能够广泛适用于包括网络系统等在内的所有串行总线系统。
权利要求
1.一种自动售货机，通过通信线路连接主控制模块和在上述主控制模块的控制下执行规定动作的多个功能模块，其特征在于，上述多个功能模块包括通信模块，在与自动售货机的外部之间利用有线通信或无线通信从外部进行内容数据的获取；内容处理模块，利用由上述通信模块获取的上述内容数据进行规定的处理；以及，基本模块，进行伴随来自用户的金钱投入和商品购买的处理；上述通信线路包括在上述主控制模块与上述各功能模块之间传送命令信号或数据信号的串行总线信号线和控制线；上述主控制模块和根据需要上述功能模块分别具有使用上述串行总线信号线进行命令信号或数据信号的收发的输入输出缓冲电路、将上述控制线的电位驱动到“L”或“H”逻辑电平的开关电路、以及输入上述控制线的逻辑电平的输入缓冲电路；执行以下功能当通过上述主控制模块将上述控制线的电位维持在“L”或“H”的规定的逻辑电平一定时间以上时，使连接在上述通信线路上的上述功能模块全部复位的功能；以及在初始设定时、追加或变更功能模块后、或者上述复位后等情况下，上述主控制模块根据从上述各功能模块输出给上述控制线的、从上述控制线中获得的反映了上述各功能模块的固有识别编号的逻辑电平的AND逻辑或OR逻辑的运算结果的逻辑电平，特定上述功能模块的上述固有识别编号，依次对该特定的上述固有识别编号的上述功能模块分配地址，通过这样自动地对上述各功能模块依次分配地址的功能。
2.如权利要求l所述的自动售货机，其特征在于， 上述信号线由成为差动对的第1信号线和第2信号线，以及电磁屏蔽 上述第1和上述第2信号线并连接到接地电压上的屏蔽线构成； 上述信号线和上述控制线配置在互不相同的电磁环境中。
3. 如权利要求l所述的自动售货机，其特征在于， 上述多个功能模块分别固有地具有N位识别编号；上述主控制模块具有第1功能，该第1功能为通过上述信号线向上述 多个功能模块发行输出第M位识别编号的逻辑电平的第1指令，其中N》 M;上述多个功能模块具有第2功能，接收上述第l指令，将自身的上 述第M位识别编号的逻辑电平输出给上述控制线；以及，第3功能，将自 身输出的上述第M位识别编号的逻辑电平与由上述多个功能模块驱动的上 述控制线的逻辑电平进行比较，当不一致时不接受以后发行的上述第1指 令地进行控制。
4. 如权利要求l所述的自动售货机，其特征在于，上述多个功能模块的各个一直监视上述控制线的电位电平，当上述控 制线的电位在一定时间以上的期间为上述规定的逻辑电平时，进行自身复 位的动作。
5. 如权利要求l所述的自动售货机，其特征在于，上述主控制模块和上述多个功能模块各自具有在自身模块内部互相连接的第1端口和第2端口；当假定上述主控制模块和上述多个功能模块中的某3个为模块A、模块B和模块C时，上述模块A的上述第2端口通过 上述通信线路与上述模块B的上述第1端口连接，上述模块B的上述第2 端口通过上述通信线路与上述模块C的上述第1端口连接。
6. 如权利要求l所述的自动售货机，其特征在于， 具有多个彼此没有电连接的上述通信线路；上述通信模块、上述内容处理模块和上述主控制模块电连接于上述多 个通信线路的某一个；上述基本模块和上述主控制模块电连接于上述多个通信线路的另外某一水
7. —种串行总线系统，与设置在自动售货机之类的电子设备内的串行 总线结构的通信线路电连接使用，由主控制模块和在上述主控制模块的控 制下执行规定动作的多个功能模块构成，其特征在于，上述通信线路包括在上述主控制模块与上述各功能模块之间传输命令 信号或数据信号的串行总线信号线和控制线；上述主控制模块具备结构为能够通过上述通信线路与上述多个功能 模块电连接的第1端口；与通过上述第1端口连接在上述通信线路上的上 述多个功能模块之间进行信号的收发的接口电路；以及，与上述接口电路 之间进行信号的输入输出的控制电路；上述接口电路具备通过上述串行总线信号线与连接在上述通信线路 上的上述多个功能模块之间进行命令信号或数据信号的收发的输入输出缓 冲电路；将上述控制线的电位驱动到"L"或"H"逻辑电平的开关电路； 以及，将上述控制线的逻辑电平传送给上述控制电路的输入缓沖电路；执行以下功能通过驱动上述开关电路将上述控制线的电位维持在"L"或"H"的规 定的逻辑电平一定时间以上，使连接在监视上述控制线电位电平的上述通 信线路上的所有上述功能模块复位的功能；以及在上述电子设备初始设定时、追加或变更功能模块后、或者上述复位 后等情况下，上述主控制模块根据从上述各功能模块输出给上述控制线的、 从上述控制线中获得的反映了上述各功能模块的固有识别编号的逻辑电平 的AND逻辑或OR逻辑的运算结果的逻辑电平，特定上述功能模块的上述 固有识别编号，依次对该特定的上述固有识别编号的上述功能模块分配地 址，通过这样自动地对上述各功能模块依次分配地址的功能。
8. 如权利要求7所述的串行总线系统，其特征在于， 上述信号线由成为差动对的第1信号线和第2信号线，以及电磁屏蔽上述第1和上述第2信号线并连接到接地电压上的屏蔽线构成； 上述信号线和上述控制线配置在互不相同的电磁环境中。
9. 如权利要求7所述的串行总线系统，其特征在于，上述多个功能模块分别固有地具有N位识别编号； 上述主控制模块在自动地依次分配上述地址时执行以下处理 第1处理，通过上述信号线向上述多个功能模块发行输出第M位识别 编号的逻辑电平的第1指令，其中N》M;以及第2处理，通过上述输入缓冲电路输入从接收了上述第1指令的上述 多个功能模块的各个通过上述控制线输出的上述第M位识别编号的逻辑电 平，由上述控制电路检测AND运算结果或OR运算结果。
10. 如权利要求7所述的串行总线系统，其特征在于， 上述多个功能模块的各个在检测到由上述开关电路将上述控制线的电位电平驱动到上述规定的逻辑电平一定时间以上的期间时，执行复位动作。
11. 如权利要求7所述的串行总线系统，其特征在于， 上述主控制模块还具有第2端口 ；上述第1和上述第2端口与上述接口电路由分支配线互相连接。
12. 如权利要求7所述的串行总线系统，其特征在于， 上述控制线的电位电平按AND逻辑控制，上述规定的逻辑电平为"L"电平。
13. —种串行总线系统，其特征在于，具备包含信号线和控制线的通信线路；与上述通信线路电连接的第1 模块；以及，与上述通信线路电连接，通过上述信号线从上述第1模块接 收命令信号进行规定的动作的多个第2模块；上述控制线具有AND逻辑或OR逻辑的总线结构；上述第1模块和上述多个第2模块的各个具有利用上述信号线进行 命令信号或数据信号的收发的输入输出缓冲电路;将上述控制线驱动到第l 逻辑电平的开关电路；以及输入上述控制线的逻辑电平的输入缓冲电路。
14. 如权利要求13所述的串行总线系统，其特征在于， 上述信号线由成为差动对的第1信号线和第2信号线、以及相对于上 述第1和上述第2信号线为接地电压的屏蔽线构成；上述控制线由1根第1控制线和相对于上述第1控制线为接地电压的 接地线构成。
15. 如权利要求13所述的串行总线系统，其特征在于， 上述多个第2模块分别固有地具有N位识别编号；上述第1模块具有第1功能，该第1功能为通过上述信号线向上述多 个第2模块发行输出第M位识别编号的逻辑电平的第1指令，其中N^M;上述多个第2模块具有第2功能，接收上述第l指令，将自身的上 述第M位识别编号的逻辑电平输出给上述控制线；以及，第3功能，伴随 上述第2功能将在上述控制线上进行AND运算或OR运算的结果与自身输 出的上述第M位识别编号的逻辑电平进行比较，根据该比较结果控制是否 接受以后发行的上述第1指令。
16. 如权利要求13所述的串行总线系统，其特征在于，上述第1模块具有第4功能，该第4功能为将上述控制线驱动到上述 第1逻辑电平一定时间以上的期间；上述多个第2模块一直监视上述控制线，当上述控制线在一定时间以 上的期间为上述第1逻辑电平时，进行自身的复位动作。
17. 如权利要求13所述的串行总线系统，其特征在于， 上述主控制模块和上述多个功能模块的各个具有在自身模块内部互相连接的第1端口和第2端口；当假定上述主控制模块和上述多个功能模块中的某3个为模块A、模 块B和模块C时，上述模块A的上述第2端口通过上述通信线路与上述模 块B的上述第1端口连接，上述模块B的上述第2端口通过上述通信线路 与上述模块C的上述第1端口连接。
全文摘要
本发明提供自动售货机以及适用于其的串行总线系统，提高自动售货机以及适用于其的串行总线系统的信赖性和保养性。在主控制部MCTL和各种外围模块MD1～MDn总线连接在通信线路LN上的结构中，通信线路LN包括成为差动对的信号线DP、DN和控制线CL。控制线CL为例如AND逻辑的总线，当MCTL将CL驱动到“L”电平一定时间以上时，MD1～MDn检测到这种情况对自身进行硬复位动作。并且，在MCTL通过DP、DN向MD1～MDn发行输出自身的识别编号的特定位的值的指令的情况下，MD1～MDn将该结果输出给CL，在CL中进行AND运算。利用该AND运算的结果对MD1～MDn进行自动地址分配。
文档编号G07F9/00GK101339679SQ20081012826
公开日2009年1月7日 申请日期2008年7月4日 优先权日2007年7月6日
发明者岸原敦史, 田中克佳 申请人:日立超大规模集成电路系统株式会社