专利名称：基于fpga的智能防盗追踪系统的制作方法
技术领域：
本实用新型涉及一种防盗系统，尤其是一种基于FPGA的智能防盗追踪系统。
背景技术：
随着经济的发展和生活水平的提高，人们的安全意识不断增强，有关住宅、办公室和仓库等处所的安全防范和自动报警系统的开发研制日益受到重视，各种各样的防盗产品应运而生，如汽车防盗器、家庭安保系统等。目前市场上常见的两类防盗报警器第一种是传统的声音报警器，价格便宜，在财物被盗时利用人体感应器通过控制器发出高响度警报， 大都采用现场报警，报警范围受到距离限制；财物被盗时，只是发出警报，通知主人和恐吓小偷，一旦财物被偷，很难掌握小偷的去向，无法追踪；第二种是利用摄像头、闭路电视全天候录像监控等，虽然性能好，使用方便，但价格高。大多是家庭、办公室用，不易于移动或者随身携带，而我们日常用的包、手机等物品容易丢失。
发明内容本实用新型的目的是为克服上述现有技术的不足，提供一种价格低、易于携带、安全性高的基于FPGA的智能防盗追踪系统。为实现上述目的，本实用新型采用下述技术方案一种基于FPGA的智能防盗追踪系统，其包括主机和与其相配合的目标终端，所述主机和目标终端均包括FPGA、无线移动通信GPRS模块和全球定位系统GPS模块，所述主机的FPGA上的若干端口分别与GPS模块、GPRS模块、按键、声光报警模块、IXD显示模块相连； 所述目标终端的FPGA上的端口分别与GPS模块和GPRS模块相连。本实用新型的主机通常由用户随身携带，目标终端放在贵重物品上。工作过程如下系统上电开启后，系统处于工作状态。主机定时(用户调节)通过GPRS模块向目标终端发出请求信息，目标终端接收到该信息后，通过GPS模块接收自身位置信息；该信息经过加密后通过GPRS模块发送给主机；主机接收该信息并解密，同时由GPS模块确定主机自身位置；目标终端传来的位置信息和主机自身接收的位置信息一并传入相对位置计算模块，计算出二者的距离以及目标终端相对于主机的方位，并由IXD模块显示，供用户查看。 特殊情况下，用户按下主机上的寻找按键时，系统也进行上述动作。其中，CPU模块、两个串口(DTE、DCE)的驱动模块、信息加解密模块、相对位置计算模块以及位置提取模块都有 FPGA(现场可编程门阵列)硬件实现，提高系统的速度。本实用新型具有以下功能1)防盗报警功能将目标终端放到防止被盗的物品上，当目标终端与主机之间的相对距离超过用户设定的某一阀值时，主机发出声光报警通知用户，从而降低贵重物品丢失的风险。2)追踪功能本系统除了作为防盗器以外还可用作追踪器。若物品丢失后，用户按下寻找按键后，可以在LCD液晶屏上看到目标终端相对于主机的位置和方位，准确的知道目标物品的位置从而对物品进行实时追踪，最大限度的帮助用户找回丢失的物品。3)导航功能当用户按下主机的定位按键后可以在IXD液晶屏上显示自身位置， 若配上当地的电子地图，从而实现导航功能。4)该系统的大部分模块基于FPGA实现，集成度高，成本低并便于携带。5)物品的位置信息是加密后进行传输，有更高的信息安全性。6)基于FPGA的大部分模块，如加解密模块、位置提取模块、相对位置计算模块都使用硬件实现，提高了速度。
图1是本实用新型系统框图；图2是主机结构框图；图3是目标终端结构框具体实施方式
以下结合附图和实施例对本实用新型进一步说明。如图1所示，主机和目标终端由现场可编程门阵列(FPGA)、无线移动通信GPRS模块和全球定位系统GPS模块设计实现。如图2、3所示，主机的FPGA上的若干端口分别与GPS 模块、GPRS模块、按键、声光报警模块、IXD显示模块相连；所述目标终端的FPGA上的端口分别与GPS模块和GPRS模块相连。其中图2、3中的空心箭头方向是信息流动的方向。虚线框内的部分由FPGA芯片实现。本实用新型的主机通常由用户随身携带，目标终端放在贵重物品上。工作过程如下系统上电开启后，系统处于工作状态。主机定时(用户调节)通过GPRS模块向目标终端发出请求信息，目标终端接收到该信息后，通过GPS模块接收自身位置信息；该信息经过加密后通过GPRS模块发送给主机；主机接收该信息并解密，同时由GPS模块确定主机自身位置；目标终端传来的位置信息和主机自身接收的位置信息一并传入相对位置计算模块，计算出二者的距离以及目标终端相对于主机的方位，并由IXD模块显示，供用户查看。 特殊情况下，用户按下主机上的寻找按键时，系统也进行上述动作。其中，CPU模块、两个串口(DTE、DCE)的驱动模块、信息加解密模块、相对位置计算模块以及位置提取模块都有 FPGA(现场可编程门阵列)硬件实现，提高系统的速度。FPGA本实用新型采用xilinx公司的FPGA芯片XC3S500E，它多达136个用户I/O引脚， 1万个逻辑单元、50万门逻辑门、360k bits RAM块以及20个硬件乘法器。用户可对FPGA 内部的逻辑模块和I/O模块重新配置，以实现用户的逻辑。用户对FPGA的编程数据放在 Flash芯片中，通过上电加载到FPGA中，对其进行初始化。本实用新型系统级设计工具EDK10. 1 (嵌入式开发套件)对系统进行开发设计。工具包中集成了硬件平台产生器、软件平台产生器、仿真模型生成器、软件编译器和软件调试工具等。EDK中提供一个集成开发环境XPS (Xilinx平台工作室)，以便使用系统提供的所有工具，完成嵌入式系统开发的整个流程。EDK中还带有一些外设接口的IP核，如LMB、0PB 总线接口、外部存储控制器、SDRAM控制器、UART、中断控制器、定时器等。利用这些资源，可以构建一个较为完善的嵌入式微处理器系统。(1)CPU核=MicroBlaze软处理器内核是针对FPGA器件而优化的功能强大的标准 32位RISC处理器，运行速度高达150MHz，采用哈佛体系结构，具有独立的32位指令总线和 32位数据总线。这两种总线又分为局部存储器总线(Local Memory Bus,LMB)和IBM的片上外围总线(On-chip Peripheral Bus, 0PB)两类。OPB总线可提供对片上外设，存储器， 以及基于硬件描述语言编写的算法模块的访问，MicroBlaze可以响应软件和硬件中断，进行异步处理。应用EDK(嵌入式开发套件)进行MicroBlaze IP核的开发。(2)UART模块本模块是在EDK 10. 1环境中开发完成，利用了开发环境所提供的uartns550_vl_00_b驱动程序。该驱动提供了发送函数void XuartNs550 SendByte (Xuint32 BaseAddress, Xuint8 Data)禾口接收函数 unsigned int XuartNs550 RecvByte (Xuint32 BaseAddress)，使系统通过Uart每次发送或接收一个字节的数据。(3)加密解密模块本系统采用DES加密算法，基于FPGA芯片使用Verilog HDL语言编程硬件实现。DES算法把64位的明文输入块变为64位的密文输出块，所使用的密钥也是64位。加密算法如下首先，DES把输入的64位数据块按初始置换表进行初始置换重新组合，并把左半部分和右半部分分别记为Ltl和Rtl，每部分长32位。然后，L0和Rtl进入第一轮子加密过程。Rtl经过一系列的置换得到32位输出，再与Ltl进行异或运算，其结果称为下一轮的R1, R0则称为下一轮的U。如此连续运作16轮，得到L16、I 16，将此作为输入，进行与初始置换相反的逆置换，即得到密文输出。每轮的加密可以用公式(1)来表示其运算过程，其中，Ki是密钥置换、移位得到的子密钥。R1=DfUi) (1)Li = Ri^1 (i = 1,2, ... 16)在每一轮的循环中，右半部分需要经过一系列的子加密过程，这个子加密过程也叫做f函数，子加密过程包括扩展置换、异或运算、S盒置换和直接置换。(4)经纬度提取模块本系统使用的GPS模块型号为"Trimble。GPRMC是NMEAO183 协议规定的GPS语句之一。NMEA0183是美国国家海洋电子协会制定的通讯格式，规定了海用和陆用GPS接收设备输出的信息。格式如下$GPRMC,<1>，<2>，<3>，<4>，<5>，<6>，<7>，<8>，<9>，<10>，<11>，<12>， <13>。<1>标准定位时间，hhmmSS(时分秒)格式；<2>定位状态，A =有效定位，V =无效定位；<3>纬度，ddmm._iim(度分)格式(前导位数不足补0) ；<4>纬度区分，北半球(N)或南半球(S) ；<5>经度，dddmm._m(度分)格式(前导位数不足补0) ；<6>经度区分，东半球(E)或西半球(W) ；<7>地面速率(000. 0 1851. 8Knot，前导位数不足则0) ；<8>地面方向(000.0 359. 9度，以北为参考基准，前导位数不足补0) ；<9>日期，ddmmyy(日月年) 格式；<10>磁偏角(000.0 180.0度，前导位数不足补0) ；<11>磁偏角方向，东(E)或西 (W) ；<12>模式指示(仅NMEA0183 3. 00版本输出，A =自主定位，D =差分，E =估算，N = 数据无效)；<13>校验和。如果GPS模块和卫星通讯正常，利用接收的信息提取相关数据。该信息提取模块基于FPGA使用Verilog HDL语言编程硬件实现。[0034](5)相对位置计算模块如果主机和目标终端接收的位置信息都有效，输入到该模块，计算两个地点的距离和相对方向，如果两点距离大于预设的距离，则启动声光报警模块，进入报警模式；如果距离合格，则退出报警模式。计算两经纬度之间的距离，即已知球体半径，计算两点之间的球面距离S，依据公式⑵
权利要求1. 一种基于FPGA的智能防盗追踪系统，其特征在于，包括主机和与其相配合的目标终端，所述主机和目标终端均包括FPGA、无线移动通信GPRS模块和全球定位系统GPS模块，所述主机的FPGA上的若干端口分别与GPS模块、GPRS模块、按键、声光报警模块、IXD显示模块相连；所述目标终端的FPGA上的端口分别与GPS模块和GPRS模块相连。
专利摘要本实用新型涉及一种基于FPGA的智能防盗追踪系统，其包括主机和与其相配合的目标终端，所述主机和目标终端均包括FPGA、无线移动通信GPRS模块和全球定位系统GPS模块，所述主机的FPGA上的若干端口分别与GPS模块、GPRS模块、按键、声光报警模块、LCD显示模块相连；所述目标终端的FPGA上的端口分别与GPS模块和GPRS模块相连。本实用新型具有防盗报警功能、追踪功能和导航功能，该系统的大部分模块基于FPGA实现，集成度高，成本低并便于携带。物品的位置信息是加密后进行传输，有更高的信息安全性。基于FPGA的大部分模块，如加解密模块、位置提取模块、相对位置计算模块都使用硬件实现，提高了速度。
文档编号G08B13/24GK202093638SQ201120218629
公开日2011年12月28日 申请日期2011年6月26日 优先权日2011年6月26日
发明者张瑞华 申请人:山东大学