专利名称：数据记录方法及装置、数据记录媒体与数据重现方法及装置的制作方法
技术领域：
本发明涉及用于防止拷贝或禁止未经许可而使用的和用于交费系统的一种数据记录方法及装置、一种数据记录媒体与一种数据重现方法及装置。
背景技术：
近来，随着数字记录(记录用的、可记录的、或已记录的)媒体能力的增加和开始广泛使用，防止拷贝或禁止未经许可的使用也越来越重要了。这就是说，由于计算机数据能够被轻易的拷贝而产生同原始数据同样的数据，同时，数字音频数据或数字视频数据能够通过拷贝或转录被复制而不会损坏，而因此未经许可的拷贝屡见不鲜。
为了避免数字音频或视频数据的未经许可的拷贝，已知有一种被称为“串行拷贝管理系统”(SCMS)或“拷贝生成管理系统”(CGMS)的标准。由于这些系统在记录数据的特定部分设置了禁止拷贝的标志，因此出现了能够通过转储拷贝即对数字双层信号整体的拷贝来提取数据的问题。
对于计算机数据，将文件内容本身加密和只允许正式注册的用户使用，例如象日本专利第昭-60-116030号所公开的那样，也付诸实施了。将这种用法与一个系统相结合，该系统发行一种具有加密记录信息的数字记录媒体作为信息流通的一种形式，用户要交付费用以获取他或她需要的对信息解密的密钥。对于上述的系统，需要一种用于加密的简单实用的技术。
发明内容
鉴于上述的技术背景，本发明的一个目的是提供一种数据记录的方法及装置，一种数据记录媒体与一种数据重现的方法及装置，从而能够通过简化的结构来实现加密、通过简化的结构来实现禁止拷贝或未经许可的使用，使得解密困难并且能够容易地控制相关的装置或加密的深度。
本发明的记录方法的特点在于输入数据至少在下列步骤之一中被加密将输入数字数据以预置数据卷为单位进行划分的扇区形成步骤，附加首标的步骤，纠错与译码的步骤，根据预置的调制系统实施调制的调制步骤，或附加同步模式的同步附加步骤。实施随机化以消除相同模式的加扰步骤可以包括在可用于加密的这些步骤中。
上述的数据记录方法能够应用于数据记录装置。
本发明的数据重现方法的特点在于，在按照上述数据记录方法记录的数据记录媒体的重现中，输入数据至少已经在下列步骤之一所对应的记录步骤中被加密同步分离步骤，解调步骤，纠错与译码步骤，扇区分解步骤和首标分离步骤；还在于输入数据在与用于加密的记录步骤相对应的重现步骤中被解密。对用于记录的加扰进行解扰的解扰步骤可以包括在可用于解密的这些步骤之中。
上述数据重现方法能够应用于数据重现装置。
使用本发明的数据记录方法，通过使用预置的密钥信息和使用被写在不同于记录媒体的数据记录区域的区域中的信息作为用于加密的密钥信息的一部分对数据加密来实现上述的目的。上述方法能够应用于数据记录装置和应用于数据记录媒体。
本发明的数据重现方法的特点还在于，当重现在记录过程中被加密的数字信号时，通过使用密钥信息来实现解密，所述密钥信息的至少一部分被写入与记录媒体的数据记录区域不同的区域。
上述方法能够应用于数据重现装置。
本发明的数据记录方法的特点还在于根据用于记录的密钥信息来至少改变加扰步骤的初始值和生成多项式这二者中的一个。
本发明的数据重现方法的特点还在于根据用于记录的密钥信息来至少通过改变初始值和生成多项式这二者中的一个来进行解扰。
输入数字数据以预置数据卷为单位的形式划分成扇区，并且结果数据通过首标附加，纠错与编码，使用预置调制系统进行调制和附加记录媒体上的用于记录的同步模式来进行处理。通过至少在上述步骤之一对输入数据加密，完成加密的某一特定的步骤也成为加密的密钥，因此增加了解密的难度。
至少一部分用于加密的密钥信息被写入不同于记录媒体上的记录区域的区域。这部分密钥信息在重现时被读出并用于解密。由于密钥信息不完全等同于记录媒体上数据记录区域中的信息，使得解密的难度增加了。
在加扰期间，根据用于加密的密钥，至少改变生成多项式和初始值这二者中的一个。加扰的目的在于随机化，以消除数据串中相同的模式。任何一般的加扰都可用于加密。
图1是本发明数据记录装置的第一实施例结构的简要方框图。
图2是在扇区形成电路中实现偶字节和奇字节交错的说明性结构的方框图。
图3表示偶字节和奇字节的交错。
图4是加扰器的一个例子。
图5说明加扰器的预置值的一个例子。
图6说明具有可变生成多项式的加扰器的一个例子。
图7说明扇区格式的一个例子。
图8说明在扇区内同步区域进行加密的一个例子。
图9所示的是扇区内首标区域的一个例子。
图10所示的是纠错编码电路的概略结构。
图11所示的是纠错编码电路的详细结构。
图12所示的是纠错编码电路的另一例。
图13所示的是在调制电路中的加密的一个例子。
图14所示的是附加在已调制信号上的同步字的一个特定的例子。
图15所示的是在同步附加电路中加密的一个例子。
图16所示的是数据记录媒体的一个例子。
图17所示的是本发明数据重现装置的第一实施例的简要结构的方框图。
图18所示的是通过解调电路进行解密的一个例子。
图19所示的是纠错解码电路的一个例子的简要结构图。
图20所示的是纠错解码电路的一个例子的详细结构图。
图21所示的是纠错解码电路的另一个例子。
图22所示的是解扰电路的一个例子。
图23所示的是加扰器的另一个例子。
图24所示的是图23所示的加扰器的预置值的一个例子。
图25表示扇区格式的另一例。
图26是说明图25所述的扇区格式形式的一个扇区首标区域的一个例子。
图27是纠错编码电路的另一个例子的方框图。
图28是说明把乘积码作为纠错码的一个特定的例子。
图29是说明扇区信号格式的一个例子。
图30是说明附加在已调制信号上的同步字的另一个特定例。
图31是说明在同步附加电路中进行加密的另一例。
图32是说明纠错解码电路的另一个例子的方框图。
具体实施例方式
下面结合附图详细说明本发明的优选实施例。
图1扼要地表示本发明的第一实施例。
在图1中，数字数据，例如对模拟音频或视频信号或计算机数据进行数字转换而获得的数据，被传送到输入端11。输入数字数据通过接口电路12被送至扇区形成电路13，以预置数据卷(如2048字节)为单位来形成扇区。如此形成扇区的数据被送至加扰电路14进行加扰。对于加扰而言，由于输入数据被随机化，因此相同字节样式将不会连续地产生，也就是说通过随机化的方式，消除了相同的模式，使得信号能够被恰当地读取和记录。经过加扰或随机化的数据被送至首标附加电路15，排列在每个扇区前端的首标数据在这里被附加，并且所得到的数据被送至纠错编码电路16。纠错编码电路16延迟数据，并产生校验码以附加所生成的校验码。下一个电路，即调制电路17，将8位数据根据预置的调制规则转换为16通道位的调制数据，并将所得到的已调制数据送至同步附加电路18。同步附加电路18以预置数据卷为单位附加一违反上述预置调制系统调制规则的同步信号，即被称作不规则模式的同步信号，并且通过一驱动电路，即驱动器19，将所得到的同步信号传送至记录头20。记录头20执行光学的或磁光的记录和存在记录媒体上记录已调制信号。盘状记录媒体21通过主轴电机22作旋转运动。
加扰电路14并非必需的。而且加扰电路14可以插在首标附加电路15之后，对带有附加首标的数字数据进行加扰。带有附加首标的数字数据可以送至纠错编码电路16。
应当注意的是，在扇区形成电路13，加扰电路14，首标附加电路15，纠错编码电路16，调制电路17和同步附加电路18中，至少配置其中之一来加密输入数据并输出经过加密的信号。最好是用两个或两个以上的电路进行加密。用于加密的密钥信息的至少一部分使用被写入与记录媒体21的数据记录区域不同的区域的识别信息，如媒体本身的识别信息，生产商识别信息，销售商识别信息，记录装置或编码器本身的识别信息，媒体生产设备(如切割机或冲压机)本身的识别信息，地区信息(如国家代码)或从外部提供的识别信息。这些被如此写入与记录媒体的数据记录区域不相同区域的识别信息通过目录(TOC)生成电路23，从接口电路1 2送至端子24和直接从接口电路12送至端子25。从端子24、25输出的识别信息被用作加密的密钥信息的一部分。电路13至18的至少一个，最好是二个或更多个电路使用该密钥信息对输入数据加密。从端子24、25输出的识别信息被作为适当的信息送至用于在记录媒体21上作记录的记录头20。
在这种情况下，电路13至18中哪一个电路执行了加密代表了一种选择，并且被认为是用来在重现过程中产生正常重现信号所需的密钥。这就是说，如果加密已在所述电路之一进行，就需要在六种选择中择其一。而如果加密已在所述电路的两个中进行时，则需要在相应于从六个电路中选择两个电路的组合数字，即在15种选择中择其一。如果加密有可能在6个电路13至18中的一至六个电路中进行，则可供选择的种数将会进一步增长，使得采用试凑法很难找到该组合，因此起到了加密的作用。
用于加密的密钥信息可以根据预置的定时，例如在扇区的基础上，来进行切换。在根据预置定时切换密钥信息中，是否进行切换，切换周期或多条密钥信息的切换顺序也可用作提高加密等级、加密难易度或解密难度的密钥。
下面说明电路13至18的结构和加密的详例。
首先，如图2所示，扇区形成电路13被设计用于交错偶奇字节。这就是指，如图2所示，图1的接口电路12的输出数据被送至有二个输出端的转换开关31。该开关的一输出端通过偶/奇交错器33被送至扇区形成电路34，该开关的另一输出端直接送至扇区形成电路34。扇区形成电路34以2048字节为单位采集输入数据以形成一个扇区。扇区形成电路13的转换开关32的转换操作受控于作为密钥来操作的一位控制信号。偶/奇交错器33将图3A所示的具有偶字节36a和奇字节36b交替排列的输入数据的一个扇区分配为如图3所示的偶字节数据段37a和奇字节数据段37b，并输出这些数据段。而且，扇区内特定的数据段39可通过密钥信息来指定，并且只有在特定数据段39中的数据才可以分配在偶字节数据段39a和奇字节数据段39b中。在这种情况下，指定数据段39的方式可以被设计为从进一步增加密钥信息的可选种数以提高加密等级的多种方法中选择。加扰电路14使用被称作并行块同步类型的加扰器，所述加扰器采用一种如图4所示的15位移位寄存器。加到加扰器的数据输入端35的是从扇区形成电路13以最低有效位(LSB)首先在时间上到来的次序，即被称作LSB最先的次序提供的数据。用于加扰的15位移位寄存器14a与根据生成多项式x15+x+1提供反馈的异或(ExOR)电路14b相联系。因此，图5中所示的预置值或初始值被设置到15位移位寄存器14a上。同时，图5所示的预置值的选择号可在扇区的基础上根据，例如，扇区地址的低4位的值进行切换。移位寄存器14a的输出数据和在端子35的输入数据被异或电路14c异或以便在端子14d输出并送至图1中的首标附加电路15。
根据密钥信息例如预置的识别号数可以改变所述的生成多项式和预置值(初始值)。即，可用图6所示的结构来改变生成多项式。在图6中，将移位寄存器14a的15位中的各位输出送至切换开关14f的固定端上，所述切换开关14f受控于控制端14g的例如4位控制数据。切换开关14f的输出被送至异或电路14b。通过改变控制端14g的控制数据，就有可能改变生成多项式x15+xn+1中n的值。对于改变预置值而言，利用16字节识别信息中的每一字节值的算术运算，可以处理图5中预置值表的预置值。可以列举的识别信息有媒体本身的识别信息，生产商识别信息，销售商识别信息，记录设备或编码器本身的识别信息，媒体生产设备本身的识别信息，地区信息或从外部提供的识别信息。上述信息可以相互组合或与其它信息组合使用。改变生成多项式的结构并不限于图6所示的结构，抽头的数目或移位寄存器的级数都可按需要改变。
下面详细说明首标附加电路15。
图7表示扇区格式的一个具体的例子。每一个扇区由一个2048字节的用户数据区域41和附加在其上的4个字节的同步区域42、16字节的首标区域43及4字节的检错码(EDC)44所组成。检错代码区域44的检错码由为用户数据区41和首标区43生成的32位CRC代码所组成。首标附加电路15中的加密可以在被称作数据同步、首标地址或CRC的同步信号上进行。
作为对扇区同步信号或数据同步加密的一个例子，如果分配给四字节同步区域42各字节的字节模式由图8中的A、B、C、D表示，则这些四字节内容可使用2位密钥信息来按字节进行移位或循环。这就是说，通过用0、1、2或3的2位密钥分别切换到ABCD、BCDA、CDAB或DABC，如果和密钥数据不重合，则不能实现扇区同步，也即不能实现正常的重现。字节模式A到D可使用如ISO 646中的字符代码。
如图9所示，在首标区域43中形成有用于被称为冗余循环代码CRC 45的各层，用于允许/禁止拷贝或管理拷贝生成的拷贝信息，表明多层盘的一个特定层的层47，地址48和备用49。加密可通过对地址48的32位进行位加扰，在这里是进行重排位序的方式来完成。如果使用x16+x15+x2+1作为CRC 45的生成多项式，也可改变响应于密钥的x15至x的15个位取代第二项x15和第三项x2来进行加密。也可以通过算术操作处理CRC 45的16个位和处理密钥信息来进行加密。
可以列举的识别信息有媒体本身的识别信息，生产商识别信息，销售商识别信息，记录设备、编码器或媒体生产设备本身的识别信息，地区信息或从外部提供的识别信息。上述信息可以相互组合或与其它信息组合使用。
图10和图11表明了纠错编码电路16的一个特定实施例。
在图10和图11中，图1中首标附加电路15所输出的数据通过输入端51送至C1编码器52。在本特定实施例中，纠错和编码的每个帧由多达148字节或148符号的数据组成。输入端51的数字数据每次采集148个字节，并被送至作为第一编码单元的C1编码器52。在C1编码器52中，附加一8字节的校验码，所得数据经过用于交错的延迟电路53送至作为第二编码单元的C2编码器54。所述C2编码单元54附加于一个14字节的Q校验码的数据上，该Q校验码经延迟电路55反馈至C1编码器52。包含P和Q校验码的170个字节从C1编码器52取出并经由延迟电路56和带有倒相器的重排电路57输出到输出端58以送至图1的调制电路17。
对于上述纠错编码电路中的加密而言，需要考虑响应加密密钥信息而选择是否将倒相器插入到重排电路57中倒相部分57a的每个字节中。即，虽然22字节的P和Q校验码被所述基本结构中重排电路57的倒相部分57a的倒相器所倒相，这些倒相器中的某一些可省去不用或若干倒相器可被插入到C1数据中用于倒转输出的极性。
当执行所述数据转换时，不可能纠错的概率根据与所述基本结构的差别程度而变化，即，如果这种差别小，则最终被重现的输出数据出现差错的概率只有微小的增加，而如果差别很多，从整体上看纠错就变得很困难，因此重现几乎是不可能的。例如在C1编码器的情况下，作为表示纠错能力的指标的距离是9，因此最大达到4个字节的检错和纠错是可能的，如果存在一个删除点，最大达到8个字节的纠错是可能的。因此，如果存在5个或更多个差别，就总是不可能通过C1代码进行纠正。如果存在4个偏差，则出现脆弱的纠正状态，在至少再有一个差错时纠正就变为不可能。当差别从3到2到1递减时，可实行的纠错概率按上述顺序增大。如果利用这一点就一定能形成重现的状态，在这种状态下如果提供音频或视频的软件，重现在一定程度上是可能的，但不是完美无缺的，并且有时会发生紊乱。可以利用这一点来只让用户知道所述软件的概要。
在这种情况下，可使用把倒相器改变的位置规定在例如两处的方法，根据密钥信息随机地选择改变的位置并且限定改变位置的最小数字为两处的方法，或使用包含上述两种方法的组合的方法。
倒相器插入的或改变的位置并不限于图10和11所示的重排电路57中的位置，C1编码器上游或下游的任何的位置或它们的各种组合都可以使用。在有多个位置的情况下，可以使用不同的密钥。对于数据转换而言，可使用位的相加或相似的逻辑运算来代替倒相器，可以根据用于加密的密钥信息来互换或替换数据。当然可单独或组合地使用各种加密技术如利用移位寄存器或各种功能处理来进行转换。
图12表示了纠错编码电路16的另外一个特定的实施例，其中一组异或(ExOR)电路61接入重排电路57中倒相器57a的下游，并且另一组异或电路66接入C1编码器52输入端的上游。
具体地说，所述异或电路组61对从C1编码器52输出和经过延迟电路56和重排电路57中的倒相器部分57a的170字节的数据进行异或操作的数据转换，即对信息数据C170n+169～C170n+22和校验数据P170n+21～P170n+14，Q170n +13～Q170n进行异或操作的数据转换，而异或电路组66则对148字节的输入数据B148m～B148n+147进行异或操作的数据转换。在异或电路组61、66中使用的异或电路对1个字节的或8位的输入数据和由1位控制数据确定的8位预置数据进行异或操作。这些8位异或电路(如果预置的8位数据等于零，则与倒相器电路相等)中的170个和148个分别用于异或电路组61、66中。
在图12中，170位密钥信息被送至端子62并且通过一个被称作D-锁存器的电路63路由到异或电路组61的170个异或电路中的每一个。D-锁存电路63响应于送至使能端64的1位加密控制信号而切换下列二者之一从端子62直接发送170位密钥信息至异或电路组61和将全部的170位设置为“0”。所述异或电路组61的170个异或电路当中。从D-锁存电路63提供“0”值的异或电路直接从重排电路57中的倒相器部分57a输出数据，而从D-锁存电路63提供“1”值的异或电路则把从重排电路57中的倒相器部分57a来的数据进行例相然后输出。在所有值为0的情况下，直接从重排电路57中的倒相器部分57a输出数据。除了包括148个异或电路和带有148位的密钥信息之外，异或电路组66和异或电路组61的装置很相似，因此，输送到端子67的148位密钥信息经过D-锁存电路68被送至所述异或电路组中的每一个异或电路。D-锁存电路68通过使能端69的加密控制信号切换到148位密钥信息或全部零值。
在图12所示的电路中，异或电路组61对从C1编码器52输出并经过延迟电路56和重排电路57的倒相器部57a的170字节的数据进行异或操作的数据转换，即对信息数据C170n+169～C170n+22和校验数据P170n+21～P170n+14，Q170n +13～Q170n进行异或操作的数据转换。另一方面，异或电路组61可根据148字节的密钥信息设计成对148字节的信息数据C170n+169～C170n+22而不对校验数据进行数据转换。
使用图12所示的电路，可实现同图10和11中所示电路相似的操作和效果。也可能使用异或电路61和66之一组或者使用两组异或电路之一组成两组的选择作为加密密钥。
可以列举的密钥信息有媒体专用的识别信息，生产商识别信息、销售商识别信息、记录设备、编码器或媒体生产设备专用的识别信息，地区信息，或从外部提供的识别信息。上述信息可相互组合使用或与其它信息组合使用。
也可以使用与门、或门、与非门、或非门或倒相器电路来取代异或电路61和62作为上述的数据转换设备。除了利用1位的密钥信息或在8位基础上的密钥数据进行逻辑处理外，还可对8位信息数据进行逻辑处理。另一方面，与门、或门、异或门、与非门、或非门或倒相器电路可组合使用于与信息数据的1个字对应的8位中的各位。在这种情况下，148×8位的密钥数据被用于148字节的数据，即148×8位的数据。而且，如果组合地使用与门、或门、异或门、与非门、或非门或倒相器电路，这些组合本身也可作为密钥来使用。当然可使用各种加密技术，如利用移位寄存器或各种功能处理而进行的转换，使得它们也可以组合起来使用。
在第一实施例中说明了交叉交错型纠错码，但它也可应用于乘积码，以后将对其作为本发明的第二实施例进行说明。
现在参照图13说明图1中调制电路17的加密。在此图中，从纠错编码电路16输出的数据每8位(1个字节)送至端子71，而8位密钥信息则送至输入端子72。这些8位数据被送至作为逻辑处理电路一例的异或电路73用以执行异或操作。异或电路73的8位输出被送至预置的调制系统的调制器，如8-16转换电路74，以转换到16通道位。由8-16转换电路74进行8-16转换的系统的一个实例被称为EFM+调制系统。
虽然使用8位密钥信息的加密在数据调制之前，但是密钥信息的位数不局限于8，而用于8-16转换的转换表的输入-输出的相互关系可以根据密钥信息来改变。当然对于密钥信息而言，也可使用以上描述的记录媒体专用的识别信息。
下面说明同步附加电路18。
同步附加电路18使用图14所示的S0至S4四种同步字来产生以8-16调制帧为单位的同步。例如，对作为8-16调制的一个帧的85个数据符号或1360通道位附加一个32通道位的同步字，该帧的构成与C1或C2代码有关，使C1代码串的领先帧的同步字不同于另一帧的同步字，用以产生S0到S3四种同步字S0至S3。这些同步字S0至S3，根据直接在前面的字的“0”或“1”的状态，即根据所谓的数字和或dc值，各自具有a和b两种同步模式。
根据密钥信息75的两位，使用图15所示的电路，可以改变对S0到S3这四种同步字的选择以实现加密的目的。运就是指，表示S0到S3四个同步字的两位数据76的各位和表示2位密钥信息75的相应位用二个异或电路77、78来异或以产生新的同步字表示数据79。这就改变了上述帧结构中使用同步字的方式或上述帧结构中使用不同种类的同步字的情况(position)，以实现加密的目的。
也可能增加同步字种类的数量和根据加密的密钥确定从这些同步字中取出这四种同步字的方式。上述的记录媒体专用的识别信息可作为这种密钥信息来使用。
图16表示作为记录媒体一例的盘状记录媒体101，如光盘。所述盘状记录媒体101从内缘向外缘看具有一中心孔102，作为目录区域(TOC)或程序管理区域的导入区域103，用于记录程序数据的程序区域104，及程序结尾区域或导出区域105。在用于重现音频信号或视频信号的光盘中，音频或视频数据记录在所述程序区域中，音频或视频数据的时间信息由导入区域103管理。
写入与程序区域不同的区域中的识别信息，可作为密钥信息的一部分。具体地说，该识别信息可写入作为目录区域的导入区域103或导出区域105。所述识别信息包括记录媒体专用的识别信息例如产品号码，生产商识别信息，销售商识别信息，记录装置或编码器专用的识别信息或生产记录媒体的设备如切割机或冲压机专用的识别信息，经过上述6个电路13至18中至少一个最好是两个电路中的加密而得到的信号被记录在作为数据记录区域的程序区域104中。为了重现，可使用上述识别信息用于解密。所述识别信息也可用物理或化学方法写入导入区域103中，并且在重现过程中被读出以作为解码用的密钥信息使用。
下面将参照图17说明本发明的数据重现方法和数据重现装置的优选实施例。
在图17中，作为一种记录媒体例子的盘状记录媒体101随主轴电机108转动，以便被重现头装置109，如光学拾取头，读取记录内容。
经重现头装置109读取的数字信号被送至目录解码编器111和放大器112中。识别信息从目录解码器111中读出以至少作为用于解密的密钥信息的一部分。所述识别信息包括记录媒体专用的识别信息如产品号码，生产商识别信息，销售商识别信息，记录装置或编码器专用的识别信息，或生产记录媒体的设备如切割机或冲压机专用的识别信息。重现装置专用的识别信息或外来的识别信息可以从所述重现装置中的CPU 122输出以便至少作为密钥信息的一部分。外来的识别信息包括经通信网络或传输路径接收的识别信息和从IC卡、ROM卡，磁卡或光卡读取的识别信息。
从重现头装置109输出的数字信号经放大器112和锁相环(PLL)电路113被送至同步分离电路114，所述同步分离电路用于分离由图1中同步附加电路18附加的同步信号。从同步分离电路114输出的数字信号被送至解调电路115，所述解调电路执行与图1中调制电路17相反的操作。具体地说，此操作将16通道位的数据转换为8位的数据。从解调电路115输出的数字数据被送至纠错解码电路116，所述纠错解码电路执行与图1中纠错编码电路16相反的操作。已解码数据被一个扇区分解电路117分解为许多扇区，并且每个扇区前端的首标被首标分离电路118所分离。扇区分解电路117和首标分离电路118分别对应于图1中的扇区形成电路13和首标附加电路15。解扰电路119执行与图1中加扰电路14加扰相反的解扰操作以使重现的数据经接口电路120在输出端121输出。
应该注意的是，加密至少已在记录过程中的下列电路之一中进行扇区形成电路13，加扰电路14，首标附加电路15，纠错编码电路16，调制电路17和同步附加电路18。因此，需要在与所述加密电路相对应的重现侧电路114至119中执行解密操作。即，如果在图1中的扇区形成电路13中进行加密，则需要在扇区分解电路117中使用用于加密的密钥信息进行解密。相似地，解扰电路119、首标分离电路118，纠错解码电路116、解调电路115、和同步分离电路114中的解密需要分别与图1中的加扰电路14，首标附加电路15，纠错编码电路16、调制电路17和同步附加电路18的加密相联系。
同步分离电路114通过在帧结构中检测多个，如4个，不同种类的同步字的使用方式或各种同步字的使用情况来进行解密，如参照图14和15所说明的，所述使用方式和使用情况已根据用于加密的密钥信息有了改变。
在由解调电路115进行解密操作中，从同步分离电路114送至16到8转换电路131以便从16通道位转换的8位数据被送至与图13中的异或电路32相对应的异或电路132，以便与从端子133输入的8位密钥信息相异或，从而恢复相应于图13中送至输入端71的8字节数据，如图18所示。被恢复的数据被送至纠错解码电路116。
纠错解码电路116通过图19和20的结构执行与图10和11所示的纠错编码电路相反的操作。
参照图19和20，从解调电路115输出的已解调数据以170个字节或170个符号为单位，经带有倒相器142a的重排电路142和延迟电路143，被送至作为第一解码器的C1解码器144。在送至C1解码器144的170字节数据中，有22字节的数据是P校验数据和Q校验数据。C1解码器144利用这些校验数据进行解码。C1校验数据经延迟电路145将170字节的数据送至作为第二解码器的C2解码器146，在所述C2解码器146中，使用这些校验数据进行纠错和解码。C2解码器146的输出数据被送至图19中的延迟C1解码电路140。这个电路与延迟电路143和C1解码器144相似，并重复地执行与延迟电路143和C1解码器144相似的操作，以进行纠错和解码。图20所述的实施例中，延迟C1解码电路140表示为延迟电路147和作为第三解码器的C3解码器。延迟电路147和C3解码器148或延迟一C1解码电路140执行最终的纠错和解码以便使不具有校验码的148字节数据在输出端149输出。所述的148字节的数据与输入图11的C1编码器52的148字节的数据相对应。
如果加密已在图10和11中纠错编码电路的重排电路57的倒相器部分57a中进行，就需要在图19和20中纠错和解码电路重排电路142的倒相器部分142a进行相应的解密。当然需要执行与参照图10和11所说明的各种加密相反的解密操作。
图21表示了与图12中纠错编码电路的结构相对应的纠错解码电路。
参照图21，异或电路组151被接入到重排电路142的倒相器部分142a的输入侧和延迟电路143的输入侧，所述异或电路组151相应于接入到图12中重排电路57的倒相器部分57a输出侧的异或电路组61，而异或电路组156被接入到C3解码器148的输出侧，相应于接入到图12中C1编码器52的输入侧的异或电路组66。
所述异或电路组151、156的结构用于对图12中异或电路组61、66执行的数据斩进行数据转换的解译。这两个异或电路组中异或电路组151由170个8位异或电路所组成，而异或电路组156由148个8位异或电路所组成。如果已由图12中纠错编码电路记录侧的异或电路61对除了校验数据以外的148字节信息数据进行了响应于密钥信息的数据转换，则异或电路组151自然地由148个8位异或电路所构成。
相应于输送至图12的端子62的密钥信息的170位密钥信息被送至图21的端子152。经由D锁存电路153将密钥信息输送至异或电路组151中170个异或电路中的每一个。所述D锁存电路153响应于输送到使能端154的1位加密控制信号，在下述两种操作间进行转换从端子152直接输出170字节的密钥信息到异或电路组151和将170个字节全部设置为“0”(全零)。另一方面，异或电路组156与异或电路组151相似，但是异或电路组156具有148个异或电路和具有与输送至图12的端子12的密钥信息相同的148位密钥信息。输送到端子157的所述148位的密钥信息经过D锁存电路158送至148个异或电路中的每一个电路。所述D锁存电路158又响应于从使能端159输入的加密控制信号在148位的密钥信息和全零之间进行转换。
利用所述的异或电路或所述纠错电路的倒相器，就可能实现简单但是有效的加密。而且，通过控制倒相器的数量，可以根据保密等级的要求来解决所述加密等级中通常不可重现的数据或在加重的差错状态下成为不可重现的数据。即，通过控制倒相器或异或电路的数目，可以进行这样的控制，对应于更好的和更坏的差错状态，使重现分别变得可能和不可能。而且，不能通过纠错本身恢复的可重现状态也能产生出来。对于加密密钥而言，在每个加密地点位的数目甚至可达到100或100个以上，上述的实施例就是如此。由此可使用大量的密钥的位数进行加密以提高数据安全性。而且，通过在LSI或IC芯片硬件中实现纠错编码电路和纠错解码电路，可使一般的用户很难进入记录媒体，因此再次提高了数据的安全性。
扇区分解电路117进行被称为解除交错的操作，即，如果按参照图2和3所作的说明，在记录过程中已经由扇区形成电路13通过交错奇或偶字节进行了加密，则上述的解除交错操作是与这种奇或偶交错相反的操作。
如果按参照图7至9所作的说明，已经使用首标附加电路15在记录过程中进行了加密，即进行了表示扇区同步、地址变化或CRC变化的数据同步字节模式置换，则首标分离电路118进行相对应的解密。
图22表示解扰电路119的说明性实施例。从图17首标分离电路118输出的数字数据被送至端子161。从端子161输出的数字数据被图4中的加扰器解扰，以便在输出端164输出。根据从认可(authorization)机构171输出的加密密钥信息，通过改变多项式165和预置值或初始值166(见参照图4对加扰器所作的说明)来进行解扰。根据首标信息167中复制信息46的内容、记录媒体或重现装置专用的识别信息172、生产商或销售商的通用识别信息173或由外部提供的外部识别信息174，认可机构171产生加密密钥信息以根据该密钥信息来控制生成多项式165或预置值166。
如前所述，有关需要在电路114至119的哪一个电路中解密的信息成为用于加密的密钥信息。而且，加密密钥信息可在预置的周期内，如每个扇区内，进行切换。通过把是否进行切换、或把切换周期作为密钥使用，提高了加密的难易程度。
通过将生产商识别信息、销售商识别信息或装置识别信息与复制防止信息或收费信息相组合，如上所述各别地设置这些信息以对数据加密和记录被加密的数据，能够在物理格式的层次上实现防止复制、非法翻版或非法使用。另外，有关数据安全功能的信息、拷贝允许/禁止信息或收费/免费信息在记录媒体上或在记录/重现系统的物理格式中得到了实现。
这就是说，通过在记录媒体上预先记录安全/收费信息和将这一信息与使用记录媒体的可记录/不可记录的信息的数据加密相组合，就可用简化的结构来实现防止拷贝和防止非法使用。通过在物理格式中的隐藏包容(latentincorporation)，就可使解码变得困难。由于结构仍停留在加密状态，因此所述结构是安全的，可以防止转贮拷贝。所述结构可在扇区、文件、区段或层的基础上变化。而且，可以通过通讯、IC卡、或用遥控器来进行密钥控制。也可听任滞后(hysteresis)来防止剽窃。
下面说明本发明的第二实施例。
第二实施例是上述第一实施例的部分改型。其整体结构如图1所示。下面只说明图1中的结构的电路13至18改型的部分。
图1的扇区形成电路13可按照上述第一实施例那样配置。但是，加扰电路14则按图23所示的那样来配置。
如图23所示在加扰电路14中，从图1的扇区形成电路1 3输出的数据以最低有效的位先输出的顺序，即LSB第一的顺序，输送至数据输入端35。构造一个用于加扰的15位移位寄存器14a以便通过使用异或(ExOR)电路14b来提供生成多项式x15+x4+1的反馈，而图24所示的预置值或初始值被设置在15位移位寄存器14a中。对图24所示的预置值的选择号进行选择，这样便可在扇区的基础上结合例如扇区地址的低4位的值对预置值进行切换。移位寄存器14a的输出数据与端子35的输入数据被异或电路14c所异或，其中输出在输出端14d输出以送至图1的首标附加电路15。
预置值(初始值)可根据密钥信息如预置的识别号数而改变。即，可使用16字节识别信息的各个字节的值对图24预置值表中的16字节识别信息的预置值进行逻辑处理。在这种情况下，识别信息可包括如下识别信息之一或它们的组合记录媒体专用的产品号码，生产商识别信息、销售商识别信息，记录装置或编码器专用的识别信息或生产记录媒体的设备专用的识别信息、地区信息、从外部提供的识别信息。上述各种信息也可与其它信息组合使用。逻辑处理包括异或(ExOR)，逻辑积(AND)、逻辑和(OR)或移位。
用于第二实施例的扇区格式可以如图25那样来构造。
在图25中，每个扇区由各为172个字节的12行，总共2064个字节所组成，其中的2048个字节表示主要数据。一个4字节的识别数据(ID)排列在12行中第1行的最前面位置，接下来的顺序是2字节的ID检错码(IED)，6字节的保留数据(RSV)。在最后一行的最后位置上排列4字节的检错码(EDC)。
如图26所示，识别数据(ID)的4个字节由扇区信息形成的第一字节(631到624位)和扇区号形成的剩下三个字节(623到60位)所组成。所述扇区信息由1位的扇区格式类型，1位的跟踪方法，1位的反射率，1位的备用信息，2位的区域类型和2位的层号所组成。
图1的首标附加电路15执行倒换(transposition)功能，即，根据密钥信息对扇区格式中识别数据(ID)的24位扇区数字在位的基础上进行加扰，以执行加密。另外，为了执行加密，可根据密钥信息对2字节的ID检错码(IED)的生成多项式或4字节的检错码(EDC)的生成多项式进行修改，或用密钥信息对其进行逻辑处理。
图1中的纠错编码电路16可以如图27那样来构造。对于编码，使用如图28所示的乘积码或块码。
参照图27，从图1所示的首标附加电路15输出的数据被送至输入端210。输入数据被送至作为第一编码单位的P0编码器211。输入至P0编码器211的输入数据有172字节乘192行或B00到B191，171。如图28所示，P0编码器211将作为16字节里德-索洛蒙码(RS code)的RS(208，192，17)的RS外码附加于172列的192字节的每一列。P0编码器211的输出数据经上述用于加密的数据转换电路212送至交错电路213，以形成输入到PI编码器214的经交错后的数据。PI编码器214将RS(182，172，11)(RS代码)的RS内码(PI)附加于172字节乘208行的172个字节的每一行。因此，PI编码器214输出182字节乘208行的数据。这些输出数据经上述用于加密的数据转换电路215被输出到输出端216。
由于P0编码器211将16字节的P0校验码附加于192字节的输入数据以使每一列输出208字节的数据，因此数据转换电路212对16字节的校验码或全部208字节的数据进行上述的数据转换以进行加密。这种数据转换可响应于经端子218输入的密钥信息来进行。由于PI编码器214将10字节的PI校验码附加于每行的172字节数据，以输出182字节的数据，因此数据转换电路215可通过对该10字节校验数据或全部182字节数据的数据转换来进行加密。这种数据转换如前所述可响应于经端子219输入的密钥信息来进行。
上述的数据转换可通过在预置位置上安排一个倒相器，通过根据密钥信息而利用异或电路组有选择地对数据例相，或通过使用与门、或门、或者与非门电路来进行、除了利用1位密钥信息数据或密钥数据对8位信息数据进行逻辑处理外，也可利用8位的密钥信息数据对8位信息数据进行逻辑处理，或者，可以组合使用与门、或门、异或门、与非门、或非门或倒相器电路来使每个8位组成信息数据的一个字。当然，各种加密技术，如利用移位寄存器或利用功能处理的转换，可单独或组合使用。如果与门、或门、异或门、与非门、或非门或倒相器电路组合使用，可将组合本身作为密钥使用。而且，除了逻辑处理之外，改变数据位置的倒换或取代数据值的替换也可以作为数据转换来使用。当然，各种加密技术，如利用移位寄存器或利用功能处理的转换，可单独或组合使用。
从纠错编码电路获得的182×208个字节的数据相对于行被交错并且被分成13行1组共16组，其中每一组与一个记录扇区相联系。由182个字节乘13行共2366个字节组成的每个扇区被调制并且每一行附加两个同步代码SY，如图29所示。对于调制而言，使用如上述第一实施例中的8到16位转换。每一行被分成两个同步帧，其中的每个同步帧由一个32通道位同步代码SY和一个1456通道位的数据段所组成。图29表示了经调制获得的一个扇区的数据结构和附加的同步数据。图29中每一扇区的38688通道位与调制之前的2418字节相对应。
图29中的已调制输出信号使用SY0到SY7八种同步代码。相应于上述的8-16转换状态，这些同步代码SY0到SY7分别表示图30(a)的8-16转换状态1，2的同步模式和图30(b)的8-16转换状态3，4的同步模式。
可响应于用于加密的3位密钥信息来改变八种同步代码SY0到SY7的选择。即，表示八种同步代码SY0到SY7的3位数据221的各位和3位密钥信息222被3个异或电路223，224，225异或以产生表示数据226的新的同步代码。这就改变了在上述帧结构中使用同步代码的方式或上述帧结构中使用各种同步代码的情况以进行加密。当然，根据密钥信息，可通过移位寄存器或通过功能转换对3位数据进行倒换、替换或转换。
作为与本发明第二实施例记录侧结构相对应的重现侧的基本结构与图17所示的结构相似，它执行随第二实施例的改型部分而改型的相反的操作。例如，作为与图27中的纠错编码相对应的所述相反的操作可利用图32中的纠错解码电路来实现。
在图32中。图28的182×208个字节的乘积码的数据相应于图27中输出端216的输出，即图17中解调电路115的输出信号，该乘积码数据被输入至输入端230。从输入端230输出的数据被送至数据反转换电路231，在这里执行与图27中数据转换电路21 5相反的操作。数据反转换电路231输出的数据被输入至PI(内码)解码器232，执行作为与图27中PI编码器214相反的操作，在这里将进行解码，即，使用PI代码进行纠错，以产生图28所示的172×208个字节的数据。PI解码器232的输出数据被与数据转换电路213所执行的操作相反的操作来处理，继而被输送至P0(外码)解码器235。P0解码器235执行与图27中P0编码器211相反的操作，即，使用P0代码进行纠错，以便在输出端236取出172×182个字节的原始数据。如果图27的数据转换电路212，215使用密钥信息进行数据转换，则输入到端子218，219的密钥信息可被输入至图32的数据反转换电路234，231的端子239，238，以便根据密钥信息进行数据反转换。
本发明的上述第二实施例的良好效果与上述第一实施例的相似。
在本发明的数据记录方法的上述实施例中，至少在下述步骤之一加密处理输入数据以预置的数据量划分输入数字数据的扇区形成步骤，附加首标的首标附加步骤，根据预置的调制系统进行调制的调制步骤，附加同步模式的同步附加步骤。然后输出所得到的加密数据，使得已进行加密的特定的步骤也成为加密的密钥，因此提高了加密的难易程度。用于消除相同模式的对数据实施随机化的加扰步骤也可包括在各加密步骤中间。还有一个优点就是通过简单地部分改变预先存在的结构可以很容易地实现加密。使用所述的数据记录装置，记录媒体，数据重现方法或数据重现装置能够实现上述效果。
由于数据转换是至少对在纠错编码过程中处理的数据的一部分进行的，因此根据加密的密钥信息可以实现两种需要的等级的加密，即利用纠错编码来一定程度地恢复数据是可能的等级和恢复数据是不可能的等级。这就有可能进行控制，使得对于可接受的差错状态重现是可能的或者对于不可接受的差错状态重现是不可能的，由此使得根据数据的使用或安全等级来进行调节成为可能。
另外，在纠错中使用较大量的密钥位数进行加密成为可能，并且加密在一个巨大的黑盒中如纠错编码或解码的IC或LSI中进行，因此使一般的用户很难解密，于是大大提高了数据的安全性。
此外，使用了预置的密钥信息对数据加密，且用于加密的密钥信息至少有一部分被写入与数据记录媒体上的数据记录区域不同的区域，以便使这部分密钥信息在重现过程中被读出并用于解密。所述密钥信息并不完整地存在于记录媒体的数据记录区域中的信息中，因此提高了解密的难度。
再有，在主要目的是对数据实施随机化以消除数据串中相同同步模式的加扰操作过程中，响应于加密密钥，生成多项式或初始值至少其中之一被改变，因此可直接使用预先存在的加扰来进行加密以便用简化的结构实现加密。
通过上述的数据加密，可采用一个简化的结构实现防止拷贝或非法使用，也可很容易地将其应用于安全或收费系统中。
本发明并不限于上述的实施例。例如，除了上述的倒相器或异电路之外，使用位的相加或各种逻辑操作，也可实现数据转换。还可以单独或组合地使用各种加密技术，如响应于加密密钥信息而利用移位寄存器或各种功能处理的数据替换、替换或倒换。也可以作出各种其它的修改而不离开本发明的要旨。
权利要求
1.一种数据记录方法，用于对输入数字数据纠错和编码和在记录媒体上记录结果数据，其中，至少对在纠错和编码时被处理的又与用于加密的密钥信息相符合的部分数据进行数据转换处理。
2.如权利要求1所述的数据记录方法，其中所述的数据转换至少通过以下操作之一来实现对数据和密钥信息的逻辑处理，使用密钥信息来进行的替换或置换功能处理。
3.如权利要求1所述的数据记录方法，其中利用所述数据转换处理的数据总数随加密中遇到的难度而变化。
4.一种数据记录装置，用于对输入数字数据进行纠错编码和在记录媒体上记录结果数据，包括输入装置，用于输入供加密用的密钥信息；和数据转换装置，用于响应于从所述输入装置输入的密钥信息而至少对在纠错和编码过程中被处理的部分数据进行数据转换。
5.一种用于重现被纠错和编码处理并被记录在记录媒体上的信号的方法，其中，至少对纠错和编码时被处理的又与用于加密的密钥信息相符合的部分数据进行数据转换处理，和其中，在与纠错和编码相对应的纠错和解码时被处理的又与用于加密的密钥信息相符合的数据被进行与数据转换相对应的数据反转换处理。
6.一种用于重现被纠错和编码处理并被记录在记录媒体上的信号的装置，包括密钥信息输入装置，用于输入密钥信息，所述密钥信息用于加密在纠错和编码时被处理的和被数据转换处理的特定数据；和纠错和解码装置，用于进行与纠错和编码相对应的纠错和解码，所述纠错和解码装置执行与所述数据转换相反的操作，即对从密钥信息输入装置输入的、与用于加密的密钥信息相符合的数据进行纠错和解码。
全文摘要
输入至少在下述电路之一被加密:扇区形成电路13,加扰电路14,首标附加电路15,纠错编码电路16,调制电路17和同步附加电路18,上述电路用于对输入数据进行处理以形成记录信号。不仅所述电路中用于加密的密钥本身,而且有关已使用了哪一个电路的信息也成为用于加密的密钥。这就用简化的结构实现了难于解码的加密。
文档编号G11B20/10GK1389792SQ02118819
公开日2003年1月8日 申请日期2002年4月29日 优先权日1995年6月30日
发明者佐古曜一郎, 川嶋功, 栗原章, 大泽义知, 応和英男 申请人:索尼公司