专利名称：数字agc电路的制作方法
技术领域：
本发明涉及旨在对DVD(digital versatile disk)盘中由摆动信号的相位调制所记录的地址信息进行解调的地址信息解调电路中使用的数字AGC(automatic gain control)电路技术。
背景技术：
在各种规格的DVD盘中的诸如追记型的DVD+R盘、可重写的DVD+RW盘等中，如被称作ADIP(address in pre-groove)的那样，通过使槽呈正弦波状地蛇行的摆动信号来记录地址信息，并通过检测该摆动信号，就能高精度地检测出地址。
在DVD盘中的摆动信号，通过BPSK(binary phase shift keying)进行2相相位调制，补偿在地址信息解调电路中载波生成电路中的BPF(bandpass filter)所造成的相位变化(延迟)的技术，已广为人知(参阅专利文献1)。
另外，BPSK解调用AGC电路的数字化技术也已广为人知。它是对输入的BPSK信号，在互差四分之一周期相位的不同位置上进行取样，变换成数字信号，比较其各自的峰间值，根据较大的峰间值，求出输入BPSK信号的增益，通过反馈，将输入BPSK信号的峰间值控制成所定值。
(参阅专利文献2)。
专利文献1特开2001-126413号公报专利文献2特开平8-335957号公报由DVD盘输入的摆动信号，振幅大多不一致。现有技术中存在着即使在模拟电路中进行时间常数较大的增益调整，也仍然残留着振幅的不一致这一问题。
发明内容
本发明的目的，就是要对DVD盘的摆动信号进行增益调整，以提供能进行高精度的地址信息的解调的数字AGC电路。
为了达到上述目的，本发明涉及的第1数字AGC电路，用于旨在解调DVD盘中由摆动信号的相位调制所记录的地址信息的地址信息解调电路，它采用包括将数字化的摆动信号作为输入，而且旨在检测该摆动信号的二分之一周期以上的期间里的峰值的峰值检测电路；根据检测到的该峰值，计算增益调整系数的增益计算电路；以及将所述数字化的摆动信号乘以所述增益调整系数的乘法器的前馈结构。
另外，本发明涉及的第2数字AGC电路，采用包括将该数字AGC电路的输出作为输入，而且旨在检测该输出的二分之一周期以上的期间里的峰值的峰值检测电路；根据检测到的该峰值，计算增益调整系数的增益计算电路；以及将数字化的摆动信号作为输入，而且将所述增益调整系数乘以该摆动信号的乘法器的反馈结构。
图1是表示采用本发明涉及的数字AGC电路的DVD盘的地址信息解调电路的结构的方框图。
图2是图1的地址信息解调电路中的输入摆动信号的相位调制波形图。
图3是表示图1地址信息解调电路中的输入摆动信号的振幅不一致示例的波形图。
图4是表示本发明涉及的数字AGC电路的第1结构示例的方框图。
图5是表示本发明涉及的数字AGC电路的第2结构示例的方框图。
图6是表示图4及图5中的峰值检测电路的第1结构示例的方框图。
图7是表示图4及图5中的峰值检测电路的第2结构示例的方框图。
图8是表示图4及图5中的峰值检测电路的第3结构示例的方框图。
图9是表示图4及图5中的峰值检测电路的第4结构示例的方框图。
图10是表示图4及图5中的峰值检测电路的第5结构示例的方框图。
图11是表示图4及图5中的增益计算电路的结构示例的方框图。
图中1-模拟LPF；2-ADC；3-数字LPF；4-数字AGC电路；5-载波生成电路；6-相位调整电路；7-乘法器；8-LPF；9-电平检测电路；10-峰值检测电路；11a-1周期计数器；11b-1/2周期计数器；12-最大值检测电路；13-最小值检测电路；14-绝对值电路；15a，15b-选择器；16-差分电路；17-加法器；20-增益计算电路；21-除法器；30-限幅器；35-积分器；40-延迟器；50-乘法器。
具体实施例方式
下面，参阅附图，对本发明的实施方式作一阐述。
图1示出DVD盘的地址信息解调电路的结构示例。在图1中，1是模拟LPF(low pass filter)，2是ADC(analog-to-digital converter)，3是数字LPF，4是本发明涉及的数字AGC电路，5是载波生成电路，6是相位调整电路，7是乘法器，8是LPF，9是电平检测电路。
在图1的地址信息解调电路中，使用模拟LPF1，从输入摆动信号中去掉高频杂波，用ADC2变换成数字信号。再使之通过数字LPF，进一步去掉杂波。数字AGC电路4，补偿数字LPF3的输出振幅的不一致，调整增益，使该振幅保持一定。另一方面，通过相位调整电路6调整根据输入的摆动信号而在载波生成电路5中生成的载波的相位，并通过乘法器7，使之与数字AGC电路4的输出相乘。然后，用LPF8使之平滑，利用电平检测电路9获得地址信息。
图2示出图1中地址信息解调电路中的输入摆动信号的相位调制波形。当设通道时钟脉冲的1周期为T时，则摆动信号的1周期是32通道时钟脉冲。
图3是图1中地址信息解调电路中的不一致的示例。输入摆动信号的振幅大多不一致，即使在模拟电路中进行时间常数较大增益调整，仍会残留振幅的不一致。因此，利用图1中的数字AGC电路，调整增益，补偿摆动信号的振幅不一致，使该振幅保持一定值。
图4示出本发明涉及的数字AGC电路4的第1结构的示例。在图4中，10是峰值检测电路，20是增益计算电路，30是限幅器，40是延迟器，50是乘法器。如图3所示，摆动信号的振幅的大小，在短时间内变动很大，所以图4的数字AGC电路采用前馈型。
峰值检测电路10，将由图1中的数字LPF3获得的摆动信号作为输入，而且检测该摆动信号的二分之一周期以上的期间中的峰值。在该期间内，因一定存在摆动信号的正峰值和负峰值中的某一个，所以能检测到峰值。增益计算电路20，根据峰值检测电路10检测到的峰值，计算出增益调整系数，并将该增益调整系数供给乘法器50。限幅器30，则将由增益计算电路20供给乘法器50的增益调整系数限制在一定的范围内。延迟器40旨在调整为了计算增益调整系数而产生的数字性的延迟，使由数字CPF3获得的摆动信号延迟供给乘法器50。乘法器50，将增益调整系数乘以延迟器40供给的摆动信号，并将其结果送给图1中的乘法器7。
增益计算电路20的输出是增益调整系数，增减摆动信号的振幅。不需要增益调整时，增益调整系数是1。该增益调整系数极端大或极端小，作为增益调整是应当避免的。因此，在增益计算电路20的后面，设置了限制增益调整系数上限和下限的限幅器30。这样，可以杜绝增益在短期内的急剧增减，不过，这个限幅器30可以省略。
图4中的延迟器40也可以省略。为了计算增益调整系数而产生的数字性延迟，是1周期到2周期左右，即使不用延迟器40进行延迟调整，也能进行某种程度的增益控制。不过，增益在短时间内大变化，是应当避免的。
图5示出本发明涉及的数字AGC电路4的第2结构的示例。在图5中，10是将该数字AGC电路4的输出作为输入的峰值检测电路，20是增益计算电路，35是积分器，50是乘法器。图5中的峰值检测电路10、增益计算电路20各自的动作，与图4所述的内容相同。与图4的不同之处在于增益调整的控制方式是反馈型。图5中乘法器50，是通过反馈，将在增益计算电路20中计算出来的增益调整系数乘以摆动信号(数字CPF3的输出)。采用反馈型后，增益调整的时刻要比图4的迟缓。但该迟缓是1周期到2周期左右，对增益调整的控制不会带来较大的影响。
在图5中，还在增益计算电路20的后面还设了积分器35。利用该积分器35，对增益调整系数进行积分，就能进行精确的增益控制。不过，积分器35可以省略。
图6为图4及图5中的峰值检测电路10的第1结构示例。在图6中，11a是1周期计数器，12是最大值检测电路。1周期计数器11a对图2所示的摆动信号在1个周期中的量——32通道时钟脉冲进行计数。在该32时钟脉冲内的摆动信号中，一定存在着正的峰值和负的峰值。用最大值检测电路12检测出这些峰值中的正峰值。然后，根据该最大值检测电路12的输出，用增益计算电路20计算出增益调整系数。
图7为图4及图5中的峰值检测电路10的第2结构示例。在图7中，11a是1周期计数器，13是最小值检测电路，14是绝对值电路。最小值检测电路13，检测在摆动信号的1个周期中的负峰值。用绝对值电路14计算出该最小值检测电路13的输出的绝对值，根据绝对值电路14的输出，计算出增益调整系数。
图8为图4及图5中的峰值检测电路10的第3结构示例。在图8中，11a是1周期计数器，12是最大值检测电路，13是最小值检测电路，15a是选择器。最大值检测电路12，检测出32时钟脉冲内的最大值——正峰值，最小值检测电路13，检测出32时钟脉冲内的最小值——负峰值。选择器15a，选择最大值检测电路12的输出或最小值检测电路13的输出中的某一个后输出。为了增益调整，只要得到正峰值或负峰值中的某一个就行。
图9为图4及图5中的峰值检测电路10的第4结构示例。在图9中，11a是1周期计数器，12是最大值检测电路，13是最小值检测电路，16是差分电路。最大值检测电路12及最小值检测电路13各自的动作，与前文所述相同。差分电路16，计算出最大值检测电路12的输出和最小值检测电路13的输出的差分后输出。由于最大值检测电路12的输出是正峰值，最小值检测电路13的输出是负峰值，所以差分电路16的输出与摆动信号的峰间值相等。
图10为图4及图5中的峰值检测电路10的第5结构示例。在图10中，11b是二分之一周期计数器，12是最大值检测电路，13是最小值检测电路，17是加法器，15b是选择器。在如图2所示的摆动信号的一个周期内，一定存在着正峰值和负峰值。因此，在摆动信号的二分之一的周期内，一定存在着正峰值或负峰值中的某一个。为了调整增益，只要有正峰值或负峰值中的某一个就行，所以即使使用二分之一周期计数器11b也能调整增益。
在图10中，最大值检测电路12及最小值检测电路13各自的动作，与前文所述相同。在图10的结构中，通过加法器17计算出最大值检测电路12的输出和最小值检测电路13的输出之和。加法器17的输出符号，随着正峰值和负峰值的绝对值的大小关系而变，正峰值大时为正，负峰值大时为负。因此，按照加法器17的输出符号，切换选择器15b，选择最大值检测电路12或最小值检测电路13的某个输出绝对值大的那一个。而且，利用选择器15b的输出，可以计算增益调整系数。
图11示出图4及图5中的增益计算电路20的结构示例。在图11中，21是用前级的峰值检测电路10的输出(峰值)除以参照值的除法器。该除法运算的商就是增益调整系数。
此外，图11中的除法器21，也可用旨在进行位移除法的位移电路构成。位移数字信号的位列后，可获得和通常的除法运算相同的效果。所以虽然除法运算的精度差，但可以削减电路的规模。
综上所述，采用本发明后，通过采用利用摆动信号的二分之一周期以上的期间中的峰值的前馈结构或反馈结构的数字AGC电路，就能进行高精度的地址信息的解调。
权利要求
1.一种数字AGC电路，是旨在解调DVD盘中由摆动信号的相位调制而记录的地址信息的地址信息解调电路中所使用的数字AGC电路，其特征在于包括将数字化的摆动信号作为输入，而且检测该摆动信号的二分之一周期以上的期间内的峰值的峰值检测电路；根据所述检测到的峰值，计算增益调整系数的增益计算电路；以及将所述增益调整系数乘以所述数字化的摆动信号的乘法器。
2.如权利要求1所述的数字AGC电路，其特征在于还具有使所述摆动信号延迟后供给所述乘法器的延迟器。
3.如权利要求1所述的数字AGC电路，其特征在于还具有将由所述增益计算电路供给所述乘法器的增益调整系数限制在一定范围内的限幅器。
4.如权利要求1所述的数字AGC电路，其特征在于所述峰值检测电路具有对所述摆动信号的1个周期进行计数的1周期计数器；和根据所述1周期计数器的输出，将所述摆动信号的1周期的期间内的最大值作为正峰值检测，将该检测到的最大值供给所述增益计算电路的最大值检测电路。
5.如权利要求1所述的数字AGC电路，其特征在于所述峰值检测电路具有对所述摆动信号的1个周期进行计数的1周期计数器；根据所述1周期计数器的输出，将所述摆动信号的1周期的期间内的最小值作为负峰值检测的最小值检测电路；以及计算所述检测到的负峰值的绝对值，将该计算出的绝对值供给所述增益计算电路的绝对值电路。
6.如权利要求1所述的数字AGC电路，其特征在于所述峰值检测电路具有对所述摆动信号的1个周期进行计数的1周期计数器；根据所述1周期计数器的输出，将所述摆动信号的1周期的期间内的最大值作为正峰值检测的最大值检测电路；根据所述1周期计数器的输出，将所述摆动信号的1周期的期间内的最小值作为负峰值检测的最小值检测电路；以及选择所述检测到的正峰值或负峰值中的某一个，将该选择的峰值供给所述增益计算电路的选择器。
7.如权利要求1所述的数字AGC电路，其特征在于所述峰值检测电路具有对所述摆动信号的1个周期进行计数的1周期计数器；根据所述1周期计数器的输出，将所述摆动信号的1周期的期间内的最大值作为正峰值检测的最大值检测电路；根据所述1周期计数器的输出，将所述摆动信号的1周期的期间内的最小值作为负峰值检测的最小值检测电路；以及计算所述检测到的正峰值和负峰值之差，将计算出来的该差值供给所述增益计算电路的差分电路。
8.如权利要求1所述的数字AGC电路，其特征在于所述峰值检测电路具有对所述摆动信号的二分之一周期进行计数的二分之一周期计数器；根据所述二分之一周期计数器的输出，将所述摆动信号的二分之一周期的期间内的最大值作为正峰值检测的最大值检测电路；根据所述二分之一周期计数器的输出，将所述摆动信号的二分之一周期的期间内的最小值作为负峰值检测的最小值检测电路；计算所述检测到的正峰值和负峰值之和的加法器；以及根据所述加法器的输出，选择所述检测到的正峰值或负峰值中的某一个，将该选择到的峰值供给所述增益计算电路的选择器。
9.如权利要求1所述的数字AGC电路，其特征在于所述增益计算电路具有用由所述峰值检测电路检测到的峰值去除参照值的除法器。
10.如权利要求9所述的数字AGC电路，其特征在于所述除法器，由旨在进行位移除法计算的位移电路构成。
11.一种数字AGC电路，是旨在解调DVD盘中由摆动信号的相位调制而记录的地址信息的地址信息解调电路中所使用的数字AGC电路，其特征在于包括将所述数字AGC电路的输出作为输入，而且检测该输出的二分之一周期以上的期间内的峰值的峰值检测电路；根据所述检测到的峰值，计算增益调整系数的增益计算电路；以及将数字化的摆动信号作为输入，而且将所述增益调整系数乘以该摆动信号的乘法器。
12.如权利要求11所述的数字AGC电路，其特征在于还具有将由所述增益计算电路获得的增益调整系数积分后，供给所述乘法器的积分器。
13.如权利要求11所述的数字AGC电路，其特征在于所述峰值检测电路具有计量所述摆动信号的1个周期的1周期计数器；和根据所述1周期计数器的输出，将所述摆动信号的1周期的期间内的最大值作为正峰值检测，将该检测到的最大值供给所述增益计算电路的最大值检测电路。
14.如权利要求11所述的数字AGC电路，其特征在于所述峰值检测电路具有计量所述摆动信号的1个周期的1周期计数器；根据所述1周期计数器的输出，将所述摆动信号的1周期的期间内的最小值作为负峰值检测的最小值检测电路；以及计算所述检测到的负峰值的绝对值，将该计算出的绝对值供给所述增益计算电路的绝对值电路。
15.如权利要求11所述的数字AGC电路，其特征在于所述峰值检测电路具有计量所述摆动信号的1个周期的1周期计数器；根据所述1周期计数器的输出，将所述摆动信号的1周期的期间内的最大值作为正峰值检测的最大值检测电路；根据所述1周期计数器的输出，将所述摆动信号的1周期的期间内的最小值作为负峰值检测的最小值检测电路；以及选择所述检测到的正峰值或负峰值中的某一个，将该选择的峰值供给所述增益计算电路的选择器。
16.如权利要求11所述的数字AGC电路，其特征在于所述峰值检测电路具有计量所述摆动信号的1个周期的1周期计数器；根据所述1周期计数器的输出，将所述摆动信号的1周期的期间内的最大值作为正峰值检测的最大值检测电路；根据所述1周期计数器的输出，将所述摆动信号的1周期的期间内的最小值作为负峰值检测的最小值检测电路；以及计算所述检测到的正峰值和负峰值之差，将计算出来的该差供给所述增益计算电路的差分电路。
17.如权利要求11所述的数字AGC电路，其特征在于所述峰值检测电路具有计量所述摆动信号的二分之一周期的二分之一周期计数器；根据所述二分之一周期计数器的输出，将所述摆动信号的二分之一周期的期间内的最大值作为正峰值检测的最大值检测电路；根据所述二分之一周期计数器的输出，将所述摆动信号的二分之一周期的期间内的最小值作为负峰值检测的最小值检测电路；计算所述检测到的正峰值和负峰值之和的加法器；以及根据所述加法器的输出，选择所述检测到的正峰值或负峰值中的某一个，将该选择到的峰值供给所述增益计算电路的选择器。
18.如权利要求11所述的数字AGC电路，其特征在于所述增益计算电路具有用由所述峰值检测电路检测到的峰值除参照值的除法器。
19.如权利要求18所述的数字AGC电路，其特征在于所述除法器，由旨在进行位移除法计算的位移电路构成。
全文摘要
一种数字AGC电路，用峰值检测电路(10)检测数字化的输入摆动信号的二分之一周期以上的期间内的峰值，根据该峰值，用增益计算电路(20)计算增益调整系数，用限幅器(30)将其限制在一定的范围内并供给乘法器(50)。另一方面，为了调整计算增益调整系数而产生的数字性的延迟，用延迟器(40)使输入摆动信号延迟后供给乘法器(50)。乘法器(50)将增益调整系数乘以延迟器(40)供给的摆动信号，将其结果，作为数字AGC电路(4)的输出。该电路能对DVD盘被2相相位调制的摆动信号的振幅进行增益调整，从而进行高精度的地址信息的解调。
文档编号G11B27/24GK1518212SQ20031011316
公开日2004年8月4日 申请日期2003年12月25日 优先权日2003年1月22日
发明者永野孝一 申请人:松下电器产业株式会社