专利名称：存储装置的制作方法
技术领域：
本发明涉及信息处理系统中的多个过程之间的具有保密性的存储装置。
背景技术：
在已有的存储装置中，如日本专利局特表平8-503093号公报所述，对于可重写的只读存储装置，限制其读出。
但是，已有的存储装置是关于只读存储装置的，只通过对存储区进行写入就可允许读出，不能保持多个过程所公有的可读写的存储装置的存储内容的保密性。
本发明的目的在于，提供利用复位后的处理不能读出利用复位前的处理所保存的信息的，能够提高复位前的处理的保密性的存储装置。
发明内容
本发明的权利要求1所述的存储装置，其特征在于，具有将由存取地址总线提供的值作为地址，将与该地址相对应的存储区中保存的值向保持数据总线输出，通过使写入控制信号为有效，将写入数据总线的值保存在所述存取地址总线所示的地址的存储区的数据保持单元；通过使统一状态改变信号为有效，不管所述写入控制信号是有效还是无效，在存储区中保持的值变为“不许可状态”，而在所述写入控制信号为有效时，将由所述存取地址总线提供的值作为地址，在与该地址相对应的存储区中保持的值变为“许可状态”的状态保持单元；以及对来自所述保持数据总线的输出，利用所述状态保持单元的输出进行运算，控制所述保持数据总线读出的输出的保密性的屏蔽机构。
又，其特征在于，可利用来自存储装置外部的强制许可信号，统一改变保持写入地址的写入状态的状态保持单元的值地，在所述状态保持单元与所述屏蔽机构之间，设置利用所述强制许可信号进行控制的运算器。
又，其特征在于，在所述状态保持单元的统一状态改变信号的输入处，设置对来自存储装置外部的多个统一状态改变信号进行运算的信号运算器，形成能够改变所述状态保持单元的保持值的结构。
又，其特征在于，所述状态保持单元具有通过使第一统一状态改变信号为有效，不管所述写入控制信号是有效还是无效，存储区中保持的值变为“不许可状态”，而在所述写入控制信号为有效时将由所述存取地址总线提供的值作为地址，与该地址对应的存储区中保持的值变为“许可状态”的第一状态保持单元；通过使第二统一状态改变信号为有效，不管所述写入控制信号是有效还是无效，存储区中保持的值变为“不许可状态”，而在所述写入控制信号为有效时，将由所述存取地址总线提供的值作为地址，在与该地址对应的存储区中保持的值变为“许可状态”的第二状态保持单元；以及对所述第一、第二状态保持单元的输出进行运算的运算器，在所述屏蔽机构中，对来自所述保持数据总线的输出，利用所述运算器的输出进行运算，以控制所述保持数据总线读出的输出的保密性。
又，其特征在于，所述屏蔽机构具有对来自所述保持数据总线的输出，利用所述状态保持单元的输出进行运算的第一运算器组；对来自所述保持数据总线的输出，利用所述状态保持单元的输出进行与所述第一运算器组不同的运算的第二运算器组；以及根据指定“许可状态”和“不许可状态”的运算器选择信号选择读出所述第一运算器组的输出及所述第二运算器组的输出作为数据加以输出的选择器。
又，其特征在于，具有检测对所述数据保持单元的特定的存取地址的存取地址一致检测机构，采用能够利用所述存取地址一致检测机构的信号统一改变保持写入地址的写入状态的状态保持单元的内容的结构。
还要，其特征在于，具有检测对所述数据保持单元的特定存取模式的特定顺序检测机构，采用能够利用所述特定顺序检测机构的信号统一改变保持写入地址的写入状态的状态保持单元中的内容的结构。
采用本发明的存储装置，由于具有将由存取地址总线提供的值作为地址，将与该地址对应的存储区中保存的值向保持数据总线输出，并且通过使写入控制信号为有效，将写入数据总线的值保存在所述存取地址总线所示地址的存储区的数据保持单元；通过统一使状态改变信号为有效，不管所述写入控制信号是有效还是无效，存储区中保持的值变为“不许可状态”，而在所述写入控制信号为有效时，将由所述存取地址总线提供的值作为地址，在与该地址对应的存储区中保持的值变为“许可状态”的状态保持单元；以及对来自保持数据总线的输出，利用所述状态保持单元的输出进行运算，控制所述保持数据总线读出的输出的保密性的屏蔽机构，因此对利用复位前的处理所保存的信息不能利用复用后的处理读出，所以提高了复位前处理的保密性。
图1为本发明实施形态1的存储装置的构成图。
图2为实施形态1的处理装置01的处理流程图。
图3为在实施形态1中执行图2的处理时数据保持单元10及状态保持单元11的状态图。
图4为在实施形态1中执行图2的处理时数据保持单元10及状态保持单元11的状态图。
图5为在实施形态1中执行图2的处理时数据保持单元10及状态保持单元11的状态图。
图6为实施形态1中执行图2的处理时数据保持单元10及状态保持单元11的状态图。
图7为本发明实施形态2的存储装置的构成图。
图8为实施形态2的处理装置03的处理流程图。
图9为本发明实施形态2中执行图8的处理时数据保持单元30及状态保持单元31的状态图。
图10为本发明实施形态2中执行图8的处理时数据保持单元30及状态保持单元31的状态图。
图11为本发明实施形态2中执行图8的处理时数据保持单元30及状态保持单元31的状态图。
图12为本发明实施形态2中执行图8的处理时数据保持单元30及状态保持单元31的状态图。
图13为本发明实施形态2中执行图8的处理时数据保持单元30及状态保持单元31的状态图。
图14为本发明实施形态3的存储装置的构成图。
图15为实施形态3的处理装置05的处理流程图。
图16为在实施形态3中执行图15的处理时数据保持单元50及状态保持单元51的状态图。
图17为在实施形态3中执行图15的处理时数据保持单元50及状态保持单元51的状态图。
图18为在实施形态3中执行图15的处理时数据保持单元50及状态保持单元51的状态图。
图19为在实施形态3中执行图15的处理时数据保持单元50及状态保持单元51的状态图。
图20为在实施形态3中执行图15的处理时数据保持单元50及状态保持单元51的状态图。
图21为在实施形态3中执行图15的处理时数据保持单元50及状态保持单元51的状态图。
图22为本发明实施形态4的存储装置的构成图。
图23为实施形态4的处理装置07的处理流程图。
图24为实施形态4中执行图23的处理时数据保持单元70及状态保持单元71的状态图。
图25为实施形态4中执行图23的处理时数据保持单元70及状态保持单元71的状态图。
图26为本发明实施形态4中执行图23的处理时数据保持单元70及状态保持单元71的状态图。
图27为实施形态4中执行图23的处理时数据保持单元70及状态保持单元71的状态图。
图28为实施形态4中执行图23的处理时数据保持单元70及状态保持单元71的状态图。
图29为本发明实施形态5的存储装置的构成图。
图30为实施形态5的处理装置09的处理流程图。
图31为实施形态5中执行图30的处理时数据保持单元90及状态保持单元91的状态图。
图32为实施形态5中执行图30的处理时数据保持单元90及状态保持单元91的状态图。
图33为实施形态5中执行图30的处理时数据保持单元90及状态保持单元91的状态图。
图34为本发明实施形态6的存储装置的构成图。
图35为实施形态6的处理装置0011的处理流程图。
图36为在实施形态6中执行图35的处理时数据保持单元1100及状态保持单元1101的状态图。
图37为在实施形态6中执行图35的处理时数据保持单元1100及状态保持单元1101的状态图。
图38为在本发明实施形态6中执行图35的处理时数据保持单元1100及状态保持单元1101的状态图。
图39为实施形态6中执行图35的处理时数据保持单元1100及状态保持单元1101的状态图。
图40为本发明实施形态7的存储装置的构成图。
图41为实施形态7的处理装置0013的处理流程图。
图42为在实施形态7中执行图41的处理时的数据保持单元1300及状态保持单元1301的状态图。
图43为在实施形态7中执行图41的处理时的数据保持单元1300及状态保持单元1301的状态图。
图44为在实施形态7中执行图41的处理时的数据保持单元1300及状态保持单元1301的状态图。
图45为在实施形态7中执行图41的处理时的数据保持单元1300及状态保持单元1301的状态图。
具体实施例方式
以下根据各实施形态说明本发明。
实施形态1图1～图6所示为本发明的实施形态1。
图1所示为实施形态1的存储装置。
另外，图1中同时还给出控制该存储装置1的处理装置01。
处理装置01在其内部进行多项处理，若必须进行信息的保持及读出，则利用写入数据总线13、写入控制信号14、存取地址总线15、统一状态改变信号16及读出数据总线17、对存储装置1进行信息的保存及读出。处理装置01在复位时，使统一状态信号16为有效。
存储装置1由数据保持单元10、状态保持单元11及屏蔽机构12构成。屏蔽机构12由逻辑积运算器组121构成。
存储装置1具有上述写入数据总线13、写入控制信号14、存取地址总线15、以及统一状态改变信号16作为输入，具有读出数据总线17作为输出。
数据保持单元10具有写入数据总线13、写入控制信号14、以及存取地址总线15作为输入，具有保持数据总线18作为输出。
状态保持单元11具有统一状态改变信号16、写入控制信号14及存取地址总线15作为输入，具有状态信号19作为输出。
屏蔽机构12具有数据保持单元10的输出即保持数据总线18及状态保持单元11的输出即状态信号19作为输入，具有读出数据总线17作为输出。
逻辑积运算器组121具有输入至屏蔽机构12的保持数据总线18及状态信号19作为输入，输出至读出数据总线17。
数据保持单元10是可读出写入的存储装置，以由存取地址总线15提供的值作为地址，将与该地址相对应的多位宽度的存储区中保存的值向保持数据总线18输出。另外，数据保持单元10利用使写入控制信号14为有效，将写入数据总线13的值保存在与存取地址总线15所示的值相对应的地址的多位宽度的存储区中。
状态保持单元11是可读出写入的存储装置，由与数据保持单元10的存储区相同数量的1位宽度的存储区组构成。另外，状态保持单元11利用使统一状态改变信号16为有效的方法，而不管写入控制信号14是有效还是无效，状态保持单元11内的存储区中保持的值统一变为“0”。另外，在写入控制信号14为有效时，将由存取地址总线15提供的值作为地址，与该地址相对应的存储区中保持的值变为“1”。
以下将状态保持单元11内的存储区中保持的值为“0”的状态称为不许可状态，又将为“1”的状态称为许可状态。
屏蔽机构12是利用构成要素、即逻辑积运算器组121，对保持数据总线18的各位与状态信号19进行逻辑积运算，将其运算结果向读出数据总线17输出。
下面说明使用图1的存储装置执行图2的处理顺序时的动作。
图2所示为利用上述处理装置01依次执行20所示的处理A、处理装置01为复位状态的复位顺序21、22所示的处理B的情况。
20所示的处理A是表示其处理内容依次执行处理A-0、对地址04的写入即200、处理A-1、对地址04的读出即201、以及处理A-2。
22所示的处理B是表示其处理内容依次执行处理B-0、对地址的读出即220、处理B-1、对地址04的写入即221、处理B-2、以及对地址04的读出即222。
处理A-0、处理A-1、处理A-2、处理B-0、处理B-1及处理B-2是表示不伴随对存储装置1进行存取的处理装置01的处理。
图3所示为处理装置01在刚起动后的数据保持单元10及状态保持单元11的内部状态。
数据保持单元10中保持的值全部为不定值，而且状态保持单元11内保持的值为不许可状态。
图4所示为处理A即20的处理过程之一的对地址04的写入即200执行结束后的数据保持单元10及状态保持单元11的内部状态。
由于对地址04的写入即200执行结束，在数据保持单元10的与地址04相对应的存储区中保持写入数据总线13的值，同时状态保持单元11的与地址04相对应的存储区中保持的值保持许可状态“1”。
下面说明处理A即20的处理过程之一的对地址04的读出、即201的执行情况。
在执行对地址04的读出、即201时，由于在数据保持单元10的与地址04相对应的存储区中，保持有利用执行对地址04的写入即200而写入的值，因此将利用执行对地址04的写入、即200而将写入的值输出给保持数据总线18。
另外，由于在状态保持单元11的与地址04相对应的存储区中保持的值保持许可状态“1”，因此将“1”输出给状态信号19。
这样，利用逻辑积运算器组121，作为逻辑积运算结果将与保持数据总线18相同的值输出给读出数据总线17，能够读出利用执行对地址04的写入即200而写入的值。
下面，图5所示为复位顺序21执行结束后的数据保持单元10及状态保持单元11的内部状态。
在复位顺序21中，由于利用处理装置01使统一状态信号16为有效，因此在存储装置1中，数据保持单元10没有变化，而状态保持单元11保持的值全部变为不许可状态“0”。
下面说明处理B即22的处理过程之一的对地址04的读出、即220的执行情况。
在执行对地址04的读出即220时，由于在数据保持单元10的与地址04相对应的存储区中保持有利用执行对地址04的写入即200而写入的值，因此将利用执行对地址04的写入即200而写入的值输出给保持数据总线18。
但是，由于执行复位顺序21而在状态保持单元11的与地址04相对应的存储区中保持的值保持不许可状态“0’，因此将“0”输出给状态信号19。
这样，利用逻辑积运算器组121，作为逻辑积运算结果，与保持数据总线18不同的值被输出给读出数据总线17，不能够读出通过执行对地址04的写入即200而写入的值。
下面，图6所示为处理B即22的处理过程之一即对地址04的写入即221执行结束后的数据保持单元10及状态保持单元11的内部状态。
一旦由于对地址04的写入即221执行结束，在数据保持单元10的与地址相对应的存储区中保持写入数据总线13的值，与其同时在状态保持单元11的与地址04相对应的存储区中保持的值就保持许可状态“1”。
借助于此，在数据保持单元10的与地址04相对应的存储区中保持的值中，执行处理A即20的处理过程之一的对地址04的写入即200而曾保持着的值被破坏，而变成保持利用执行处理B即22的处理过程之一的对地址04的写入即221而得到的值。
下面说明处理B即22的处理过程之一的对地址04的读出即222的执行情况。
在执行对地址04的读出即222时，由于在数据保持单元10的与地址04相对应的存储区中，保持有利用执行对地址04的写入即221而写入的值，因此将利用执行对地址04的写入即221而写入的值输出给保持数据总线18。
另外，由于在状态保持单元11的与地址04相对应的存储区中保持的值保持许可状态“1”，因此将“1”输出给状态信号19。
这样，利用逻辑积运算器组121，作为逻辑积运算结果，与保持数据总线18相同的值被输出给读出数据总线17，能够读出利用执行对地址04的写入即221而写入的值。
如上所述，在本实施形态的存储装置中，由于利用复位后的处理不能够读出利用复位前的处理所保存的信息，因此能够提高复位前的处理的保密性。
实施形态2图7～图13所示为本发明的实施形态2。
图7所示为实施形态2的存储装置。
而且，图7中同时还给出控制该存储装置的处理装置03。另外，在实施形态2中，为了能够不管保持写入地址的写入状态的状态保持单元31的值如何，利用来自存储装置外部的强制许可信号391控制屏蔽机构32，在例如图7中设置逻辑和运算器393，这一点与实施形态1不同。
处理装置03在某内部进行多项处理，若必须进行信息的保持及读出，则利用写入数据总线33、写入控制信号34、存取地址总线35、统一状态改变信号36及读出数据总线37，对存储装置3进行信息的保持及读出。处理装置03复位时，使统一状态信号36为有效，而在以监控方式执行处理时，使强制许可信号391为有效。
存储装置3由数据保持单元30、状态保持单元31、屏蔽机构32及逻辑和运算器393构成。屏蔽机构32由逻辑积运算器组321构成。
存储装置3具有写入数据总线33、写入控制信号34、存取地址总线35、统一状态改变信号36及强制许可信号391作为输入，又具有读出数据总线37作为输出。
数据保持单元30具有写入数据总线33、写入控制信号34及存取地址总线35作为输入，具有保持数据总线38作为输出。
状态保持单元31具有统一状态改变信号36、写入控制信号34及存取地址总线35作为输入，具有状态信号390作为输出。
逻辑和运算器393将状态信号390及强制许可信号391作为输入，将屏蔽控制信号392输出。
屏蔽机构32具有作为数据保持单元30的输出的保持数据总线38及作为逻辑和运算器的输出的屏蔽信号392作为输入，具有读出数据总线37作为输出。
逻辑积运算器组321具有输入至屏蔽机构32的保持数据总线38及屏蔽信号392作为输入，输出给读持数据总线37。
数据保持单元30是可读写的存储装置，将由存取地址总线35提供的值作为地址，将与该地址相对应的多位宽度的存储区中保存的值向保持数据总线38输出。另外，通过使写入控制信号34为有效，将写入数据总线33的值保存在与存取地址总线35所示的值相对应的地址的多位宽度的存储区中。
状态保持单元31是可读写的存储装置，由与数据保持单元30的存储区相同数量的1位宽度的存储区组构成。另外，状态保持单元31通过使统一状态改变信号36为有效，不管写入控制信号34是有效还是无效，状态保持单元31内的存储区中保持的值统一变为“0”。另外，在写入控制信号34位有效时，将由存取地址总线35提供的值作为地址，与该地址相对应的存储区中保持的值变为“1”。以下将状态保持单元31内的存储区中保持的值为“0”的状态称为不许可状态，又将为“1”的状态称为许可状态。
逻辑和运算器393将状态信号390和强制许可信号391作为输入，进行逻辑和运算，并将其输出作为屏蔽控制信号392输出。
屏蔽机构32利用作为构成要素的逻辑积运算器组321，对保持数据总线38的各位与屏蔽信号392进行逻辑积运算，将其运算结果向读出数据总线37输出。
下面说明使用图7的存储装置执行图8的处理顺序时的动作。
图8所示为利用处理装置03依次执行40所示的处理A、复位顺序41、处理B即42、复位顺序即43、以及监控读出44。
另外，40所示的处理A是表示其处理内容依次执行处理A-0、对地址04的写入即400、处理A-1、对地址04的读出即401，以及处理A-2。
在复位顺序41及43中，表示处理装置03处于复位状态。
42所示的处理B是表示其处理内容依次执行处理B-0、对地址04的读出及420、处理B-1、对地址04的写入即421、处理B-2、以及对地址04的读出即422。
在监控读出44中，表示处理装置03以监控方式执行对地址04的读出。
另外，处理A-0、处理A-1、处理A-2、处理B-0、处理B-1及处理B-2是表示不伴随对存储装置3进行存取的处理装置03的处理。
图9所示为处理装置03在刚起动后的数据保持单元30及状态保持单元31的内部状态。
数据保持单元30中保持的值全部为不定值，另外，状态保持单元31内保持的值为不许可状态。
图10所示为处理A即40的处理过程之一的对地址04的写入即400执行结束后的数据保持单元30及状态保持单元31的内部状态。
由于对地址04的写入即400的执行结束，在数据保持单元30的与地址相对应的存储区中保持写入数据总线33的值，同时状态保持单元31的与地址04相对应的存储区中保持的值保持许可状态“1”。
下面说明处理A即40的处理过程之一的对地址04的读出即401的执行情况。
在执行对地址04的读出即401时，由于在数据保持单元30的与地址相对应的存储区中，保持有利用执行对地址04的写入即400而写入的值，因此将利用执行对地址04的写入即400而写入的值输出给保持数据总线38。
另外，由于在状态保持单元31的与地址04相对应的存储区中保持的值保持许可状态“1”，而且是以用户方式的处理，因此许可信号391是表示无效的“0”。通过这样，将“1”输出给屏蔽控制信号392。
这样，利用逻辑积运算器组321，作为逻辑积运算结果，将与保持数据总线38相同的值输出给读出数据总线37，能够读出利用执行对地址04的写入即400而写入的值。
下面，图11所示为作为复位顺序的41执行结束后的数据保持单元30及状态保持单元31的内部状态。
在复位顺序中，由于利用处理装置03使统一状态信号36为有效，因此在存储装置3中，数据保持单元30中没有变化，而状态保持单元31保持的值全部变为不许可状态“0”。
下面说明作为处理B的42的处理过程之一的对地址04的读出即420的执行情况。
在执行对地址04的读出即420时，由于在数据保持单元30的与地址相对应的存储区中保持有利用执行对地址04的写入即400而写入的值，因此将利用执行对地址04的写入即400而写入的值输出给保持数据总线38。
但是，由于执行了复位顺序41，而在状态保持单元31的与地址相对应的存储区中保持的值保持不许可状态“0”，而且是以用户方式进行的处理，因此强制许可信号391是表示无效的“0”。通过这样，将“0”输出给屏蔽控制信号392。
这样，利用逻辑积运算器组321，作为逻辑积运算结果，就将与保持数据总线38不同的值输出给读出数据总线37，读出利用执行对地址04的写入即400而写入的值就不可能了。
下面，图12所示为处理B即42的处理过程之一的对地址04的写入即421执行结束后，数据保持单元30及状态保持单元31的内部状态。
由于对地址04的写入即421执行结束，在数据保持单元30的与地址04相对应的存储区中保持写入数据总线33的值，同时状态保持单元31的与地址04相对应的存储区中保持的值保持许可状态“1”。
通过这样，在数据保持单元30的与地址04相对应的存储区中保持的值中，利用执行处理A即40的处理过程之一的对地址04的写入即400而曾保持着的值被破坏，而利用执行处理B即42的处理过程之一的对地址04的写入即421而得到的值得到保持。
下面说明处理B即42的处理过程之一的对地址04的读出即422的执行情况。
在执行对地址04的读出即422时，由于在数据保持单元30的与地址04相对应的存储区中，保持有利用执行对地址04写入即421而写入的值，因此将利用对地址04的写入即421而写入的值输出给保持数据总线38。
另外，由于在状态保持单元31的与地址04相对应的存储区中保持的值保持许可状态“1”，因此将“1”输出给屏蔽控制信号392。
这样，利用逻辑积运算器组321，作为逻辑积运算结果，将与保持数据总线38相同的值输出给读出数据总线37，能够读出利用执行对地址04的写入即421而写入的值。
下面，图13所示为复位顺序43执行结束后的数据保持单元30及状态保持单元31的内部状态。
在复位顺序中，由于利用处理装置03使统一状态信号36为有效，因此在存储装置3中，数据保持单元30没有变化，而状态保持单元31保持的值全部变为不许可状态“0”。
下面说明监控读出44执行时的动作。
由于是以监控方式执行，因此利用处理装置03对存储装置3的强制许可信号391变成表示有效的“1”。
通过这样，不管状态保持单元31中保持的值如何，屏蔽控制信号392输出表示许可的“1”。
因而，对于所有的地址，数据保持单元30中保持的数据都可利用屏蔽机构32输出给读出数据总线37。
如上所述，在本实施形态的存储装置中，由于通常处理在复位后不能读出利用复位前的处理所保存的信息，因此能够提高复位前处理的保密性，另外，监控过程在复位后也能够读出利用复位前的处理所保存的信息，因此能够提高管理性能。通过这样，能够兼顾保密性与管理性能。
实施形态3图14～图21所示为本发明的实施形态3。
另外，图14中同时还给出控制存储装置的处理装置05。另外，在实施形态3中，为了能够改变状态保持单元5 1的保持值，例如在图14中，设置逻辑和运算器563，这一点与实施形态1不同。更详细来说，是在状态保持单元51的统一状态改变信号56的输入处，设置对来自存储装置外部的多个统一状态改变信号561、562进行运算的逻辑和运算器563。
处理装置05在其内部进行多项处理，若必须进行信息的保持及读出，则利用写入数据总线53、写入控制信号54、存取地址总线55、第一统一状态改变信号561、第二统一状态改变信号562及读出数据总线57，对存储装置进行信息的保存及读出。控制装置05在复位时对第一统一状态改变信号561输出表示第一统一状态改变信号561是有效的“1”，而在执行过程切换顺序时，对第二统一状态改变信号562输出表示第二统一状态改变信号562是有效的“1”。
存储装置5由数据保持单元50、状态保持单元51、屏蔽机构52及逻辑和运算器563构成。屏蔽机构52由逻辑积运算器组521构成。
存储装置5具有写入数据总线53、写入控制信号54、存取地址总线55、第一统一状态改变信号561及第二统一状态改变信号562作为输入，又具有读出数据总线57作为输出。
数据保持单元50具有写入数据总线53、写入控制信号54及存取地址总线55作为输入，具有保持数据总线58作为输出。
状态保持单元51具有统一状态改变信号56、写入控制信号54及存取地址总线55作为输入，具有状态信号59作为输出。
屏蔽机构52具有数据保持单元50的输出即保持数据总线58及状态保持单元5 1的输出即状态信号59作为输入，具有读出数据总线57作为输出。
逻辑积运算器组521具有输入至屏蔽机构52的保持数据总线58及状态信号59作为输入，输出给读出数据总线57。
逻辑和运算器563具有第一、第二统一状态改变信号561、562作为输入，具有统一状态改变信号56作为输出。
数据保持单元50是可读写的存储装置，将由存取地址总线55提供的值作为地址，将与该地址相对应的多位宽度的存储区中保存的值向保持数据总线58输出。另外，通过使写入控制信号54为有效，将写入数据总线53的值保存在与存取地址总线55所示的值相对应的地址的多位宽度的存储区中。
状态保持单元51是可读写的存储装置，由与数据保持单元50的存储区相同数量的1位宽度的存储区组构成。另外，状态保持单元51通过使统一状态改变信号56为有效，不管写入控制信号54是有效还是无效，状态保持单元51内的存储区中保持的值统一变为“0”。另外，在写入控制信号54为有效时，将由存取地址总线55提供的值作为地址，与该地址相对应的存储区中保持的值变为“1”。以下将状态保持单元51内的存储区中保持的值为“0”的状态称为不许可状态，又将为“1”的状态称为许可状态。
屏蔽机构52是利用作为构成要素的逻辑积运算器组521，对保持数据总线58的各位与状态信号59进行逻辑积运算，将其运算结果向读出数据总线57输出。
逻辑和运算器563对作为其输入的第一统一状态改变信号561与第二统一改变信号562进行逻辑和运算，将运算结果向统一状态变更信号56输出。
下面说使用图14的存储装置执行图15的处理顺序时的动作。
图15所示为利用处理装置05依次执行60所示的处理A、复位顺序61、62所示的处理B、以及过程切换顺序63、64所示的处理C的情况。
另外，60所示的处理A是表示其处理内容依次执行处理A-0、对地址04的写入即600、处理A-1、对地址04的读出即601、以及处理A-2的情况。
复位顺序61表示处理装置05处于复位状态的情况。
62所示的处理B是表示其处理内容依次执行处理B-0、对地址04的读出即620、处理B-1、对地址04的写入即621、处理B-2、以及对地址04的读出即622的情况。
过程切换顺序63表示处理装置处于过程切换顺序。
64所示的处理C是表示其处理内容依次执行处理C-0、对地址04的读出即640、处理C-1、对地址04的写入即641、处理C-2、以及对地址04的读出即642的情况。
另外，处理A-0、处理A-1、处理A-2、处理B-0、处理B-1、处理B-2、处理C-0、处理C-1及处理C-2是表示不伴随对存储装置5进行存取的处理装置05的处理图16所示为处理装置05在刚起动后的数据保持单元50及状态保持单元51的内部状态。
数据保持单元50中保持的值全部为不定值，而状态保持单元51内保持的值为不许可状态。
图17所示为60所示的作为处理A的处理过程之一的对地址04的写入即600执行结束后的数据保持单元50及状态保持单元51的内部状态。
由于对地址04的写入即600执行结束，在数据保持单元50的与地址04相对应的存储区中保持写入数据总线53的值，同时状态保持单元51的与地址04相对应的存储区中保持的值保持许可状态“1”。
下面说明60所示的处理A的处理过程之一的对地址04的读出即601的执行情况。
在执行对地址04的读出即601时，在数据保持单元50的与地址04相对应的存储区中，保持有通过执行对地址04的写入即600而写入的值，因此将利用执行对地址04的写入即600而写入的值输出给保持数据总线58。
另外，由于在状态保持单元51的与地址04相对应的存储区中保持的值保持许可状态“1”，因此将“1”输出给状态信号59。
这样，利用逻辑积运算器组521，作为逻辑积运算结果，将与保持数据总线58相同的值输出给读出数据总线57，能够读出利用执行对地址04的写入即600而写入的值。
下面，图18所示为复位顺序61执行结束后的数据保持单元50及状态保持单元51的内部状态。
在复位顺序中，由于利用处理装置05使第一统一状态信号561为有效，统一状态改变信号56为有效，在存储装置5中，数据保持单元50中没有变化，而状态保持单元51保持的值全部变为不许可状态“0”。
下面说明处理B即62的处理过程之一的对地址04的读出即620的执行情况。
在执行对地址04的读出即620时，在数据保持单元50的与地址04相对应的存储区中保持有通过执行对地址04的写入即600而写入的值，因此将通过执行对地址04的写入即600而写入的值输出给保持数据总线58。
但是，通过执行复位顺序61，在状态保持单元51的与地址04相对应的存储区中保持的值保持不许可状态“0”，因此将“0”输出给状态信号59。
这样，利用逻辑积运算器组521，作为逻辑积运算结果，与保持数据总线58不同的值被输出给读出数据总线57，读出通过执行对地址04的写入即600而写入的值是不可能的。
下面，图19所示为处理B即62的处理过程之一的对地址04的写入即621执行结束后数据保持单元50及状态保持单元51的内部状态。
由于对地址04的写入即621执行结束，在数据保持单元50的与地址04相对应的存储区中保持写入数据总线53的值，同时状态保持单元51的与地址04相对应的存储区中保持的值保持许可状态“1”。
通过这样，在数据保持单元50的与地址04相对应的存储区中保持的值中，利用执行处理A即60的处理过程之一的对地址04写入即600而曾保持着的值被破坏，而通过执行处理B即62的处理过程之一的对地址04的写入即621而得到的值得以保持。
下面说明62所示的处理B的处理过程之一的对地址04的读出即622的执行情况。
在执行对地址04的读出即622时，在数据保持单元50的与地址04相对应的存储区中，保持有通过执行对地址04的写入即621而写入的值，因此将通过执行对地址04的写入即621而写入的值输出给保持数据总线58。
另外，由于在状态保持单元51的与地址04相对应的存储区中保持的值保持许可状态“1”，因此将“1”输出给状态信号59。
这样，利用逻辑积运算器组521，作为逻辑积运算结果，将与保持数据总线58相同的值输出给读出数据总线57，能够读出通过执行对地址04的写入即621而写入的值。
下面，图20所示为过程切换顺序即63执行结束后的数据保持单元50及状态保持单元51的内部状态。
在过程切换顺序中，由于利用处理装置05使第二统一状态改变信号562为有效，因此统一状态改变信号56为有效，在存储装置中，数据保持单元50没有变化，而状态保持单元51保持的值全部变为不许可状态“0”。
下面说明64所示的处理C的处理过程之一的对地址04的读出即640的执行情况。
在执行对地址04的读出即640时，在数据保持单元50的与地址04相对应的存储区中保持有通过执行对地址04的写入即621而写入的值，因此将通过执行对地址04的写入即621而写入的值输出给保持数据总线58。
但是，通过执行过程切换顺序63，在状态保持单元51的与地址04相对应的存储区中保持的值保持不许可状态“0”，因此将“0”输出给状态信号59。
这样，利用逻辑积运算器组521，作为逻辑积运算结果，与保持数据总线58不同的值被输出给读出数据总线57，不能够读出通过执行对地址04的写入即621而写入的值。
下面，图21表示64所示的作为处理C的处理过程之一的对地址04的写入即641执行结束后数据保持单元50及状态保持单元51的内部状态。
由于对地址04的写入即641的执行结束，在数据保持单元50的与地址04相对应的存储区中保持写入数据总线53的值，同时状态保持单元51的与地址04相对应的存储区中保持的值保持许可状态“1”。
通过这样，在数据保持单元50的与地址04相对应的存储区中保持的值中，通过执行作为62所示的处理B的处理过程之一的对地址04的写入即621而曾保持着的值被破坏，而变成保持通过执行作为处理C即64的处理过程之一的对地址04的写入即641而得到的值。
下面说明作为64所示的处理C的处理过程之一的对地址04的读出即642的执行情况。
在执行对地址04的读出即642时，由于在数据保持单元50的与地址04相对应的存储区中，保持有通过执行对地址04的写入即641而写入的值，因此将通过执行对地址04的写入即641而写入的值输出给保持数据总线58。
另外，由于在状态保持单元51的与地址04相对应的存储区中保持的值保持许可状态“1”，因此将“1”输出给状态信号59。
这样，利用逻辑积运算器组521，作为逻辑积运算结果，与保持数据总线58相同的值被输出给读出数据总线57，能够读出通过执行对地址04的写入即641而写入的值。
如上所述，在根据本实施形态的存储装置中，利用复位后的处理不能读出利用前面处理所保存的信息，能够应对由于复位或过程切换等多种原因而必须确保保密性的多种事件。通过这样，能够提高保密性。
实施形态4图22～图28所示为本发明的实施形态4。
另外，图22中同时还给出控制存储装置的处理装置07。在实施形态4中，为了能够改变保持单元51的保持值，在状态保持单元71的内部设置第一状态保持单元711、第二状态保持单元712及逻辑和运算器715，这一点与实施形态1不同。
处理装置07在其内部进行多项处理，若必须进行信息的保持和读出，则利用写入数据总线73、写入控制信号74、存储地址总线75、第一组统一状态改变信号761、第二组统一状态改变信号762及读出数据总线77，对存储装置7进行信息的保存和读出。控制装置03在复位时使第二组统一状态信号762为有效。
存储装置7由数据保持单元70、状态保持单元71及屏蔽机构72构成。屏蔽机构72由逻辑积运算器组721构成。
存储装置7具有写入数据总线73、写入控制信号74、存取地址总线75、第一组统一状态改变信号761、第二组统一状态改变信号762作为输入，还具有读出数据总线77作为输出。
数据保持单元70具有写入数据总线73、写入控制信号74及存取地址总线75作为输入，具有保持数据总线78作为输出。
状态保持单元71具有第一组统一状态改变信号761、第二组统一状态改变信号762、写入控制信号74及存取地址总线75作为输入，由第一状态保持单元711、第二状态保持单元712、第一状态信号713、第二状态信号714及逻辑和运算器715构成，具有状态信号79作为输出。
屏蔽机构72具有作为数据保持单元70的输出的保持数据总线78和状态保持单元71的输出即状态信号79作为输入，具有读出数据总线77作为输出。
逻辑积运算器组721具有输入至屏蔽机构72的保持数据总线78及状态信号79作为输入，输出至读出数据总线77。
数据保持单元70是可读写的存储装置，将由存取地址总线75提供的值作为地址，将与该地址相对应的多位宽度的存储区中保持的值向保持数据总线78输出。又通过使写入控制信号74为有效，将写入数据总线73的值保存在与存取地址总线75所示的值相对应的地址的多位宽度的存储区中。在本构成例中，为了进行说明，数据保持单元70的存储区数设为从地址00至地址07的8个存储区。
状态保持单元71是可读写的存储装置，由与数据保持单元70的存储区数相同数量的1位宽度的存储区组与第一状态保持单元711及第二状态保持单元712合在一起来实现。另外，第一状态保持单元711通过使第一组统一状态改变信号761为有效，不管写入控制信号74是有效还是无效，第一状态保持单元711内的存储区中保持的值统一变为“0”。同样，第二状态保持单元712通过使第二组统一状态改变信号762为有效；不管写入控制信号74是有效还是无效，第二状态保持单元712内的存储区中保持的值统一变为“0”。
另外，在写入控制信号74为有效时，将由存取地址总线75提供的值作为地址，第一状态保持单元711或第二状态保持单元712中任一个状态保持单元的与存取地址相对应的存储区中保持的值变为“1”。
以下将状态保持单元71内的存储区中保持的值为“0”的状态称为不许可状态，又将为“1”的状态称为许可状态。
在本构成例中，为了进行说明，设第一状态保持单元711负责保持从地址00至地址03的存储区的状态，第二状态保持单元712负责保持从地址04至地址07的存储区的状态。
另外，在由存取地址总线75提供的值是负责的地址时，由第一状态保持单元711将与该地址相对应的状态信号输出给第一状态信号713，在不是负责的地址时，则输出0。
同样，在由存取地址总线75提供的值是负责的地址时，由第二状态保持单元712将与该地址相对应的状态信号输出给第二状态信号714，在不是负责的地址时，则输出0。
逻辑和运算器715将第一状态信号713与第二状态信号714的逻辑和运算结果作为状态信号79输出。
屏蔽机构72是利用作为构成要素的逻辑积运算器组721，对保持数据总线78的各位与状态信号79进行逻辑积运算，将其运算结果向读出数据总线77输出。
下面说明使用图22的存储装置执行图23的处理顺序时的动作。
图23所示为利用处理装置07依次执行处理A即80、复位顺序即81、以及处理B即82。
另外，处理A即80是表示其处理内容依次执行处理A-0、对地址04的写入即800、处理A-1、对地址04的读出即801、处理A-2、对地址00的写入即802、处理A-3、对地址00的读出即803、以及处理A-4的情况。
81的复位顺序，表示处理装置处于复位状态。
处理B即82表示其处理内容依次执行处理B-0、对地址04的读出即820、处理B-1、对地址04的写入即821、处理B-2、对地址04的读出即822、处理B-3、以及对地址00的读出即823。
另外，处理A-0、处理A-1、处理A-2、处理A-3、处理A-4、处理B-0、处理B-1、处理B-2及处理B-3是表示不伴随对存储装置7进行存取的处理装置07的处理。
图24所示为处理装置07刚起动后数据保持单元70及状态保持单元71的内部状态。
数据保持单元70中保持的值全部为不定值，又，状态保持单元71内保持的值为不许可状态。
下面，图25所示为处理A即80的处理过程之一的对地址04的写入即800执行结束后的数据保持单元70及状态保持单元71的内部状态。
由于对地址04的写入即800执行结束，在数据保持单元70的与地址04相对应的存储区中保持写入数据总线73的值，同时状态保持单元71的与地址04相对应的存储区是第二状态保持单元712，第二状态保持单元712内的与地址04相对应的存储区中保持许可状态“1”。
下面说明作为处理A即80的处理过程之一的，对地址04的读出即801的执行情况。
在执行对地址04的读出即801时，由于在数据保持单元70的与地址04相对应的存储区中，保持有利用执行对地址04的写入即800而写入的值，因此将通过执行对地址04的写入即800而写入的值输出给保持数据总线78。
另外，由于在状态保持单元71内的与地址04相对应的存储区即第二状态保持单元712中保持的值保持许可状态“1”，因此经逻辑和运算器715，将“1”输出给状态信号79。
这样，利用逻辑积运算器组721，作为逻辑积运算结果，将与保持数据总线78相同的值输出给读出数据总线77，能够读出通过执行对地址04的写入即800而写入值。
下面，图26所示为作为处理A即80的处理过程之一的对地址00的写入即802执行结束后的数据保持单元70及状态保持单元71的内部状态。
由于对地址00的写入即802执行结束，在数据保持单元70的与地址00相对应的存储区中保持写入数据总线73的值，同时状态保持单元71的与地址00相对应的存储区是第一状态保持单元711，第一状态保持单元711内的与地址00相对应的存储区中保持许可状态“1”。
下面说明作为处理A即80的处理过程之一的对地址00的读出即803的执行情况。
在执行对地址00的读出即803时，由于在数据保持单元70的与地址00相对应的存储区中，保持有通过执行对地址00的写入即802而写入的值，因此将通过执行对地址00的写入即802而写入的值输出给保持数据总线78。
另外，由于在状态保持单元71内的与地址00相对应的存储区即第一状态保持单元711中保持的值保持许可状态“1”，因此经逻辑和运算器715，将“1”输出给状态信号79。
这样，利用逻辑积运算器组721，作为逻辑积运算结果，将与保持数据总线78相同的值输出给读出数据总线77，能够读出利用执行对地址00的写入即802而写入值。
下面，图27所示为复位顺序81执行结束后的数据保持单元70及状态保持单元71的内部状态。
在复位顺序中，由于利用处理装置07使第二组统一状态信号762为有效，因此在存储装置7中，数据保持单元70没有变化，而第二状态保持单元712保持的值全部变成不许可状态“0”。即，作为状态保持单元71，从地址04到地址07的状态变为表示不许可的“0”。
下面说明作为处理B即82的处理过程之一的对地址04的读出即820的执行情况。
在执行对地址04的读出即820时，由于在数据保持单元70的与地址04相对应的存储区中保持有通过执行对地址04的写入即800而写入的值，因此将通过执行对地址04的写入即800而写入的值输出给保持数据总线78。
但是，由于执行复位顺序即81，在状态保持单元71的与地址04相对应的第2状态保持部712内的存储区中保持的值保持不许可状态“0”，因此经由第二状态信号714，将“0”输出给状态信号79。
这样，利用逻辑积运算器组721，作为逻辑积运算结果，将与保持数据总线78不同的值输出给读出数据总线77，不能够读出利用执行对地址04的写入即800而写入的值。
下面，图28所示为作为处理B即82的处理过程之一的对地址04的写入即821执行结束后的数据保持单元70及状态保持单元71的内部状态。
由于对地址04的写入即821执行结束，在数据保持单元70的与地址04相对应的存储区中保持写入数据总线73的值，同时状态保持单元71的与地址04相对应的存储区是第2状态保持单元712，第2状态保持单元712内的与地址04相对应的存储区中保持许可状态“1”。
通过这样，在数据保持单元70的与地址04相对应的存储区中保持的值中，通过作为执行处理A即80的处理过程之一的对地址04的写入即800而曾保持着的值被破坏，而变成保持利用执行处理B即82的处理过程之一的对地址04的写入即821而得到的值。
下面说明处理B即82的处理过程之一的对地址04的读出即822的执行情况。
在执行对地址04的读出即822时，在数据保持单元70的与地址04相对应的存储区中，保持有利用执行对地址04的写入即821而写入的值，因此将通过执行对地址04的写入即821而写入的值输出给保持数据总线78。
另外，由于在状态保持单元71内的与地址04相对应的存储区即第二状态保持单元712中保持的值保持许可状态“1”，因此经逻辑和运算器715，将“1”输出给状态信号79。
这样，利用逻辑积运算器组721，作为逻辑积运算结果，将与保持数据总线78相同的值输出给读出数据总线77，能够读出通过执行对地址04的写入即821而写入的值。
下面说明作为处理B即82的处理过程之一的对地址00的读出即823的执行情况。虽然是执行了复位顺序81之后，但由于在复位顺序中仅仅第二状态保持单元712内的信息成为表示不许可的“0”，因而第一状态保持单元711不因复位顺序而变化。
在执行对地址00的读出即822时，在数据保持单元70的与地址00相对应的存储区中，保持有通过执行对地址00的写入即802而写入的值，因此将通过执行对地址00的写入即802而写入的值输出给保持数据总线78。
而且，在状态保持单元71内的与地址00相对应的存储区即第一状态保持单元711中保持的值保持许可状态“1”，因此经逻辑和运算器715，将“1”输出给状态信号79。
这样，利用逻辑积运算器组721，作为逻辑积运算结果，将与保持数据总线78相同的值输出给读出数据总线77，能读出通过执行对地址00的写入即802而写入的值、即利用复位顺序以前的处理而写入的值。
如上所述，在本实施形态的存储装置中，能够提供利用复位后的处理不能够读出及能够读出利用前面的处理所保存的信息的两个区域。通过这样，能够兼顾到确保保密性与作为数据交换区的灵活性这两方面的要求。
在本实施形态4的状态保持单元71中，具有第一及第二状态保持单元711及712的2个状态保持单元，但即使采用通过运算器715等对三个或三个以上的保持单元的输出进行运算的结构，也同样能够实施。
本实施形态4不仅可在实施形态1中实施，同样也可在实施形态2及实施形态3中实施。
实施形态5图29～图33所示为本发明的实施形态5。
而且，图29中同时还给出控制存储装置的处理装置09。在实施形态5中，屏蔽机构92由第一运算器组及第二运算器组构成，这一点与实施形态1不同。
处理装置09在其内部进行多项处理，若必须进行信息的保持及读出，则利用写入数据总线93、写入控制信号94、存取地址总线95、统一状态改变信号96、及读出数据总线97，对存储装置9进行信息的保存及读出。控制装置09在复位时，使统一状态信号96为有效。
存储装置9由数据保持单元90、状态保持单元91及屏蔽机构92构成。
屏蔽机构92由逻辑积运算器组921、反相逻辑积运算器组922、运算器选择机构923及选择器924构成。
存储装置9具有写入数据总线93、写入控制信号94、存取地址总线95、统一状态改变信号96作为输入，还具有读出数据总线97作为输出。
数据保持单元90具有写入数据总线93、写入控制信号94及存取地址总线95作为输入，具有保持数据总线98作为输出。
状态保持单元91具有统一状态改变信号96、写入控制信号94及存取地址总线95作为输入，具有状态信号99作为输出。
屏蔽机构92具有数据保持单元90的输出即保持数据总线98及状态保持单元91的输出即状态信号99作为输入，具有读出数据总线97作为输出。
逻辑积运算器组921具有输入至屏蔽机构92的保持数据总线98及状态信号99作为输入，输出至选择器924。
反相逻辑积运算器组922具有输入至屏蔽机构92的保持数据总线98及状态信号99作为输入，输出至选择器924。
运算器选择机构923将随机值作为运算器选择信号925，输出至选择器924。
选择器924具有逻辑积运算器组921的输出、反相逻辑积运算器组922的输出、以及运算器选择信号925作为输入，在运算器选择信号925为“0”时，选择逻辑积运算器组921的输出，在运算器选择信号925为“1”时，选择反相逻辑积运算器组922的输出，输出至读出数据总线97。
数据保持单元90是可读写的存储装置，将由存取地址总线95提供的值作为地址，将与该地址相对应的多位宽度的存储区中保存的值向保持数据总线98输出。另外，通过使写入控制信号94为有效，将写入数据总线93的值保存在与存取地址总线95所示的值相对应的地址的多位宽度的存储区中。
状态保持单元91是可读写的存储装置，由与数据保持单元90的存储区相同数量的1位宽度的存储区组构成。另外，状态保持单元91通过使统一状态改变信号96为有效，不管写入控制信号94是有效还是无效，状态保持单元91内的存储区中保持的值统一变为“0”。另外，在写入控制信号94为有效时，将通过存取地址总线95提供的值作为地址，与该地址相对应的存储区中保持的值变为“1”。以下将状态保持单元91内的存储区中保持的值为“0”的状态称为不许可状态，而将为“1”的状态称为许可状态。
屏蔽机构92是利用作为构成要素的逻辑积运算器组921及反相逻辑积运算器组922，对保持数据总线98的各位与状态信号99进行运算，将运算器选择机构923的输出即运算器选择信号925作为控制信号，利用选择器924将该运算结果向读出数据总线97输出。
下面说明使用图29的存储装置执行图30的处理顺序时的动作。
图30所示为利用处理装置09依次执行处理A即100、复位顺序即101、以及处理B即102的情况。
另外，处理A即100是表示其处理内容依次执行处理A-0、对地址04的写入即1000、处理A-1、对地址04的读出即1001、以及处理A-2。
在101的复位顺序中，表示处理装置处于复位状态。
处理B即102是表示其处理内容依次执行处理B-0、对地址04的读出即1020、处理B-1、以及对地址04的读出即1021。
还有，处理A-0、处理A-1、处理A-2、处理B-0、处理B-1及处理B-2表示不伴随对存储装置9进行存取的处理装置09的处理。
图30所示为处理装置09在刚起动后的数据保持单元90及状态保持单元91的内部状态。
数据保持单元90中保持的值全部为不定值，另外，状态保持单元91内保持的值为不许可状态。
图31所示为作为处理A即100的处理过程之一的对地址04的写入即1000执行结束后的数据保持单元90及状态保持单元91的内部状态。
由于对地址04的写入即1000执行结束，在数据保持单元90的与地址04相对应的存储区中保持写入数据总线93的值，同时状态保持单元91的与地址04相对应的存储区中保持的值保持许可状态“1”。
下面说明作为处理A即100的处理过程之一的对地址04的读出即1001的执行情况。
在执行对地址04的读出即1001时，在数据保持单元90的与地址04相对应的存储区中，保持有通过执行对地址04的写入即1000而写入的值，因此将通过执行对地址04的写入即1000而写入的值输出给保持数据总线98。
另外，由于在状态保持单元91的与地址04相对应的存储区中保持的值保持许可状态“1”，因此将“1”输出至状态信号99。
这样，逻辑积运算器组921及反相逻辑积运算器922的任何一个的输出都将与保持数据总线98相同的值输出，能够读出利用执行对地址04的写入即1000而写入的值。
下面，图33所示为复位顺序即101执行结束后的数据保持单元90及状态保持单元91的内部状态。
在复位顺序中，利用处理装置09使统一状态信号96为有效，因此在存储装置9中，数据保持单元90中没有变化，而状态保持单元91保持的值全部变为不许可状态“0”。
下面说明作为处理B即102的处理过程之一的对地址04的读出即1020的执行情况。
在执行对地址04的读出即1020时，在数据保持单元90的与地址04相对应的存储区中保持有通过执行对地址04的写入即1000而写入的值，因此将通过执行对地址04的写入即1000而写入的值输出给保持数据总线98。
但是，由于执行复位顺序即101，在状态保持单元91的与地址04相对应的存储区中保持的值保持不许可状态“0”，因此将“0”输出给状态信号99。
这里，利用由运算器选择机构923输出的运算器选择信号925，选择逻辑积运算器组921或反相逻辑积运算器922的输出。即使运算器选择信号925为任何值，作为逻辑积运算器结果，将与保持数据总线98不同的值输出给读出数据总线97，不能够读出通过执行对地址04的写入即1000而写入的值。例如，设“0”作为随机值输出给运算器选择信号925，由于利用选择器选择逻辑积运算器组921的输出，因此将“0”加以连接的数据被输出至读出数据总线97。
下面说明作为处理B即102的处理过程之一的对地址04的读出即1021的执行情况。这里，设对运算器选择信号925输出“1”作为随机值。在执行对地址04的读出即1021时，在数据保持单元90的与地址04相对应的存储区中，保持有通过执行对地址04的写入即1000而写入的值，因此将通过执行对地址04的写入即1000而写入的值输出给保持数据总线98。
但是，由于执行复位顺序即101，在状态保持单元91的与地址04相对应的存储区中保持的值保持不许可状态“0”，因此将“0”输出给状态信号99。
这里，利用由运算器选择机构923输出的运算器选择信号925为“1”，选择反相逻辑积运算器组922的输出。由于利用选择器来选择反相逻辑积运算器组922的输出，因此将“1”加以连接的数据被输出给读出数据总线97。
如上所述，在本实施形态的存储装置中，利用复位后的处理不能读出利用前面的处理所保存的信息。另外，由于能够生成多个未被许可的读出数据，能够使根据读出的数据进行内部电路结构分析更加困难。
构成本实施形态5的屏蔽机构92的运算器组921、922的数量为2个，但即使是三个或三个以上，也同样能够实施。
本实施形态5不仅可在实施形态1实施，同样也可在实施形态2、实施形态3及实施形态4中实施。
实施形态6图34～图39所示为本发明的实施形态6。
另外，图34中同时还给出控制存储装置的处理装置0011。在实施形态6中，具有检测对数据保持单元1100的特定存取地址的存取地址一致检测机构1110，这样的结构能够利用上述存取地址一致检测机构1110的信号，统一改变保持写入地址的写入状态的状态保持单元的内容，这一点与实施形态1不同。
处理装置0011在其内部进行多项处理，若必须进行信息的保持及读出，则利用写入数据总线1103、写入控制信号1104、存取地址总线1105及读出数据总线1107，对存储装置11进行信息的保存及读出。
存储装置11由数据保持单元1100、状态保持单元1101、存取地址一致检测机构1110、及屏蔽机构1102构成。屏蔽机构1102由逻辑积运算器组11021构成。
存储装置11具有写入数据总线1103、写入控制信号1104及存取地址总线1105作为输入，还具有读出数据总线1107作为输出。
数据保持单元1100具有写入数据总线1103、写入控制信号1104及存取地址总线1105作为输入，具有保持数据总线1108作为输出。
状态保持单元1101具有统一状态改变信号1106、写入控制信号1104及存取地址总线1105作为输入，具有状态信号1109作为输出。
屏蔽机构1102具有作为数据保持单元1100的输出的保持数据总线1108及作为状态保持单元1101的输出的状态信号1109作为输入，具有读出数据总线1107作为输出。
逻辑积运算器组11021具有输入至屏蔽机构1102的保持数据总线1108及状态信号1109作为输入，输出给读出数据总线1107。
存取地址一致检测机构1110具有存取地址总线1105作为输入，具有统一状态改变信号1106作为输出。
数据保持单元110是可读写的存储装置，将由存取地址总线1105提供的值作为地址，将与该地址相对应的多位宽度的存储区中保存的值向保持数据总线1108输出。另外，通过使写入控制信号1104为有效，将写入数据总线1103的值保存在与存取地址总线1105所示的值相对应的地址的多位宽度的存储区中。
状态保持单元1101是可读写的存储的装置，由与数据保持单元1100的存储区相同数量的1位宽度的存储区组构成。另外，状态保持单元1101通过使统一状态改变信号1106为有效，不管写入控制信号1104是有效还是无效，状态保持单元1101内的存储区中保持的值统一变为“0”。另外，在写入控制信号1104为有效时，将由存取地址总线1105提供的值作为地址，与该地址相对应的存储区中保持的值变为“1”。以下，将状态保持单元1101内的存储区中保持的值为“0”的状态称为不许可状态，而将为“1”的状态称为许可状态。
屏蔽机构1102是利用作为构成要素的逻辑积运算器组11021，对保持数据总线1108的各位与状态信号1109进行逻辑积运算，将其运算结果向读出数据总线1107输出。
存取地址一致检测机构1110在存取地址总线1105的值与预先规定的值一致时，对作为输出的统一状态改变信号1106输出表示有效的值，在存取地址总线1105的值不是预先规定的值时，则对统一状态改变信号1106输出无效。这里，设预先规定的值取为“07”。
下面说明使用图34的存储装置执行图35的处理顺序时的动作。
图35所示为利用处理装置0011依次执行处理A即120、以及处理B即122的情况。
另外，处理A即120是表示其处理内容依次执行处理A-0、对地址04的写入即1200、处理A-1、对地址04的读出即1201、处理A-2、以及对特定地址(07)的存取即1202。
处理B即122是表示其处理内容依次执行处理B-0、对地址04的读出即1220、处理B-1、对地址04的写入即1221、处理B-2、以及对地址04的读出即1222。
另外，处理A-0、处理A-1、处理A-2、处理B-0、处理B-1及处理B-2是表示不伴随对存储装置11进行存取的处理装置0011的处理。
图36所示为处理装置0011在刚起动后的数据保持单元1100及状态保持单元1101的内部状态。
数据保持单元1100中保持的值全部为不定值，另外，状态保持单元1101内保持的值为不许可状态。
图37所示为作为处理A即120的处理过程之一的对地址04的写入即1200执行结束后的数据保持单元1100及状态保持单元1101的内部状态。
由于对地址04的写入即1200执行结束，在数据保持单元1100的与地址04相对应的存储区中保持写入数据总线1103的值，同时状态保持单元1101的与地址04相对应的存储区中保持的值保持许可状态“1”。
下面说明作为处理A即120的处理过程之一的对地址04的读出即1201的执行情况。
在执行对地址04的读出即1201时，由于在数据保持单元1100的与地址04相对应的存储区中，保持有通过执行对地址04的写入即1200而写入的值，因此将通过执行对地址04的写入即1200而写入的值输出给保持数据总线1108。
另外，由于在状态保持单元1101的与地址04相对应的存储区中保持的值保持许可状态“1”，因此将“1”输出给状态信号1109。
这样，通过逻辑积运算器组11021，作为逻辑积运算结果，将与保持数据总线1108相同的值输出给读出数据总线1107，能够读出通过执行对地址04的写入即1200而写入的值。
下面说明作为处理A即120的处理过程之一的对特定地址(07)的读出即1202的执行情况。
图38所示为执行结束后的数据保持单元1100及状态保持单元1101的内部状态。
由于存取地址总线的值为07，利用存取地址一致检测机构，使统一状态信号1106变成有效，这样在存储装置11中，数据保持单元1100中没有变化，而状态保持单元1101保持的值全部变为不许可状态“0”。
下面说明作为处理B即122的处理过程之一的对地址04的读出即1220的执行情况。
在执行对地址04的读出即1220时，由于在数据保持单元1100的与地址04相对应的存储区中保持有通过执行对地址04的写入即1200而写入的值，因此将通过执行对地址04的写入即1200而写入的值输出给保持数据总线1108。
但是，由于执行对特定地址的存取即1202，在状态保持单元1101的与地址04相对应的存储区中保持的值保持不许可状态“0”，因此将“0”输出给状态信号1109。
这样，利用逻辑积运算器组11021，作为逻辑积运算结果，将与保持数据总线1108不同的值输出给读出数据总线1107，不能够读出利用执行对地址04的写入即1200而写入的值。
下面，图39所示为作为处理B即122的处理过程之一的对地址04的写入即1221执行结束后的数据保持单元1100及状态保持单元1101的内部状态。
由于对地址04的写入即1221执行结束，在数据保持单元1100的与地址04相对应的存储区中保持写入数据总线1103的值，同时状态保持单元1101的与地址04相对应的存储区中保持的值保持许可状态“1”。
通过这样，在数据保持单元1100的与地址04相对应的存储区中保持的值中，通过执行作为处理A即120的处理过程之一的对地址04的写入即1200而曾保持着的值被破坏，而变成保持通过执行处理B即122的处理过程之一的对地址04的写入即1221而得到的值。
下面说明作为处理B即122的处理过程之一的对地址04的读出即1222的执行情况。
在执行对地址04的读出即1222时，由于在数据保持单元1100的与地址04相对应的存储区中，保持有通过执行对地址04的写入即1221而写入的值，因此将通过执行对地址04的写入即1221而写入的值输出给保持数据总线1108。
另外，由于在状态保持单元1101的与地址04相对应的存储区中保持的值保持许可状态“1”，因此将“1”输出给状态信号1109。
这样，利用逻辑积运算器组11021，作为逻辑积运算结果，将与保持数据总线1108相同的值输出给读出数据总线1107，能够读出通过执行对地址04的写入即1221而写入的值。
如上所述，在本实施形态的存储装置中，不需要复位信号等来自外部的某些统一状态改变信号，能够使得利用后面的处理读出利用前面的处理所保存的信息成为不可能。
本实施形态6不仅可在实施形态1中实施，同样也可在实施形态2、实施形态3、实施形态4及实施形态5中实施。
实施形态7图40～图45所示为本发明的实施形态7。
另外，图40中同时还给出控制存储装置的处理装置0013。在实施形态7中，具有检测对数据保持单元1300的特定存取模式的特定顺序检测机构1310，这样的结构能够利用特定顺序检测机构1310的信号，统一改变保持写入地址的写入状态的状态保持单元1301的内容，这一点与实施形态1不同。
处理装置0013在其内部进行多项处理，若必须进行信息的保持及读出，则利用写入数据总线1303、写入控制信号13041、存取地址总线1305及读出数据总线1307，对存储装置13进行信息的保存及读出。
存储装置13由数据保持单元1300、状态保持单元1301、特定顺序检测机构1310及屏蔽机构1302构成。屏蔽机构1302由逻辑积运算器组13021构成。
存储装置13具有写入数据总线1303、写入控制信号13041及存取地址总线1305作为输入，又具有读出数据总线1307作为输出。
数据保持单元1300具有写入数据总线1303、写入控制信号13041及存取地址总线1305作为输入，具有保持数据总线1308作为输出。
状态保持单元1301具有统一状态改变信号1306、写入控制信号13041及存取地址总线1305作为输入，具有状态信号1309作为输出。
屏蔽机构1302具有作为数据保持单元1300的输入的保持数据总线1308及作为状态保持单元1301的输出即状态信号1309作为输入，具有读出数据总线1307作为输出。
逻辑积运算器组13021具有输入至屏蔽机构1302的保持数据总线1308及状态信号1309作为输入，输出给读出数据总线1307。
特定顺序检测机构1310具有存取地址总线1305作为输入，具有统一状态改变信号1306作为输出。
数据保持单元1300是可读写的存储装置，将由存取地址总线1305提供的值作为地址，将与该地址相对应的多位宽度的存储区中保存的值向保持数据总线1308输出。另外，通过使写入控制信号13041为有效，将写入数据总线1303的值保存在与存取地址总线1305所示的值相对应的地址的多位宽度的存储区中。
状态保持单元1301是可读写的存储装置，由与数据保持单元1300的存储区相同数量的1位宽度的存储区组构成。另外，状态保持单元1301通过使统一状态改变信号1306为有效，不管写入控制信号13041是有效还是无效，状态保持单元1301内的存储区中保持的值统一变为“0”。另外，在写入控制信号1304为有效时，将通过存取地址总线1305提供的值作为地址，与该地址相对应的存储区中保持的值变为“1”。以下，将状态保持单元1301内的存储区中保持的值为“0”的状态称为不许可状态，另外将为“1”的状态称为许可状态。
屏蔽机构1302是利用作为构成要素的逻辑积运算器组13021，对保持数据总线1308的各位与状态信号1309进行逻辑积运算，将其运算结果向读出数据总线1307输出。
特定顺序检测机构1310在根据写入控制信号13041及读出控制信号13042对存储装置13的写入及读出顺序与预先规定的值一致时，对作为输出的统一状态改变信号1306输出表示有效的值，在对存储装置13的写入、读出顺序与预先规定的顺序不一致时，则对统一状态改变信号1106输出无效。以下，将预先规定的对存储装置13的写入、读出顺序称为特定顺序。
下面说明使用图40的存储装置执行图41的处理顺序时动作。
图41所示为利用处理装置0013依次执行处理A即140、以及处理B即142的情况。
另外，处理A即140是表示其处理内容依次执行处理A-0、对地址04的写入即1400、处理A-1、对地址04的读出即1401、处理A-2、以及作为特定顺序的实施的1402。
处理B即142是表示其处理内容依次执行处理B-0、对地址的读出即1420、处理B-1、对地址04的写入即1421、处理B-2、以及对地址04的读出即1422。
另外，处理A-0、处理A-1、处理A-2、处理B-0、处理B-1及处理B-2是表示不伴随对存储装置13进行存取的处理装置0013的处理。
图42所示为处理装置0013在刚起动后的数据保持单元1300及状态保持单元1301的内部状态。
数据保持单元1300中保持的值全部为不定值，另外，状态保持单元1301内保持的值为不许可状态。
图43所示为作为处理A即140的处理过程之一的对地址04的写入即1400执行结束后的数据保持单元1300及状态保持单元1301的内部状态。
由于对地址04的写入即1400执行结束，在数据保持单元1300的与地址04相对应的存储区中保持写入数据总线1303的值，同时状态保持单元1301的与地址04相对应的存储区中保持的值保持许可状态“1”。
下面说明作为处理A即140的处理过程之一的对地址04的读出即1401的执行情况。
在执行对地址04的读出即1401时，由于在数据保持单元1300的与地址04相对应的存储区中，保持有通过执行对地址的写入即1400而写入的值，因此将通过执行对地址04的写入即1400而写入的值输出给保持数据总线1308。
另外，由于在状态保持单元1301的与地址04相对应的存储区中保持的值保持许可状态“1”。因此“1”输出给状态信号1309。
这样，利用逻辑积运算器组13021，作为逻辑积运算结果，将与保持数据总线1308相同的值输出给读出数据总线1307，能够读出通过执行对地址04的写入即1400而写入的值。
下面说明作为处理A即140的处理过程之一的对特定顺序的实施即1402的执行情况。
图44所示为执行结束后的数据保持单元1300及状态保持单元1301的内部状态。
由于实施特定顺序，利用特定顺序检测机构，使统一状态信号1306变成有效，这样，在存储装置13中，数据保持单元1300中没有变化，而状态保持单元1301保持的值全部变为不许可状态“0”。
下面说明作为处理B即142的处理过程之一的对地址04的读出即1420的执行情况。
在执行对地址04的读出即1420时，在数据保持单元1300的与地址04相对应的存储区中保持有通过执行对地址04的写入即1400而写入的值，因此将利用执行对地址04的写入即1400而写入的值输出给保持数据总线1308。
但是，由于执行了特定顺序的实施即1402，在状态保持单元1301的与地址04相对应的存储区中保持的值保持不许可状态“0”，因此将“0”输出给状态信号1309。
这样。利用逻辑积运算器组13021，作为逻辑积运算结果，将与保持数据总线1308不同的值输出给读出数据总线1307，不能够读出通过执行对地址04的写入即1400而写入的值。
下面，图45所示为作为处理B即142的处理过程之一的对地址04的写入即1421执行结束后的数据保持单元1300及状态保持单元1301的内部状态。
由于对地址04的写入即1421执行结束，在数据保持单元1300的与地址04相对应的存储区中保持写入数据总线1303的值，同时状态保持单元1301的与地址04相对应的存储区中保持的值保持许可状态“1”。
通过这样，在数据保持单元1300的与地址04相对应的存储区中保持的值中，通过执行作为处理A即140的处理过程之一的对地址的写入即1400而曾保持着的值被破坏，而变成保持通过执行处理B即142的处理过程之一的对地址04的写入即1421而得到的值。
下面说明作为处理B即142的处理过程之一的对地址04的读出即1422的执行情况。
在执行对地址04的读出即1422时，由于在数据保持单元1300的与地址04相对应的存储区中，保持有通过执行对地址04的写入即1421而写入的值，因此将通过执行对地址04的写入即1421而写入的值输出给保持数据总线1308。
另外，由于在状态保持单元1301的与地址04相对应的存储区中保持的值保持许可状态“1”，因此将“1”输出给状态信号1309。
这样，利用逻辑积运算器组13021，作为逻辑积运算结果，将与保持数据总线1308相同的值输出给读出数据总线1307，能够读出通过执行对地址04的写入即1421而写入的值。
如上所述，在本实施形态的存储装置中，能够不需要复位信号等来自外部的某些统一状态改变信号，而且不会浪费特定地址，而能够使得利用后面的处理读出利用前面的处理所保存的信息成为不可能。
本实施形态7不仅可在实施形态1中实施，同样也可在实施形态2、实施形态3、实施形态4及实施形态5中实施。
权利要求
1.一种存储装置，其特征在于，具有将利用存取地址总线(15)提供的值作为地址，而将与该地址相对应的存储区中保存的值向保持数据总线(18)输出，并且通过使写入控制信号(14)为有效，将写入数据总线(13)的值保存在所述存取地址总线(15)所示地址的存储区的数据保持单元(10)；通过使统一状态改变信号(16)为有效，而不管所述写入控制信号(14)是有效还是无效，存储区中保持的值变为“不许可状态”，而在所述写入控制信号(14)为有效时将由所述存取地址总线(15)提供的值作为地址，而与该地址相对应的存储区中保持的值变为“许可状态”的状态保持单元(11)；以及对来自所述保持数据总线(18)的输出，利用所述状态保持单元(11)的输出(19)进行运算，以控制所述保持数据总线(18)读出的输出的保密性的屏蔽机构(12)。
2.如权利要求1所述的存储装置，其特征在于，在不管保持写入地址的写入状态的状态保持单元的值如何，能够利用来自存储装置外部的强制许可信号(391)控制所述屏蔽机构的所述状态保持单元(11＝31)与所述屏蔽机构(12＝32)之间，设置利用所述强制许可信号(391)进行控制的运算器(393)。
3.如权利要求1所述的存储装置，其特征在于，在所述状态保持单元(11＝51)的统一状态改变信号(16＝56)的输入处，设置对来自存储装置外部的多个统一状态改变信号(561、562)进行运算的信号运算器(563)，采用能够改变所述状态保持单元(11＝51)的保持值的结构。
4.如权利要求1所述的存储装置，其特征在于，所述状态保持单元(11)具有通过使第一统一状态改变信号(761)为有效，不管所述写入控制信号(14＝74)是有效还是无效，在存储区中保持的值变为“不许可状态”，而在所述写入控制信号(14＝74)为有效时，将由所述存取地址总线(15＝75)提供的值作为地址，在与该地址对应的存储区中保持的值变为“许可状态”的第一状态保持单元(711)；通过使第二统一状态改变信号(762)为有效，不管所述写入控制信号(14＝74)是有效还是无效，在存储区中保持的值变为“不许可状态”，而在所述写入控制信号(14＝74)为有效时，将由所述存取地址总线(15＝75)提供的值作为地址，在与该地址所对应的存储区中保持的值变为“许可状态”的第二状态保持单元(712)；以及对所述第一、第二状态保持单元(711、712)的输出(713、714)进行运算的运算器(715)，在所述屏蔽机构(12＝72)中，对来自所述保持数据总线(18)的输出，利用所述运算器(715)的输出(79)进行运算，以控制所述保持数据总线(18)读出的输出的保密性。
5.如权利要求1所述的存储装置，其特征在于，所述屏蔽机构(12＝922)具有对来自所述保持数据总线(18＝98)的输出，利用所述状态保持单元(11＝91)的输出(19＝99)进行运算的第一运算器组(921)；对来自所述保持数据总线(18＝98)的输出，利用所述状态保持单元(11＝91)的输出(19＝99)进行与所述第一运算器组(921)不同的运算的第二运算器组(922)；以及根据指定“许可状态”及“不许可状态”的运算器选择信号(925)，选择读出所述第一运算器组(921)的输出及所述第二运算器组(922)的输出作为数据加以输出的选择器(924)。
6.如权利要求1所述的存储装置。其特征在于，具有检测对所述数据保持单元(10＝1100)的特定存取地址的存取地址一致检测机构(1110)，采用能够利用所述存取地址一致检测机构(1110)的信号统一改变保持写入地址的写入状态的状态保持单元中的内容的结构。
7.如权利要求1所述的存储装置，其特征在于，具有检测对所述数据保持单元(10＝1300)的特定存取模式的特定顺序检测机构(1310)，采用能够利用所述特定顺序检测机构(1310)的信号统一改变保持写入地址的写入状态的状态保持单元(11＝1301)的内容。
全文摘要
在多个过程中使用同一存储器时，利用不是进行写入的过程的其它过程能够读出存储器中保持的内容，保密性降低。本发明的存储装置根据状态保持单元中存储了是哪个过程对存储器进行写入的，以及是否由想要读出存储器内容的过程写入的数据，然后利用屏蔽机构(12)对存储器中保持的数据进行运算，通过这样来提高保密性。
文档编号G11C16/04GK1577297SQ200410063618
公开日2005年2月9日 申请日期2004年7月7日 优先权日2003年7月7日
发明者渡边和嗣 申请人:松下电器产业株式会社