专利名称：存储电路、半导体装置以及电子设备的制作方法
技术领域：
本发明涉及一种存储电路、半导体装置以及电子设备。尤其涉及一种能够简单读取存储数据的存储电路、包括该存储电路的半导体装置及电子设备、以及驱动方法。
背景技术：
作为现有的存储单元，在日本专利特开昭64-66899号公报(专利文献1)中已有披露。在专利文献1中披露的存储单元包括具有两个内部节点的静态单元和具有两个铁电电容器的非易失性部分。并且，通过在铁电电容器上提供该铁电电容器接受极化翻转的电压，使一个内部节点的电压稍高于另一个内部节点的电压。由此，从非易失性部分向静态单元传输数据。
发明内容
但是，在上述专利文献1中所披露的现有存储单元中，当将数据从非易失性部分向静态单元传输时，需要对位线进行预充电，并向铁电电容器提供电压，因而产生了动作变复杂的问题。此外，在上述专利文献1中所披露的现有存储单元中，虽然一个内部节点的电压高于另一个内部节点的电压，但由于其差不大，所以一旦组成静态单元的晶体管的阈值电压出现制造偏差，也会发生静态单元误动作的问题。
因此，本发明的目的在于提供一种能解决上述问题的存储电路、半导体装置以及电子设备。该目的可通过权利要求中的独立权利要求的技术特征的组合而实现。从属权利要求规定了对本发明更有利的具体实施例。
为达到上述目的，根据本发明的第一方面，提供了一种存储电路，其特征在于包括具有一端以及另一端的第一铁电电容器以及第二铁电电容器；电连接于所述第一铁电电容器的所述一端以及所述第二铁电电容器的所述另一端的第一连接部；电连接于所述第一铁电电容器的所述另一端以及所述第二铁电电容器的所述一端的第二连接部；在所述第一铁电电容器的所述一端和所述第二铁电电容器的所述一端之间提供规定电位差的电位差提供部。
根据该构成，也能使第一铁电电容器的一端和另一端之间，以及第二铁电电容器的一端和另一端之间产生规定电位差。而且，第一铁电电容器的电压方向与第二铁电电容器的电压方向互不相同。因此，根据该构成，能够以极简单的结构，使第一铁电电容器以及第二铁电电容器稳定地存储不同的数据。
此外，优选的是所述电位差提供部包括具有第一端及第二端的触发器，其通过所述触发器在所述第一端和所述第二端之间设定所述规定的电位差，从而在所述第一铁电电容器的所述一端和所述第二铁电电容器的所述一端之间提供所述规定的电位差。
根据该构成，通过使触发器的第一端或者第二端的至少一方变成规定电位，从而在第一端和第二端之间产生规定电位差。因此，根据相关构成，不但能够稳定地将不同的数据存储在第一铁电电容器以及第二铁电电容器中，而且还能够容易地替换该存储数据。
另外，优选所述第一连接部包括第一开关，将该第一开关设置在所述第一铁电电容器的所述一端和所述第二铁电电容器的所述另一端之间，所述第二连接部包括第二开关，将该第二开关设置在所述第一铁电电容器的所述另一端和所述第二铁电电容器的所述一端之间。
在相关构成中，能够将第一铁电电容器的一端和第二铁电电容器的另一端，以及第一铁电电容器的另一端和第二铁电电容器的一端电切断。因此，例如能够读取已写入第一铁电电容器以及第二铁电电容器中的规定数据。
此外，优选通过所述电位差提供部在所述第一铁电电容器的所述一端和所述第二铁电电容器的所述一端之间提供规定的电位差，从而将数据写入所述第一铁电电容器以及所述第二铁电电容器中，该存储电路进一步包括读取部，该读取部基于所述第一铁电电容器以及所述第二铁电电容器的电容读取已写入所述第一铁电电容器以及所述第二铁电电容器中的数据；控制部，当所述电位差提供部将所述数据写入所述第一铁电电容器以及所述第二铁电电容器时，该控制部使所述第一开关以及所述第二开关导通，当所述读取部读取已写入所述第一铁电电容器以及所述第二铁电电容器中的所述数据时，其使所述第一开关以及所述第二开关为非导通。
而且，优选还包括放电部，其使所述第一铁电电容器的所述另一端以及所述第二铁电电容器的所述另一端的电位大致相同。在相关构成中，能够使第一铁电电容器的一端和另一端，且所述第二铁电电容器的一端和另一端之间的电位差大致为0。因此，可以抑制第一铁电电容器以及第二铁电电容器的劣化。
根据本发明的第二方面，提供一种特征在于包括上述存储电路的半导体装置。在此，所谓的半导体装置是由包括本发明的存储电路的半导体构成的普通装置。虽然对其构成无特别限定，但是，例如涵盖所有需要配置含有上述存储电路的存储装置的所有装置，所述存储装置包括铁电存储器装置、DRAM、闪存存储器等存储装置等。
根据本发明的第三方面，提供一种特征在于包含上述半导体装置的电子设备，在此，所谓的电子设备是指包含根据本发明的半导体装置的且能实现指定功能的普通设备。虽然对其构成无特别限定，但是，例如，包括必须配备诸如包括上述半导体装置的计算机通用装置、便携电话、PHS、PDA、电子记事本、IC卡等存储装置的所有装置。
图1是作为根据本发明一个实施例的半导体装置的铁电存储装置500的结构示意图。
图2是程序电路100的第一实施方式示意图。
图3为第一实施方式的程序电路100的工作时序图。
图4为第一铁电电容器122以及第二铁电电容器124的磁滞特性示意图。
图5为程序电路100的第二实施方式的示意图。
图6为第二实施方式的程序电路100的工作时序图。
图7为程序电路100的第三实施方式示意图。
图8为第三实施方式的程序电路100的工作时序图。
图9是作为包括本发明半导体装置的电子设备一例的个人计算机1000的构成立体图。
具体实施例方式
以下参照附图，对本发明的优选实施方式进行详细说明。以下阐述的实施方式，并非不正当限定权利要求范围所记载的本发明的内容，本实施方式中描述的构成也未必全部都作为本发明的解决手段加以采用。
图1是表示铁电存储装置500结构的示意图，该铁电存储装置500为本发明一实施方式所涉及的半导体装置的一个例子，包括存储单元阵列510、列译码器520、行译码器530、控制部540、冗余单元阵列550以及冗余电路600。
存储单元阵列510包括多个以阵列状配置的铁电电容器。各铁电电容器由字线WL1～WLm(m为2或大于2的整数)和位线BL1～BLn(n为大于等于2的整数)当中的任意位线BL以及字线WL控制。具体而言，通过控制位线BL以及字线WL的电位，读取写入该铁电电容器中的数据，并且向该铁电电容器中写入数据。
控制部540对铁电存储装置500进行总控制。具体而言，控制部540从铁电电容器中读取数据，向铁电电容器中写入数据，分别将行地址信号以及列地址信号提供给行译码器530以及列译码器520。此外，控制部540将控制程序电路100的控制信号提供给冗余电路600。而且，控制部540生成驱动铁电存储装置500的驱动电压，并将其提供给包含程序电路100的各部分。
行译码器530控制字线WL1～WLm的电位。具体而言，行译码器530从控制部540接收行地址信号，根据该行地址信号，选择规定的字线WLj(j为从1开始的m的整数)。而列译码器520控制位线BL1～BLn的电位。具体而言，列译码器520从控制部540接收列地址信号，根据该列地址信号，选择规定的位线BLk(k为从1开始的n的整数)。由此，选择与通过行译码器530选择的字线WLj以及通过列译码器520选择的位线BLk对应的铁电电容器。
冗余电路600包括多个程序电路100。冗余电路600根据从程序电路100输出的输出信号以及列地址信号，生成禁止信号，并提供给列译码器520，该禁止信号禁止对由该输出信号以及列地址信号特定的规定位线BLk的访问。而且，冗余电路600在选择了已被禁止访问的位线BLk的情况下，进行控制以使其在冗余单元阵列550中选择冗余位线BL来代替该位线BLk。换句话说，冗余电路600将已被禁止访问的位线BLk置换为冗余位线。
图2是表示程序电路100的第一实施方式的示意图。程序电路100包括触发器110、存储部120、放电部130、结合部140、写入部150和输出部160。程序电路100是一种通过读取已存储在非易失性存储装置的存储部120中的存储数据，将读取的该存储数据写入触发器110，从而将该存储数据作为输出信号OUT提供给外部的电路。
触发器110是电位差提供部的一个实例，包括第一反相器112以及第二反相器114、将该触发器110和外部电连接的第一端116以及第二端118。第一反相器112以及第二反相器114分别具有输入端以及输出端，第一反相器112的输出端电连接于第二反相器114的输入端，第二反相器114的输出端电连接于第一反相器112的输入端。此外，第一反相器112的输入端及第二反相器114的输出端与第一端116电连接，第一反相器112的输出端以及第二反相器114的输入端与第二端118电连接。
存储部120包括第一铁电电容器122以及第二铁电电容器124、作为连接部一实例的传输选通器126及128、第三反相器129。第一铁电电容器122以及第二铁电电容器124分别具有一端以及另一端。
第一铁电电容器122的一端通过结合部140与第一端116电连接，而第二铁电电容器124的一端通过结合部140与第二端118电连接。此外，第一铁电电容器122的另一端以及第二铁电电容器124的另一端电连接在放电部130上。
传输选通器126电连接于第一铁电电容器122的一端以及第二铁电电容器124的另一端，根据控制信号WE的电位，控制是否电连接第一铁电电容器122的一端和第二铁电电容器的另一端。传输选通器128电连接于第一铁电电容器的另一端以及第二铁电电容器124的一端，根据控制信号WE的电位，控制是否电连接第一铁电电容器的另一端和第二铁电电容器124的一端。
具体而言，将控制信号WE提供给构成传输选通器126及128的n型MOS晶体管的栅极，而将控制信号WE的翻转信号提供给p型MOS晶体管的栅极。并且，传输选通器126及128在控制信号WE表示H逻辑时为导通，在表示L逻辑时为非导通。也就是说，在控制信号WE表示H逻辑的情况下，第一铁电电容器122的一端和第二铁电电容器的另一端的电位大致相同，且第一铁电电容器122的另一端和第二铁电电容器124的一端的电位大致相同。
在本实施方式中，由于在第一铁电电容器122以及第二铁电电容器124中存储互补的数据，所以第一铁电电容器122以及第二铁电电容器124根据一般介质特性的电容互不相同。因此，如果将触发器110与存储部120电连接时，第一铁电电容器122向第一端116提供所定电容，第二铁电电容器124向第二端118提供不同于所述所定电容的电容。
放电部130包括n型MOS晶体管132及134，并使第一铁电电容器122的另一端和第二铁电电容器124的另一端的电位大致相同。具体而言，n型MOS晶体管132及134的源极或漏极中的一方分别与第一铁电电容器122的另一端以及第二铁电电容器124的另一端电连接，另一方则接地。并且，n型MOS晶体管132及134根据提供给栅极的控制信号OF的电位，使第一铁电电容器122的另一端以及第二铁电电容器124的另一端两端的电位为0V，即电位大致相同。
此外，控制部540在将触发器110和存储部120电切断的情况下，使传输选通器126及128与n型MOS晶体管132及134为导通，因而使第一铁电电容器122的一端及另一端与第二铁电电容器124的一端及另一端的电位大致相同。即，放电第一电铁体电容器122以及第二铁电电容器124的电压。
结合部140包括传输选通器142及144、第四反相器146，根据控制信号RE的电位，控制是否将触发器110和存储部120电连接。传输选通器142电连接于第一端116以及第一铁电电容器122的一端，根据控制信号RE的电位，控制是否电连接第一端116和第一铁电电容器122的一端。而传输选通器144电连接于第二端118以及第二铁电电容器124的一端，根据控制信号RE的电位，控制是否电连接第二端118和第二铁电电容器124的一端。
具体而言，将控制信号RE提供给构成传输选通器142及144的n型MOS晶体管的栅极，将控制信号WE的翻转信号提供给p型MOS晶体管的栅极。并且，传输选通器142及144在控制信号RE表示H逻辑时导通，表示L逻辑时，变成非导通。
写入部150根据控制信号IE及IN的电位，将存储数据写入触发器110。写入部150包括第五反相器152和传输选通器154。第五反相器152作为输入接收控制信号IE，将该控制信号IE的翻转信号提供给构成传输选通器154的p型MOS晶体管的栅极。向传输选通器154一端提供控制信号IN，另一端电连接于第一端116。此外，将控制信号IE提供给构成传输选通器154的n型MOS晶体管的栅极。即，写入部150根据控制信号IE的电位，控制是否向第一端116提供控制信号IN，从而控制第一端116的电位。因此，能够将所定的存储数据写入触发器110中。
输出部160根据控制信号OE的电位，输出表示写入触发器110中的存储数据的输出信号OUT。在本实施方式中，输出部160包括第六反相器162、传输选通器164和NAND电路166。
第六反相器162作为输入接收控制信号OE，将该控制信号OE的翻转信号提供给构成传输选通器164的p型MOS晶体管的栅极。传输选通器164一端电连接于第二端118，另一端电连接于NAND电路166的输入端之一。此外，控制信号OE被提供给构成传输选通器164的n型MOS晶体管的栅极。NAND电路166将控制信号OE和传输选通器164另一端电位的与非作为输出信号OUT输出。也就是说，输出信号OUT在控制信号OE为H逻辑时，输出端118的翻转逻辑，而在控制信号OE为L逻辑时，不管端118的状态经常输出H逻辑。
图3是表示第一实施方式的程序电路100动作的时序图。在本实施方式中，各控制信号均为表示H逻辑或者L逻辑的数字信号。各控制信号表示H逻辑时的该控制信号的电位与铁电存储装置500的驱动电压VCC的电位大致相同。而各控制信号表示L逻辑时的该控制信号的电位是接地电位，即0V。
图4是表示第一铁电电容器122以及第二铁电电容器124的磁滞特性的示意图。同图中，纵轴表示第一铁电电容器122及第二铁电电容器124的极化量，横轴表示第一铁电电容器122及第二铁电电容器124的电压。在该图中，当第一铁电电容器122及第二铁电电容器124一端的电位高于另一端的电位时，第一铁电电容器122及第二铁电电容器124的电压用正号表示。
另外，在本实施方式当中，在第一铁电电容器122中写入数据“0”，在第二铁电电容器124中写入数据“1”。即，第一铁电电容器122具有基于一般介质特性的电容C0，第二铁电电容器124具有作为基于一般介质特性的且大于电容C0的电容C1。并且，因为在初始状态中，第一铁电电容器122及第二铁电电容器124的电压为0V，所以它们的磁滞特性各自位于C点及A点。下面，参照图2至图4，对本实施方式的程序电路100的动作进行说明。
首先，在初始状态中，控制信号RE表示H逻辑。因此，传输选通器142及144导通，第一端116和第一铁电电容器122的一端，且第二端118和第二铁电电容器124的一端被电连接。换句话说，通过第一铁电电容器122向第一端116提供电容C0，其次，通过第二铁电电容器124向第二端118提供电容C1。
而且，在初始状态中，控制信号WE表示L逻辑。因此，传输选通器126及128为非导通，所以第一铁电电容器122的一端和第二铁电电容器124的另一端，且第一铁电电容器122的另一端和第二铁电电容器的一端被电切断。此外，由于控制信号OF表示H逻辑，所以n型MOS晶体管132及134导通，第一铁电电容器122的另一端以及第二铁电电容器124的另一端接地。
一旦开始向触发器110提供电源电压，提供给第一反相器112以及第二反相器114的电源电压逐渐上升。而且此时，由于第一反相器112以及第二反相器114的输入电位为0V，所以随着电源电压的上升，第一反相器112以及第二反相器114的输出电位也上升。即，第一端116及第二端118的电位上升。在此，所述的电源电压是使触发器110工作的电源的电压，例如驱动电压VCC。
此时，通过第一铁电电容器122向第一端116提供电容C0，通过第二铁电电容器124向第二端118提供大于电容C0的电容C1。即，为使第一端116及第二端118的电位上升，需要分别对电容C0及电容C1进行充电。在本实施方式中，由于向第二端118提供比第一端大的电容，所以，第一端116的电位比第二端118的电位更快上升。因此，第一端116的电位也比第二端118的电位更快到达第一反相器112及第二反相器114的阈值电压Vt。在此，所述的反相器的阈值电压Vt是指该反相器输出的逻辑值变化的电压。
当第一端116的电位到达阈值电压Vt时，第一反相器112的输出变为L逻辑。因此，当第一端116的电位到达阈值电压Vt时，第二端118的电位下降到0V。而一旦第二端118的电位下降到0V，第二反相器114的输出将变化为H逻辑。因此，如果第一端116的电位到达阈值电压Vt，第一端116的电位变成与电源电压大致相同的电位。因此，触发器110保存使第一端116的电位作为H逻辑，而使第二端118的逻辑值作为L逻辑的存储数据。通过上述动作，存储在存储部120中的存储数据被读取，该存储数据由触发器110保存。即，在本实施方式中，触发器110既具有作为向第一铁电电容器122的一端和第二铁电电容器124的一端之间提供电位差的电位差提供部的功能，又具有作为读取存储在第一铁电电容器122以及第二铁电电容器124中的存储数据的读取部的功能。
接着，控制部540(参照图1)使控制信号OE变化为H逻辑，从而导通传输选通器164。由此，NAND电路166输出表示触发器110保存的存储数据的输出信号OUT。即，输出部160由于第二端118的逻辑值为L逻辑，从而输出H逻辑作为表示该存储数据的逻辑值。此外，在本实施方式当中，由于使控制信号OE变化为H逻辑前的输出信号OUT的逻辑值也是H逻辑，所以输出信号OUT的逻辑值仍维持H逻辑。通过上述动作，保存在触发器110中的存储数据作为输出信号从输出部160输出。
优选的是在输出部160输出表示该存储数据的输出信号OUT期间，存储部120从触发器110电切断。在本实施方式中，由于控制部540使控制信号RE变为L逻辑，使传输选通器142及144为非导通，因而将存储部120和触发器110电切断。此外，控制部540通过使控制信号WE变化为H逻辑，将第一铁电电容器122的一端和第二铁电电容器124的另一端，且第一铁电电容器122的另一端和第二铁电电容器的一端电连接。在此，因第一铁电电容器122的另一端以及第二铁电电容器124的另一端接地，所以第一铁电电容器122以及第二铁电电容器124的电压大致为0V。
接着，进行使存储部120存储与保存在触发器110的存储数据相同的存储数据的重写入动作。重写入动作优选的是从输出部160开始输出信号OUT的输出，到结束向触发器110提供电源电压之间进行。
首先，控制部540通过使控制信号RE变化为H逻辑，将存储部120和触发器110电连接。即，第一铁电电容器122的一端与第一端116，且第二铁电电容器124的一端与第二端118电连接。在此，由于触发器110使第一端116的逻辑值为H逻辑，并使第二端118的逻辑值为L逻辑，从而保存存储数据，因而第一铁电电容器122的一端的电位变成VCC，而第二铁电电容器124的一端的电位变成0V。
而且，控制部540使控制信号OF变化为L逻辑，将控制信号WE维持在H逻辑。因此，第一铁电电容器122的一端和第二铁电电容器124的另一端，且第一铁电电容器122的另一端和第二铁电电容器124的一端各自变成大致相同的电位。即，由于第一铁电电容器122的一端以及第二铁电电容器的另一端的电位变成VCC，第一铁电电容器122的另一端以及第二铁电电容器124的一端变成0V，因而第一铁电电容器122的电压变成VCC，第二铁电电容器124的电压变成一VCC。
因此，参照图4，第一铁电电容器122的磁滞特性移至点D，第二铁电电容器124的磁滞特性移至点B。因此，在第一铁电电容器122中重写入数据“0”，而在第二铁电电容器124中重写入数据“1”。
接着，对使存储部120存储所希望的存储数据的写入动作进行说明。在以下的实施例中，对使存储部120存储与已存储在存储部120中的存储数据不同的存储数据的动作，即，将数据“1”写入第一铁电电容器122、将数据“0”写入第二铁电电容器124的动作进行说明。
首先，在存储部120和触发器110处于电连接的状态下，控制部540使控制信号IE变化为H逻辑，因而导通传输选通器154。并且，通过控制部540使控制信号IN的电位为0V，从而使第一端116的电位为0V。因此，由于第一反相器112的输出成为H逻辑，所以第二端118的电位变为VCC的同时，第二反相器114的输出变成L逻辑。
此时，因控制信号WE为H逻辑，所以第一铁电电容器122的一端和第二铁电电容器124的另一端，且第一铁电电容器122的另一端和第二铁电电容器124的一端各自的电位变成大致相同。即，由于第一铁电电容器122的一端以及第二铁电电容器124的另一端的电位变成0V，第一铁电电容器122的另一端及第二铁电电容器124的一端的电位变成VCC，因而第一铁电电容器122的电压变成-VCC，第二铁电电容器124的电压变成VCC。
因此，参照图4，第一铁电电容器122的磁滞特性移至点B，第二铁电电容器124的磁滞特性移至点D。因此，在第一铁电电容器122中新写入数据“1”，而在第二铁电电容器124中新写入数据“0”。
图5是表示程序电路100的第二实施方式的示意图。下面，围绕与第一实施方式不同的点，对第二实施方式的程序电路100进行说明。此外，对采用与第一实施方式相同标记的部分，具有与第一第二实施方式的程序电路100除第一实施方式的构成以外，还包括短路部170。短路部170使第一端116和第二端118短路。即，短路部170使第一端116的电位与第二端118的电位成为大致相同的电位。
在本实施方式中，短路部170包括n型MOS晶体管。具体而言，该n型MOS晶体管的源极或者漏极中的一方电连接于第一端116，而另一方则电连接于第二端118。并且，该n型MOS晶体管基于提供给栅极的控制信号EQ的电位，控制是否使第一端116和第二端118短路。
图6是表示第二实施方式的程序电路100的动作的时序图。参照图5及图6，对本实施方式的程序电路100的动作进行说明。此外，由于本实施方式的程序电路100主要与第一实施方式的读取动作不同，因而围绕读取动作，对本实施方式的程序电路100的动作进行说明。
首先，在初始状态中，控制信号RE表示L逻辑。因此，触发器110从存储部120电切断。而且，控制部540在对触发器110提供电源电压之前或之后，使控制信号EQ变化为H逻辑，从而使第一端116和第二端118短路。在第一端116和第二端118处于短路状态时，如果对触发器110提供电源电压，则第一反相器112以及第二反相器114的输出电位均在0V到VCC之间。在本实施方式中，由于第一反相器112以及第二反相器114具有大致相同的结构，因而第一反相器112以及第二反相器114的输出电位变成大约VCC的一半的电位。
并且，在初始状态中，控制信号WE表示L逻辑。因此，由于传输选通器126及128为非导通，所以第一铁电电容器122的一端和第二铁电电容器124的另一端，以及第一铁电电容器122的另一端和第二铁电电容器的一端被电切断。此外，由于控制信号OF表示H逻辑，所以n型MOS晶体管132及134导通，第一铁电电容器122的另一端以及第二铁电电容器124的另一端接地。
接着，控制部540使控制信号RE变化为H逻辑。因此，第一铁电电容器122以及第二铁电电容器124的一端分别与第一端116以及第二端118电连接，所以通过第一铁电电容器122向第一端116提供电容C0、通过第二铁电电容器124向第二端118提供大于电容C0的电容C1。
而且，控制部540使控制信号EQ变化为L逻辑。优选控制部540在触发器110的动作稳定后，使控制信号EQ变化为L逻辑。另外，最好是控制部540根据触发器110和存储部120电连接的时间，使控制信号EQ的逻辑值发生变化。而且，更好是控制部540大致与该时间同时使控制信号EQ变化为H逻辑。当控制信号EQ变化为L逻辑时，构成短路部170的n型MOS晶体管为非导通，因而将第一端116和第二端118电切断。
因此，当控制信号RE变化为H逻辑时，由于第二端118的电位也比第一端116的电位下降得更大，所以第二反相器114的输出变为H逻辑的同时，第一反相器112的输出变为L逻辑。由此，触发器110保存使第一端116的电位为H逻辑，而使第二端118的逻辑值为L逻辑的存储数据。通过以上的动作，存储在存储部120中的存储数据被读取，该存储数据被保存在触发器110上。
图7是表示程序电路100的第三实施方式构成的示意图。以下，围绕与第一实施方式以及第二实施方式不同的点，对第三实施方式的程序电路100进行说明。此外，对于采用与第一实施方式以及/或第二实施方式相同标记的部分，与该实施方式具有相同的功能。
第三实施方式的程序电路100主要是触发器110的构成与其他实施方式不同。在本实施方式中，构成触发器110的第一反相器112以及第二反相器114为时钟控制反相器。而且，控制部540向触发器110提供控制信号FFE，该控制信号FFE为控制第一反相器112以及第二反相器114的动作的信号。此外，程序电路100进一步包括第七反相器111，该第七反相器作为输入接收控制信号FFE，将该控制信号翻转得到的翻转信号提供给第一反相器112以及第二反相器114。
在本实施方式中，第一反相器112以及第二反相器114在控制信号FFE的逻辑值为H逻辑时，将作为输入接收的信号翻转后输出，在控制信号FFE的逻辑值为L逻辑时，输出变为高阻抗。即，在本实施方式中，根据本实施方式的构成可实现以下功能，即第一反相器112及第二反相器114在控制信号FFE的逻辑值为H逻辑时工作。
图8是表示第三实施方式的程序电路100动作的时序图。参照图7以及图8，对本实施方式的程序电路100的动作进行说明。此外，由于本实施方式的程序电路100主要是读取动作与第一实施方式至第二实施方式不同，因而围绕读取动作，对本实施方式的程序电路100的动作进行说明。
首先，控制信号540使表示L逻辑的控制信号RE变化为H逻辑。因此，第一铁电电容器122以及第二铁电电容器124的一端分别与第一端116以及第二端118电连接，所以通过第一铁电电容器122向第一端116提供电容C0、通过第二铁电电容器124向第二端118提供大于电容C0的电容C1。
此外，控制部540使控制信号FFE从L逻辑变化为H逻辑。优选控制部540在控制信号RE变化为H逻辑后，使控制信号FFE从L逻辑变化为H逻辑。此时，控制部540也可以与使控制信号RE的逻辑值变化的时间同步，使控制信号FFE从L逻辑变化为H逻辑。
而且，优选控制部540在提供给触发器110的电源电压上升到VCC后，使控制信号FFE变化为H逻辑。由于控制信号FFE变化为H逻辑时，控制信号FFE变化为H逻辑前的第一端116以及第二端118的电位为0V，因而第一反相器112以及第二反相器114两者均输出H逻辑。
在此，由于在第二端118上提供比第一端116更大的电容C1，因而第一端116，即第一反相器112的输入的电位比第二端118，即第二反相器114的输入的电位更快上升。也就是说，第一反相器112的输入的电位比第二反相器114的输入的电位更快到达阈值电压Vt。因此，当控制信号FFE变化为H逻辑时，第二反相器114的输出变为H逻辑，同时第一反相器112的输出变为L逻辑。由此，触发器110保存使第一端116的电位为H逻辑，而使第二端118的逻辑值为L逻辑的存储数据。通过以上的动作，存储在存储部120中的存储数据被读取，并将该存储数据保存在触发器110上。
图9是作为包括本发明半导体装置的电子设备一例的个人计算机1000的构成立体图。在图9中，个人计算机1000由显示面板1002、具有键盘1004的主体部1006构成。作为该个人计算机1000的主体部1006的存储介质，尤其是作为非易失性存储器，利用了包括本发明存储电路的半导体装置。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，本发明可以根据用途进行适当的组合、更改或变化。凡在本发明的构思和原则之内，所作的任何修改、等同替换、改进等，均包含在本发明的权利要求范围之内。
符号说明100程序电路 110触发器112第一反相器 114第二反相器116第一端 118第二端120存储部 122第一铁电电容器124第二铁电电容器 126阳极线130放电部 140结合部
150写入部160输出部170短路部500铁电存储装置510存储单元阵列 520列译码器530行译码器 550余单元阵列540控制部
权利要求
1.一种存储电路，其特征在于包括第一铁电电容器，具有一端及另一端；第二铁电电容器，具有一端及另一端；第一连接部，用于电连接所述第一铁电电容器的所述一端以及所述第二铁电电容器的所述另一端；第二连接部，用于电连接所述第一铁电电容器的所述另一端以及所述第二铁电电容器的所述一端；以及电位差提供部，用于使所述第一铁电电容器的所述一端和所述第二铁电电容器的所述一端之间产生规定的电位差。
2.根据权利要求1所述的存储电路，其特征在于所述电位差提供部包括具有第一端及第二端的触发器，其通过所述触发器在所述第一端和所述第二端之间设定所述规定的电位差，使所述第一铁电电容器的所述一端和所述第二铁电电容器的所述一端之间产生所述规定的电位差。
3.根据权利要求1或2所述的存储电路，其特征在于所述第一连接部包括第一开关，设置在所述第一铁电电容器的所述一端和所述第二铁电电容器的所述另一端之间；所述第二连接部包括第二开关，设置在所述第一铁电电容器的所述另一端和所述第二铁电电容器的所述一端之间。
4.根据权利要求3所述的存储电路，其特征在于所述电位差提供部通过使所述第一铁电电容器的所述一端和所述第二铁电电容器的所述一端之间产生规定的电位差，而将数据写入所述第一铁电电容器以及所述第二铁电电容器之中；所述存储电路进一步包括读取部，根据所述第一铁电电容器以及所述第二铁电电容器的电容值，读取已写入所述第一铁电电容器以及所述第二铁电电容器中的数据；控制部，当所述电位差提供部将所述数据写入所述第一铁电电容器以及所述第二铁电电容器中时，将所述第一开关以及所述第二开关控制为导通，当所述读取部读取已写入所述第一铁电电容器以及所述第二铁电电容器中的所述数据时，将所述第一开关以及所述第二开关控制为非导通。
5.根据权利要求1至4中任一项所述的存储电路，其特征在于还包括放电部，用于放电，以使所述第一铁电电容器的所述另一端以及所述第二铁电电容器的所述另一端的电位大致相同。
6.一种半导体装置，其特征在于包括权利要求1至5中任一项所述的存储电路。
7.一种电子设备，其特征在于包括权利要求6所述的半导体装置。
全文摘要
本发明提供一种主要在程序电路等使用的存储电路，可以简单、稳定地读取存储数据。所述存储电路包括具有一端及另一端的第一铁电电容器和第二铁电电容器、电连接于第一铁电电容器的一端以及第二铁电电容器的另一端的第一连接部、电连接于第一铁电电容器的另一端以及第二铁电电容器的一端的第二连接部、使第一铁电电容器的一端和第二铁电电容器的一端之间产生规定的电位差的电位差提供部。优选电位差提供部包括具有第一端以及第二端的触发器。
文档编号G11C14/00GK1637934SQ200410103648
公开日2005年7月13日 申请日期2004年12月29日 优先权日2004年1月6日
发明者小出泰纪 申请人:精工爱普生株式会社