专利名称：侦测资料错误码的方法
技术领域：
本发明涉及一种侦测资料错误码的方法，特别是涉及一种侦测资料中是否仅有一资料位元错误的侦测资料错误码的方法。
背景技术：
在现今资讯发达的时代，以往携带资料(即数据，以下均称为资料)都是使用磁盘片来拷贝读取资料，但是磁盘片储存资料有限，当欲携带大笔资料时，就必须携带整个硬盘或者将资料烧录于光碟片中，如此在携带大容量资料时是相当不便。由于近年来计算机科技快速发展，为了解决上述问题，计算机业者利用记忆体，例如快闪记忆体(Flash Memory)，发展出多种容量规格的记忆卡与随身碟等储存装置，而搭配使用于笔记型计算机、个人数位助理(Personal Digital Assistant，PDA)、移动电话与数码相机等携带式电子产品，可将欲携带的MP3、图片、重要简报档案资料通通都储存起来，其快速存取、携带轻巧，既方便又实用，使得当今不论是在学校上课所需、商场应用或是出差洽公，不需再像以前必须携带硬盘或磁盘片去应付各种场合，将以往种种的不方便都抛之一空。
现今携带式电子产品主机，例如读卡机、笔记型计算机、个人数位助理、移动电话与数码相机等，为了避免和储存装置传输资料过程中，因为受到杂讯干扰而发生资料错误，影响资料正确性，是会设有错误检查电路，以在传输资料至储存装置时，会产生一组错误修正码(Error CorrectionCode，ECC)，错误修正码将会连同资料传输储存至储存装置，当其他主机读取储存装置所储存资料时，亦会将错误修正码读出并依据读出的资料产生另一组错误修正码；之后，主机会比较两组错误修正码，以得知所读取的资料中是否有资料位元错误，如两组错误修正码相同即代表所读取的资料正确。详细动作将在下段进行具体说明。
主机在比较两组错误修正码时，将产生一组错误修正比较码，主机可从错误修正比较码得知所读取的资料是否正确，如读取的资料中有错误时，亦可得知为哪种类型错误，并立即反应至状态位元(Status bit)，以供判别该错误资料是否可修复。当错误修正比较码的每一位元的值皆为0时，即代表两组错误修正码相同，主机所读取的资料正确而无误，当错误修正比较码有一位元之值为1时，即代表主机所读取的资料中有一资料位元错误，此种错误型态称为程式错误码(Code Error)，此种错误型态的资料可修复。
下述是以一组具有4位元的简单错误修正比较码的例子作为说明，其程式错误码型态有(0001)、(0010)、(0100)、(1000)四种，假设起初一主机连同资料存入于储存装置的错误修正码为(0101)，之后另一主机从储存装置读出资料和错误修正码(0101)，其依据所读出的资料产生另一组错误修正码为(0001)，主机将比较两错误修正码得到错误修正比较码(0100)，如此即代表主机所读出的资料中有一资料位元错误，可进行修复。
当今可读取储存装置的主机，大都使用样本(Pattern)比对法，以侦测错误修正比较码是否为程式错误码，所谓样本比对法是先产生资料样本再与欲分析的错误修正比较码进行比对，举例来说，如欲比对4位元的错误修正比较码，得知是否为程式错误码，即必须先产生所有程式错误码型态(0001)、(0010)、(0100)、(1000)，欲分析的错误修正比较码再一一和所有程式错误码型态进行比较，即可获知错误修正比较码是否为程式错误码。采用样本比对法虽然简单直接，但随着比对资料的位元数增加，主机必须所产生的资料样本数亦会相对提高，且主机所设置的比对电路亦会增加，进而提高比对电路的复杂度与使用电子元件数量，此外比对时间亦会变长，用于比对N位元的错误修正比较码的比对电路，即必须有N个比较器与N-1个或闸(OR Gate)。
由此可见，上述现有的侦测资料错误码的方法在方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决侦测资料错误码的方法存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般侦测方法又没有适切的方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的侦测资料错误码的方法，便成了当前业界极需改进的目标。
有鉴于上述现有的侦测资料错误码的方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的侦测资料错误码的方法，能够改进一般现有的侦测资料错误码的方法，使其更具有实用性。经过不断的研究、设计，并经反复试作及改进后，终于创设出确具实用价值的本发明。
因此，本发明即针对上述现有技术存在的问题而提出一种新的侦测资料错误码的方法，其可降低设置于主机的电路板的侦测元件数量，降低占用主机板的面积，且可有效率而快速侦测所读取的资料中是否仅有一资料位元错误，也就是可以快速判断程式错误码，以解决上述问题。
发明内容
本发明的主要目的在于，克服现有的侦测资料错误码的方法所存在的缺陷，而提供一种新的侦测资料错误码的方法，所要解决的技术问题是使其藉由相加错误修正比较码的每一位元的值，以取得一相加值，判断相加值是否有进位与总和是否等于1，即可快速侦测错误修正比较码是否为程式错误码，当相加值没有进位且总和等于1，即代表错误修正比较码为程式错误码，如此可以降低侦测时间，提高侦测效率。
本发明的另一目的在于，提供一种侦测资料错误码的方法，所要解决的技术问题是使其使用简易的逻辑电路，相加错误修正比较码的每一位元的值，以取得一相加值，并判断相加值是否有进位与总和是否等于1，即可得知错误修正比较码是否为程式错误码，如此可以降低设置于主机用于侦测程式错误码的电路的复杂度与所占用的面积，而可以降低制作成本。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种侦测资料错误码的方法，其包括以下步骤读取一储存装置的一资料与对应该资料的一第一错误修正码(Error CorrectionCode)；产生对应所读取的该资料的一第二错误修正码(Error CorrectionCode)；比较该第一错误修正码与该第二错误修正码，产生一错误修正比较码，该错误修正比较码具有复数位元；相加该错误修正比较码的每一位元的值，取得一相加值；以及判断该相加值是否进位，当该相加值无进位时，判断该相加值的总和是否等于1。
本发明的目的及解决其技术问题还采用以下技术措施来进一步实现。
前述的侦测资料错误码的方法，其中在该相加值无进位时，判断该相加值的总和是否等于1的步骤，当该相加值的总和等于1，则该资料仅有一资料位元错误，为程式错误码(code error)。
前述的侦测资料错误码的方法，其中在该相加值无进位时，判断该相加值的总和是否等于1的步骤，当该相加值的总和不等于1，则该资料无资料位元错误。
前述的侦测资料错误码的方法，其中在相加该错误修正比较码的每一位元的值，取得一相加值的步骤中，其是使用复数加法器，相加该错误修正比较码的每一位元的值，以取得该相加值。
前述的侦测资料错误码的方法，其中所述的储存装置为一快闪记忆体。
前述的侦测资料错误码的方法，其中所述的快闪记忆体可为一记忆卡。
又，本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种侦测资料错误码的方法，其包括以下步骤读取一资料，产生对应该资料的一错误修正比较码，该错误修正比较码具有复数位元；相加该错误修正比较码的每一位元的值，取得一相加值；以及判断该相加值是否进位，当该相加值无进位时，判断该相加值的总和是否等于1；其中，当该相加值的总和等于1，则该资料仅有一资料位元错误，为程式错误码(code error)。
本发明的目的及解决其技术问题还采用以下技术措施来进一步实现。
前述的侦测资料错误码的方法，其中在该相加值无进位时，判断该相加值的总和是否等于1的步骤，当该相加值的总和不等于1，则该资料无资料位元错误。
前述的侦测资料错误码的方法，其中在相加该错误修正比较码的每一位元的值，取得一相加值的步骤中，其是使用复数加法器，相加该错误修正比较码的每一位元的值，以取得该相加值。
前述的侦测资料错误码的方法，其中在读取一资料，产生对应该资料的一错误修正比较码的步骤，是读取一储存装置所储存的该资料。
前述的侦测资料错误码的方法，其中所述的储存装置是为一快闪记忆体。
再者，本发明的目的及解决其技术问题再采用以下技术方案来实现。依据本发明提出的一种侦测资料错误码的方法，其包括以下步骤读取一资料，产生对应该资料的一错误修正比较码，该错误修正比较码具有复数位元；相加该错误修正比较码的每一位元的值，取得一相加值；以及判断该相加值是否进位，当该相加值无进位时，判断该相加值的总和是否等于1。
本发明的目的及解决其技术问题还采用以下技术措施来进一步实现。
前述的侦测资料错误码的方法，其中在该相加值无进位时，判断该相加值的总和是否等于1的步骤，当该相加值的总和等于1，则该资料仅有一资料位元错误，为程式错误码(code error)。
前述的侦测资料错误码的方法，其中在该相加值无进位时，判断该相加值的总和是否等于1的步骤，当该相加值的总和不等于1，则该资料无资料位元错误。
前述的侦测资料错误码的方法，其中在相加该错误修正比较码的每一位元的值，取得一相加值的步骤中，其是使用复数加法器，相加该错误修正比较码的每一位元的值，以取得该相加值。
前述的侦测资料错误码的方法，其中在读取一资料，产生对应该资料的一错误修正比较码的步骤，是读取一储存装置所储存的该资料。
前述的侦测资料错误码的方法，其中所述的储存装置是为一快闪记忆体。
此外，本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种侦测资料错误码的方法，该资料具有一包含复数位元的错误修正比较码，该等位元分别具有一位元值，该方法包括以下步骤相加每一位元值以取得一相加值；以及判断该相加值是否进位，当该相加值无进位时，判断该相加值的总和是否等于1。
本发明的目的及解决其技术问题还采用以下技术措施来进一步实现。
前述的侦测资料错误码的方法，其中在该相加值无进位时，判断该相加值的总和是否等于1的步骤，当该相加值的总和不等于1，则该资料无资料位元错误。
前述的侦测资料错误码的方法，其中在该相加值无进位时，判断该相加值的总和是否等于1的步骤，当该相加值的总和等于1，则该资料仅有一资料位元错误，为程式错误码(code error)。
本发明与现有技术相比具有明显的优点和有益效果。由以上的技术方案可知，本发明的主要技术内容如下本发明提供了一种侦测资料错误码的方法，其应用于可读取一储存装置的资料的一主机，供主机在读取储存装置的资料时，可简易侦测获知所读取的资料中是否仅有一资料位元错误，为程式错误码(Code Error)，本发明的侦测方法是读取资料，产生对应资料的一错误修正比较码，该错误修正比较码具有复数位元；接着，相加错误修正比较码的每一位元的值，取得一相加值；之后，判断相加值是否有进位，当相加值没有进位时，判断相加值的总和是否等于1，当相加值没有进位且总和等于1时，即代表主机所读取的资料仅有一资料位元错误为程式错误码。
借由以上技术方案，本发明侦测资料错误码的方法至少具有下列优点1、本发明是藉由相加错误修正比较码的每一位元的值，以取得一相加值，判断相加值是否有进位与总和是否等于1，即可快速侦测错误修正比较码是否为程式错误码，当相加值没有进位且总和等于1，即代表错误修正比较码为程式错误码，如此可以降低侦测时间，提高侦测效率，从而更加适于实用。
2、本发明是使用简易的逻辑电路，相加错误修正比较码的每一位元的值，以取得一相加值，并判断相加值是否有进位与总和是否等于1，即可得知错误修正比较码是否为程式错误码，如此可以降低设置于主机用于侦测程式错误码的电路的复杂度与所占用的面积，而可以降低制作成本，从而更加适于实用，且具有产业上的利用价值。
由上述可知，使用本发明的侦测方法所设计的侦测电路，只需藉由简易的逻辑电路，即可以快速的侦测错误修正比较码是否为程式错误码，得知主机所读取的资料中是否有资料位元错误且仅有一资料位元错误，以可即时反应于状态位元，供主机得知，以进行修复，非常适于实用。
综上所述，本发明特殊的侦测资料错误码的方法，是应用于读取储存装置所储存的资料时，可简易快速侦测出所读取的资料是否有错误，且仅有一资料位元错误，该侦测方法主要是在读取资料后，对应所读取的资料产生错误修正比较码；之后，相加错误修正比较码的每一位元的值，以取得相加值；接着，判断相加值是否有进位，当判断没有进位时，则进一步判断相加值的总和是否等于1，如判断相加值没有进位且总合等于1时，即表示错误修正比较码为程式错误码，代表读取的资料内有资料位元错误，但仅有一资料位元错误。本发明是侦测所读取的资料是否有程式错误码，即资料中是否仅有一资料位元错误。藉由本发明的侦测方法，可快速侦测程式错误码，减少设置侦测元件的数量，即可以降低侦测元件所占用的面积。其具有上述诸多的优点及实用价值，并在同类方法中未见有类似的设计公开发表或使用而确属创新，其不论在方法上或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的侦测资料错误码的方法具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
图1A是本发明写入资料至储存装置的流程图。
图1B是本发明侦测从储存装置所读取的资料的流程图。
图2是本发明较佳实施例的逻辑电路图。
图3是本发明另一较佳实施例的逻辑电路图。
11反闸 13反闸15反或闸17反及闸21或闸 23及闸25反或闸31反或闸33互斥反或闸35互斥或闸具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的侦测资料错误码的方法其具体实施方式
、方法、步骤、特征及其功效，详细说明如后。
本发明藉由相加错误修正比较码的每一位元的值，以取得一相加值，且判断相加值是否有进位与相加值的总和是否等于1，即可得知从储存装置所读取的资料中是否仅有一资料位元错误。
请参阅图1A所示，是本发明写入资料至储存装置的流程图。本发明较佳实施例的侦测资料错误码的方法，如图中步骤S1所示，当主机产生一资料欲写入至储存装置时，将进行骤S2，依据该资料产生对应的一第一错误修正码(Error Correction Code，ECC)；之后，即如步骤S3所示，储存资料与第一错误修正码至储存装置。之后，当另一主机读取储存装置所储存的资料时，将如图1B的步骤S11所示，亦会读取对应资料的第一错误修正码；接着，主机如步骤S12所示，依据所读取的资料，产生对应的一第二错误修正码；然后，如步骤S13所示，比较第一错误修正码与第二错误修正码，产生一错误修正比较码，其是具有复数位元。
本发明主要是藉由程式错误码的特性，其特性为程式错误码的所有位元之值仅有一位元的值为1，其余位元之值皆为0，故将程式错误码的每一位元之值进行相加，所取得的一相加值，并不会有进位且相加值的总和会等于1，故藉由此判断原则可容易得知错误修正比较码是否为程式错误码，确知主机读取的资料是否仅有一资料位元错误或者为复数资料位元错误。
由上述说明可知，当主机在进行完步骤S13后，欲侦测所读取的资料中是否仅有一资料位元错误时，主机将如步骤S14所示，相加错误修正比较码的每一位元的值，以取得一相加值，例如错误修正比较码为(0001)，即依序把0、0、0、1相加以取得相加值。依据二进制加法计算0+0+0+1，此例的相加值是没有进位，且总合位元等于1。如错误修正比较码为(1001)时，依据二进制加法计算1+0+0+1所取得的相加值会有进位，且总合位元等于0。接着，如步骤S15所示，判断相加值是否有进位，如判断有进位，即如步骤S16所示，表示主机所读取的资料中是具有复数资料位元错误，如上述的错误修正比较码为(1001)的例子，当判断相加值没有进位时，则进一步执行步骤S17，判断相加值的总合是否等于1，如判断总和不等于1，即如步骤S18所示，表示所读取的资料中，没有资料位元错误，而如判断总和等于1，即如步骤S19所示，代表所读取的资料中是仅有一资料位元有误，而为程式错误码。
请参阅图2与表一所示，图2是本发明较佳实施例的逻辑电路图，表一是图2本发明较佳实施例的逻辑电路图的真值表。
表一
本实施例为侦测具有4位元的错误修正比较码的例子。如图所示，该错误修正比较码，包括有一第一位元
、一第二位元[1]、一第三位元[2]与一第四位元[3]，错误修正比较码的第一位元
与第二位元[1]之值各为两反闸(Not Gate)11、13的输入值，第一位元
、第二位元[1]之值分别经反闸11、13反相后，输出至一反或闸(NOR Gate)15的两输入端，反或闸15的输出值C1即为第一位元
与第二位元[1]之值所相加的进位值(0为无进位，1为有进位)，反闸11、13与反或闸15的组合即为一及闸(ANDGate)。
错误修正比较码的第三位元[2]与第四位元[3]之值为一或闸(OR Gate)21与一及闸23的输入值，及闸23的输出值C2即为第三位元[2]与第三位元[3]之值所相加的进位值(0为无进位，1为有进位)，反或闸15的输出值C1与及闸23的输出值C2皆输出至一反或闸31的输入端，反或闸31的输出值则用以表示错误修正比较码是否为程式错误码(1为是，0为否)。当错误修正比较码的第一位元
与第二位元[1]之值在相加时有进位，也就是反或闸15的输出值C1为1时，或者错误修正比较码的第三位元[2]与第四位元[3]之值在相加时有进位，也就是及闸23的输出值C2为1时，反或闸31的输出值Y为0，表示错误修正比较码不为程式错误码。
此外，除了侦测错误修正比较码每一位元之值在相加时是否有进位之外，还必须再对相加的总和是否等于1进行侦测。第一位元
与第二位元[1]之值所相加的总和是为一反及闸(NAND Gate)17的输出值S1，反及闸17的输入值为第一位元
与第二位元[1]之值经反闸11、13反相后的输出值，反闸11、13与反及闸17的组合即为一或闸，如此当第一位元
与第二位元[1]之值皆为1，相加所得的总和S1为1，但是依照正确的二进制加法计算1+1时，所得的总和S1应为0，而进位值也就是反或闸15的输出值C1为1，由上述可知当第一位元
与第二位元[1]之值皆为1，相加所得的总和S1将不等于正确值0，但是因为相加值有进位即C1为1，所以反或闸31的输出值Y为0，表示侦测错误修正比较码的结果是不为程式错误码。如真值表所示，当第一位元
与第二位元[1]之值皆为1时，C1等于1，Y等于0，所以当第一位元
与第二位元[1]皆为1，在相加时所得的总和S1的正确性，并不影响侦测错误修正比较码的结果。
第三位元[2]与第四位元[3]之值所相加的总和是为或闸21的输出值S2，如上述得知，当第三位元[2]与第四位元[3]之值皆为1相加时，虽然或闸21的输出值S2为1，而不等于二进制加法所得的正确值0，但是表示是否有进位的及闸23的输出值C2将为1，表示第三位元[2]与第四位元[3]之值皆为1相加时是有进位，如此反或闸31的输出值Y将为0，代表侦测错误修正比较码的结果是不为程式错误码，故第三位元[2]与第四位元[3]皆为1于相加时的总和的正确性，不会影响侦测错误修正比较码的结果。如真值表所示，当第三位元[2]与第四位元[3]之值皆为1，C2等于1，Y等于0。
总和S1与S2输出至一互斥反或闸(EXCLUSIVE NOR Gate)33的输入端，互斥反或闸33的输出值S3是输出至反或闸31，如此当总和S1与S2为不同值时，即表示总和S1与S2仅有一值为1时，互斥反或闸33的输出值S3是为0，如真值表所示，S1＝1、S2＝0或者S1＝0、S2＝1时，S3是等于0，此时表示是否有进位的C1与C2亦为0时，反或闸31的3个输入值C1、S3、C2即皆为0，经反或闸31反相后的输出值Y将为1，如此即代表错误修正比较码为程式错误码，可立即反应于状态位元，以供主机获知所读入的资料，仅有一资料位元错误，可进行修复。此例如真值表所示，当S3＝0、C1＝0、C2＝0时，Y＝0，代表错误修正比较码为程式错误码。
请参阅图3与表二，图3是本发明另一较佳实施例的逻辑电路图，表二是图3本发明另一较佳实施例的逻辑电路图的真值表。
表二
本实施例不同于上一实施例在于错误修正比较码的第三位元[2]与第四位元[3]之值是输入至一反或闸25的两输入端，反或闸25的输出值S1是为第三位元[2]与第四位元[3]相加的总和，而反及闸17的输出值S1与反或闸25的输出值S2是输出至一互斥或闸35的输入端，互斥或闸35的输出值S3是输出至反或闸31。如真值表所示，互斥或闸35的输出值S3输出值，是同于上一实施例的互斥反或闸33的输出值。
此实施例运用反或闸25相加第三位元[2]与第四位元[3]之值，所得的总和是会与二进制加法所得的正确值相反，除了第三位元[2]与第四位元[3]之值皆为1的情形，如真值表中所示，当第三位元[2]＝0、第四位元[3]＝0时，反或闸25的输出值S2是等于1，而相反于二进制加法所得的正确值0，又当第三位元[2]＝0、第四位元[3]＝1或者三位元[2]＝1、第四位元[3]＝0时，反或闸25的输出值S2是等于0，而相反于二进制加法所得的正确值1。
但是，因为反及闸17的输出值S1与反或闸25的输出值S2是输出至互斥或闸35的输入端，由于互斥或闸35的逻辑特性相反于上一实施例的互斥反或闸33的逻辑特性，即当总和S1与S2为同值时，互斥或闸35的输出值S 3是为0。因为，S2的值与正确值相反，所以当总和S1与S2为同值时，互斥或闸35的输出值S3是为0，实质上是表示S1与S2为不同值时，输出值S3是为0，故如本实施例的真值表所示，本实施例的互斥或闸35的输出值S3同于上一实施例的互斥反或闸33的输出值。如真值表所示，当传输至反或闸31的3个输入值C1、S3、C2皆为0时，反或闸31的输出值Y为1，即表示错误修正比较码的第一位元
至第四位元[3]在相加时，并没有进位且总合等于1，所以代表错误修正比较码为程式错误码。
由上述的两实施例可知，使用本发明的侦测方法所设计的侦测电路，只需藉由简易的逻辑电路，即可以快速的侦测错误修正比较码是否为程式错误码，得知主机所读取的资料中是否有资料位元错误且仅有一资料位元错误，以可即时反应于状态位元，供主机得知，以进行修复。
综上所述，本发明侦测资料错误码的方法，是应用于读取储存装置所储存的资料时，可简易快速侦测出所读取的资料是否有错误，且仅有一资料位元错误，该侦测方法主要是在读取资料后，对应所读取的资料产生错误修正比较码；之后，相加错误修正比较码的每一位元的值，以取得相加值；接着，判断相加值是否有进位，当判断没有进位时，则进一步判断相加值的总和是否等于1，如判断相加值没有进位且总合等于1时，即表示错误修正比较码为程式错误码，代表读取的资料内有资料位元错误，但仅有一资料位元错误，藉由本发明的侦测方法，可以外速侦测资料错误码，运用本发明的方法可以减少设置侦测元件的数量，降低所占用的面积。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所述的形状、构造、特征及精神所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1.一种侦测资料错误码的方法，其特征在于其包括以下步骤读取一储存装置的一资料与对应该资料的一第一错误修正码(ErrorCorrection Code)；产生对应所读取的该资料的一第二错误修正码(Error CorrectionCode)；比较该第一错误修正码与该第二错误修正码，产生一错误修正比较码，该错误修正比较码具有复数位元；相加该错误修正比较码的每一位元的值，取得一相加值；以及判断该相加值是否进位，当该相加值无进位时，判断该相加值的总和是否等于1。
2.根据权利要求1所述的侦测资料错误码的方法，其特征在于其中在该相加值无进位时，判断该相加值的总和是否等于1的步骤，当该相加值的总和等于1，则该资料仅有一资料位元错误，为程式错误码(code error)。
3.根据权利要求1所述的侦测资料错误码的方法，其特征在于其中在该相加值无进位时，判断该相加值的总和是否等于1的步骤，当该相加值的总和不等于1，则该资料无资料位元错误。
4.根据权利要求1所述的侦测资料错误码的方法，其特征在于其中在相加该错误修正比较码的每一位元的值，取得一相加值的步骤中，其是使用复数加法器，相加该错误修正比较码的每一位元的值，以取得该相加值。
5.根据权利要求1所述的侦测资料错误码的方法，其特征在于其中所述的储存装置为一快闪记忆体。
6.根据权利要求5所述的侦测资料错误码的方法，其特征在于其中所述的快闪记忆体可为一记忆卡。
7.一种侦测资料错误码的方法，其特征在于其包括以下步骤读取一资料，产生对应该资料的一错误修正比较码，该错误修正比较码具有复数位元；相加该错误修正比较码的每一位元的值，取得一相加值；以及判断该相加值是否进位，当该相加值无进位时，判断该相加值的总和是否等于1；其中，当该相加值的总和等于1，则该资料仅有一资料位元错误，为程式错误码(code error)。
8.根据权利要求7所述的侦测资料错误码的方法，其特征在于其中在该相加值无进位时，判断该相加值的总和是否等于1的步骤，当该相加值的总和不等于1，则该资料无资料位元错误。
9.根据权利要求7所述的侦测资料错误码的方法，其特征在于其中在相加该错误修正比较码的每一位元的值，取得一相加值的步骤中，其是使用复数加法器，相加该错误修正比较码的每一位元的值，以取得该相加值。
10.根据权利要求7所述的侦测资料错误码的方法，其特征在于其中在读取一资料，产生对应该资料的一错误修正比较码的步骤，是读取一储存装置所储存的该资料。
11.根据权利要求10所述的侦测资料错误码的方法，其特征在于其中所述的储存装置是为一快闪记忆体。
12.一种侦测资料错误码的方法，其特征在于其包括以下步骤读取一资料，产生对应该资料的一错误修正比较码，该错误修正比较码具有复数位元；相加该错误修正比较码的每一位元的值，取得一相加值；以及判断该相加值是否进位，当该相加值无进位时，判断该相加值的总和是否等于1。
13.根据权利要求12所述的侦测资料错误码的方法，其特征在于其中在该相加值无进位时，判断该相加值的总和是否等于1的步骤，当该相加值的总和等于1，则该资料仅有一资料位元错误，为程式错误码(codeerror)。
14.根据权利要求12所述的侦测资料错误码的方法，其特征在于其中在该相加值无进位时，判断该相加值的总和是否等于1的步骤，当该相加值的总和不等于1，则该资料无资料位元错误。
15.根据权利要求12所述的侦测资料错误码的方法，其特征在于其中在相加该错误修正比较码的每一位元的值，取得一相加值的步骤中，其是使用复数加法器，相加该错误修正比较码的每一位元的值，以取得该相加值。
16.根据权利要求12所述的侦测资料错误码的方法，其特征在于其中在读取一资料，产生对应该资料的一错误修正比较码的步骤，是读取一储存装置所储存的该资料。
17.根据权利要求16所述的侦测资料错误码的方法，其特征在于其中所述的储存装置是为一快闪记忆体。
18.一种侦测资料错误码的方法，该资料具有一包含复数位元的错误修正比较码，该等位元分别具有一位元值，其特征在于该方法包括以下步骤相加每一位元值以取得一相加值；以及判断该相加值是否进位，当该相加值无进位时，判断该相加值的总和是否等于1。
19.根据权利要求18所述的侦测资料错误码的方法，其特征在于其中在该相加值无进位时，判断该相加值的总和是否等于1的步骤，当该相加值的总和不等于1，则该资料无资料位元错误。
20.根据权利要求18所述的侦测资料错误码的方法，其特征在于其中在该相加值无进位时，判断该相加值的总和是否等于1的步骤，当该相加值的总和等于1，则该资料仅有一资料位元错误，为程式错误码(code error)。
全文摘要
本发明是有关于一种侦测资料错误码的方法，其是侦测所读取的资料是否有程式错误码(Code Error)，即资料中是否仅有一资料位元错误，该侦测方法首先是读取资料，产生对应资料的一错误修正比较码；接着，相加错误修正比较码的每一位元的值，取得一相加值；之后，判断相加值是否有进位，当相加值无进位时，则进一步判断相加值的总和是否等于1，当相加值有进位，且总和等于1时，即代表所读取的资料仅有一资料位元错误。藉由本发明的侦测方法，可以快速侦测程式错误码，减少设置侦测元件的数量，即可以降低侦测元件所占用的面积。
文档编号G11C29/00GK1779648SQ200510108090
公开日2006年5月31日 申请日期2005年9月29日 优先权日2005年9月29日
发明者施东和, 郭东智 申请人:威盛电子股份有限公司