专利名称：具有电阻性尖端的半导体探针及其制造方法
技术领域：
本发明涉及一种具有电阻性尖端的半导体探针及其制造方法，更具体地讲，本发明涉及一种具有暴露电阻性尖端的电阻性区域的金属屏蔽的半导体探针以及一种制造该半导体探针的方法。
背景技术：
由于小型产品比如移动通讯终端、袖珍PC已经变得更流行，所以对高度集成的非易失性微记录介质的需求增长。将现有的硬盘小型化或者将闪存高度集成并不容易。因此，已经研究了采用扫描探针的信息存储装置作为替换物。
探针应用在各种扫描探针显微镜(SPM)技术中。例如，探针用于扫描隧道显微镜(STM)、原子力显微镜(AFM)、磁力显微镜(MFM)、扫描近场光学显微镜(SNOM)和静电力显微镜(EFM)，STM检测当在探针和样品之间施加电压时产生的电流以再现信息，AFM利用探针和样品之间的原子力，MFM利用由样品产生的磁场和磁化探针之间的交互力，SNOM克服了由可见光的波长引起的分辨率的局限性，EFM利用在样品和探针之间的静电力。
为了采用这样的SPM技术以高速度和高密度来记录和再现信息，必须检测直径为数十纳米的小区域中的表面电荷。此外，悬臂必须为阵列的形式，以提高记录和再现的速度。
图1是在国际专利公开第WO 03/096409号中公开的半导体探针的电阻性尖端和存储介质的示意性剖面图。半导体探针垂直地形成在悬臂上，从悬臂突出。可制造半导体探针的阵列，每个半导体探针的制造方式可为具有几十纳米的直径。
参照图1，半导体探针的尖端50包括本体58，掺杂有第一杂质；电阻性区域56，形成在尖端50的顶部，轻掺杂有第二杂质；第一半导体电极区域52和第二半导体电极区域54，形成在尖端50的斜侧面上，其间有电阻性区域56，且重掺杂有第二杂质。这里，如果第一杂质为p型杂质，则第二杂质为n型杂质，而如果第一杂质为n型杂质，则第二杂质为p型杂质。
记录介质53的表面电荷57的数量影响电场的强度。电场强度的变化引起电阻性区域56的电阻的改变。可由电阻性区域的电阻的变化来检测表面电荷57的极性和密度。
虽然电阻性尖端50的耗尽区域68没有延伸到第一半导体电极区域52和第二半导体电极区域54，但是由于作为非导体的耗尽区域68而导致电阻性区域56的体积减小。结果，电阻性区域56的电阻改变，从而可检测表面电荷57的极性和密度。
然而，在传统的具有电阻性尖端50的半导体探针中，形成在电阻性尖端50的斜侧面上的半导体电极区域52和54受到表面电荷57的影响，从而降低了电阻性区域56的空间分辨率。
发明内容
本发明提供了一种具有优良的空间分辨率的电阻性尖端的半导体探针。
本发明提供了一种制造具有优良的空间分辨率的电阻性尖端的半导体探针的方法。
根据本发明的一个方面，提供了一种半导体探针，包括掺杂有第一杂质的电阻性尖端、电阻性尖端位于其端部上的悬臂、覆盖电阻性区域的介电层以及位于介电层上并具有形成在与电阻性区域对应的位置处的开口的金属屏蔽，所述电阻性尖端包括电阻性区域，形成在电阻性尖端的顶部，轻掺杂有第二杂质，第二杂质与第一杂质的极性相反；第一半导体电极区域和第二半导体电极区域，形成在电阻性尖端的斜侧面上，重掺杂有第二杂质。
介电层可由从以下物质组成的组中选择的一种来制成SiO2、Si3N4、ONO、Al2O3、类钻碳(DLC)、TiO2、HfO2、ZrO2和NiO。
金属屏蔽可由从以下物质组成的组中选择的一种来制成Al、Au、Ti、Cr、Pt、Cu、Ni、ITO、Ru、Ir、IO2、Ag、W和WC。
将金属屏蔽沉积为10nm至200nm的厚度。
根据本发明的另一方面，提供了一种半导体探针，该半导体探针包括掺杂有第一杂质电阻性尖端、电阻性尖端位于其端部上的悬臂、位于悬臂上且覆盖电阻性区域的介电层以及位于介电层上且具有形成在与电阻性区域对应的位置处的开口的金属屏蔽，所述电阻性尖端包括电阻性区域，形成在电阻性尖端的顶部，轻掺杂有第二杂质，第二杂质与第一杂质的极性相反；第一半导体电极区域和第二半导体电极区域，形成在电阻性尖端的斜侧面上，重掺杂有第二杂质，其中，介电层由从以下物质组成的组中选择的一种来制成SiO2、Si3N4、ONO、Al2O3、DLC、TiO2、HfO2、ZrO2和NiO，将金属屏蔽沉积为10nm至200nm的厚度，并且金属屏蔽由从以下物质组成的组中选择的一种来制成Al、Au、Ti、Cr、Pt、Cu、Ni、ITO、Ru、Ir、IO2、Ag、W和WC。
根据本发明的又一方面，提供了一种制造半导体探针的方法，该方法包括(1)在衬底的顶表面上形成掺杂有第一杂质的电阻性尖端，该电阻性尖端包括电阻性区域，形成在电阻性尖端的顶部，轻掺杂有第二杂质，第二杂质与第一杂质的极性相反；第一半导体电极区域和第二半导体电极区域，形成在电阻性尖端的斜侧面上，重掺杂有第二杂质；(2)在衬底上形成介电层，所述介电层的形成方式为可以到达电阻性尖端的端部；(3)在介电层上形成金属屏蔽，金属屏蔽具有开口，该开口对应于电阻性尖端的电阻性区域；(4)通过蚀刻衬底的底表面来形成悬臂，悬臂的形成方式为所述电阻性尖端可位于所述悬臂的端部。
步骤(2)可包括在电阻性尖端上将介电层形成为预定的厚度；通过化学机械抛光(CMP)将介电层平面化，从而使电阻性尖端的端部与介电层具有基本相同的高度。
步骤(1)可包括在衬底的顶表面上形成掺杂有第一杂质的带状掩模层，通过将衬底的没有被掩模层覆盖的部分掺杂第二杂质来形成第一半导体电极区域和第二半导体电极区域，第二杂质与第一杂质的极性相反；通过将衬底退火来减小第一半导体电极区域和第二半导体电极区域之间的间隙，沿着第一半导体电极区域和第二半导体电极区域的外表面形成轻掺杂有第二杂质的电阻性区域；通过将掩模层图案化为预定的形状并蚀刻衬底的没有被图案化的掩模层覆盖的顶表面来形成电阻性尖端。
通过参照附图对本发明的示例性实施例进行详细的描述，本发明的上述和其他特点和优点将变得更加明显，其中
图1是在国际专利公开第WO 03/096409号中公开的半导体探针的电阻性尖端和存储介质的示意性剖面图；图2是根据本发明的实施例的半导体探针的电阻性尖端的示意性剖面图；图3是图2的半导体探针的电阻性尖端的端部的放大的剖面图；图4是根据本发明的另一实施例的半导体探针的电阻性尖端的示意性剖面图；图5A至图5J是示出根据本发明实施例的制造图4的半导体探针的方法的顺序步骤的透视图；图6是示出将图4的具有金属屏蔽的电阻式探针的分辨率与不具有金属屏蔽的电阻式探针的分辨率比较的仿真中使用的探针的剖面图；图7是示出当使用图6的探针时根据表面电荷的漏电流的变化的曲线图。
具体实施例方式
将参照附图更充分地描述本发明，附图中示出了本发明的实施例。为了清晰起见，在图中夸大了层和区域的厚度。
图2是根据本发明的实施例的半导体探针的电阻性尖端的示意性剖面图。
参照图2，半导体探针的电阻性尖端150垂直地形成在悬臂170上，其形成方式为从悬臂170的一端突出。电阻性尖端150包括本体158，掺杂有第一杂质；电阻性区域156，形成在电阻性尖端150的顶部，轻掺杂有第二杂质；第一半导体电极区域152和第二半导体电极区域154，形成在电阻性尖端150的斜侧面上，其间有电阻性区域156，且重掺杂有第二杂质。这里，当第一杂质为p型杂质时，第二杂质为n型杂质，而当第一杂质为n型杂质时，第二杂质为p型杂质。介电层160和金属屏蔽162顺序地形成在第一半导体电极区域152和第二半导体区域154上。介电层160可由从以下物质组成的组中选择的一种来制成SiO2、Si3N4、氧化物-氮化物-氧化物(oxide-nitride-oxide，ONO)、Al2O3、类钻碳(DLC)、TiO2、HfO2、ZrO2和NiO。
金属屏蔽162可由从以下物质组成的组中选择的一种来制成Al、Au、Ti、Cr、Pt、Cu、Ni、ITO、Ru、Ir、IO2、Ag、W和WC。
介电层160和金属屏蔽162的形成方式为暴露电阻性区域156。金属屏蔽162防止记录介质53(见图1)的表面电荷57(见图1)的电场影响除了电阻性区域156之外的部分即第一半导体电极区域152和第二半导体电极区域154。因此，由表面电荷57产生的电场影响电阻性区域156的电阻，从而可由电阻的变化精确地检测表面电荷的极性和密度。
图3是图2的半导体探针的电阻性尖端150的端部的放大的剖面图。
虽然电阻性尖端150的耗尽区域168没有延伸到第一半导体电极区域152和第二半导体电极区域154，但是由于作为非导体的耗尽区域168而导致电阻性区域156的体积减小。结果，电阻性区域156的电阻改变，从而可检测表面电荷157的极性和密度。由于负的表面电荷157产生的电场，所以形成在电阻性区域156外的耗尽区域168逐渐向着第一半导体电极区域152和第二半导体电极区域154扩展。
同时，金属屏蔽162防止电场影响形成在电阻性区域156两侧的第一半导体电极区域152和第二半导体电极区域154，从而提高电阻性尖端150的分辨率。然而，由于电阻性尖端150的高度(大约1μm或者更小)而导致难以使用高分辨率的平版印刷工艺来制作图2和图3中示出的金属屏蔽162。
图4是根据本发明的另一实施例的半导体探针的电阻性尖端的示意性剖面图。
参照图4，半导体探针的电阻性尖端250垂直地形成在悬臂270上，其形成方式为从悬臂270的一端突出。电阻性尖端250包括本体258，掺杂有第一杂质；电阻性区域256，形成在电阻性尖端250的顶部，并轻掺杂有第二杂质；第一半导体电极区域252和第二半导体电极区域254，形成在电阻性尖端250的斜侧面上，并重掺杂有第二杂质。介电层260形成在悬臂270的预定的部分上，其形成方式为覆盖电阻性区域256。优选地，介电层260覆盖电阻性区域256的端部。
金属屏蔽262形成在介电层260上，其形成方式为具有开口263，通过该开口263暴露电阻性区域256。
介电层260可由从以下物质组成的组中选择的一种来制成SiO2、Si3N4、ONO、Al2O3、DLC、TiO2、HfO2、ZrO2和NiO。
金属屏蔽262可由从以下物质组成的组中选择的一种来制成Al、Au、Ti、Cr、Pt、Cu、Ni、ITO、Ru、Ir、IO2、Ag、W和WC。
开口263的直径可为大约100nm或者更小，而分辨率可根据直径决定。金属屏蔽262的厚度范围可从10nm至200nm。
由于图4中示出的根据本实施例的半导体探针的操作与图2和图3中示出的实施例的半导体探针的操作基本相同，所以将不给出对其详细的描述。
由于图4中示出的根据本实施例的半导体探针的金属屏蔽262在介电层260上形成为扁平状，所以比图2和图3中示出的实施例的半导体探针更容易制造。即，即使通过半导体制造技术领域中公知的普通的照相平版印刷术，也可形成具有上述直径的开口263。此外，当半导体探针通过接触存储有表面电荷的存储介质来读取数据时，由于半导体探针是具有平面的金属屏蔽262的电阻性探针，所以可减少施加到存储介质的压力。
图5A至图5J是示出根据本发明实施例的制造图4的半导体探针的方法的顺序步骤的透视图。
首先，参照图5A，掩模层333比如氧化硅层或氮化硅层形成在硅衬底331或掺杂有第一杂质的绝缘体上硅(SOI)衬底的表面上，光阻剂335涂覆在掩模层333的顶表面上，随后带状的掩模338设置在光阻剂335的上方。
接着，得到的结构被曝光、显影并蚀刻为形成图案。参照图5B，通过照相平版印刷蚀刻工艺将带状掩模层333a形成在衬底331上，衬底331的没有被掩模层333a覆盖的部分重掺杂有第二杂质，从而形成第一半导体电极区域332和第二半导体电极区域334。由于第一半导体电极区域332和第二半导体电极区域334的电阻率低，所以它们用作导体。
接着，通过退火工艺将第一半导体电极区域332和第二半导体电极区域334之间的宽度减小至小于掩模层333a的宽度。参照图5C，如果扩展重掺杂有第二杂质的第一半导体电极区域332和第二半导体电极区域334，则第二杂质扩散到与重掺杂的第一半导体电极区域332和第二半导体电极区域334邻近的部分，从而形成轻掺杂有第二杂质的电阻性区域336。在掩模层333a下方的电阻性区域336彼此接触而形成电阻性尖端的尖端形成部分。尖端形成部分可在热氧化工艺中形成，这将在以下进行解释。
接着，参照图5D，将光阻剂339涂覆在衬底331上以覆盖掩模层333a，随后将带状的光掩模340设置在光阻剂339的上方，垂直于掩模层333a。参照图5E，得到的结构被曝光、显影并蚀刻形成光阻剂层339a，光阻剂层339a具有与光掩模340相同的形状。
接着，参照图5F，将没有被光阻剂层339a覆盖的掩模层333a干蚀刻，从而形成长方形的掩模层333b。
接着，参照图5G，去除光阻剂层339a。参照图5H，利用长方形掩模层333b作为掩模，将衬底331干蚀刻或者湿蚀刻，从而第一半导体电极区域332和第二半导体电极区域334设置在电阻性尖端330的斜侧面上，电阻性区域336与电阻性尖端330的顶部对准。
接着，去除掩模层333b，将衬底331在氧气气氛中加热，从而在衬底331的顶表面上形成预定厚度的氧化硅层(未示出)。将氧化层移去以使电阻性区域336的端部变尖。由于热氧化工艺，电阻性区域336可彼此接触，同时电阻性尖端330可变尖。
参照图5I，介电层360位于衬底331上，从而覆盖电阻性尖端330。介电层360可由从以下物质组成的组中选择的一种来制成SiO2、Si3N4、ONO、Al2O3、DLC、TiO2、HfO2、ZrO2和NiO。通过化学机械抛光(CMP)将电阻性尖端330的端部上的介电层360平面化。从包括Al、Au、Ti、Cr、Pt、Cu、Ni、ITO、Ru、Ir、IO2、Ag、W和WC的组中选择的一种材料沉积在介电层360上，从而形成金属屏蔽362。将金属屏蔽362沉积为大约10nm至200nm的厚度。通过形成图案将金属屏蔽362的与电阻性区域336对应的部分去除，从而形成具有预定直径(例如，几十纳米)的开口363。
接着，参照图5J，蚀刻衬底331的底表面，以使得电阻性尖端330可设置在悬臂370的一端。第一半导体电极区域332和第二半导体电极区域334连接到通过衬底331上的绝缘层382绝缘的电极垫片384，从而完成了半导体探针。用于地电压的电极垫片394形成在金属屏蔽362上。
在制造根据本实施例的半导体探针的方法中，在制作电阻性尖端330之前，执行用于形成第一半导体电极区域332和第二半导体电极区域334的离子注入工艺。因此，可执行精细的照相平版印刷蚀刻工艺，并可通过热扩散来容易地形成电阻性区域336。此外，在制作电阻性尖端330之后，将介电层360和金属屏蔽362沉积在衬底331上并通过形成图案来形成开口363，从而可容易地实现金属屏蔽362。
图6是将根据图4示出的实施例的具有金属屏蔽的电阻性探针的分辨率与不具有金属屏蔽的探针的分辨率比较的仿真中使用的探针的剖面图。图7是示出当使用图6的探针时根据表面电荷的漏电流的变化的曲线图。
参照图6，源电极432和漏电极434形成在电阻性尖端430的两侧上，金属屏蔽460形成在覆盖电阻性尖端430的介电层460上，该金属屏蔽460具有开口463以暴露电阻性尖端430的电阻性区域436。金属屏蔽460的开口436的直径为100nm，具有悬浮电压(floating voltage)的金属与金属屏蔽460距离15nm。悬浮电压从+1V到-1V变化，通过在标记了箭头A的方向上移动悬浮电压来计算探针430的漏电流。在测量后，没有金属屏蔽的电阻性尖端在两相反电荷(正和负)之间的转换宽度(transition width)为112nm，然而具有金属屏蔽的电阻性尖端在相对的电荷(正和负)之间具有非常尖锐的23nm的转换宽度。从测量结果可以看出，由于金属屏蔽而使得电阻性尖端的分辨率提高。
根据本发明的具有电阻性尖端的半导体探针，电阻性尖端由介电层保护，电阻性尖端与存储介质的表面接触的表面宽，从而减小了半导体探针施加到存储介质的压力。此外，由于金属屏蔽而使得半导体探针的分辨率提高。
根据制造本发明的具有电阻性尖端的半导体探针的方法，位于平面上的金属屏蔽易于制造。
此外，当根据本发明的半导体探针应用到采用了扫描探针显微镜技术的大容量超小信息存储装置时，可检测到小区域内存在的电荷以再现信息，可在小区域内形成电荷以记录信息。
虽然已经具体地示出了本发明并参照本发明的示例性实施例对本发明进行了描述，但是本领域的普通技术人员应该理解，在不脱离由权利要求限定的本发明的精神和范围的情况下，可对本发明中的形式和细节做各种改变。
权利要求
1.一种半导体探针，包括电阻性尖端，掺杂有第一杂质，所述电阻性尖端包括电阻性区域，形成在所述电阻性尖端的顶部，轻掺杂有第二杂质，所述第二杂质与所述第一杂质的极性相反；第一半导体区域和第二半导体区域，形成在所述电阻性尖端的斜侧面上，重掺杂有所述第二杂质；悬臂，所述电阻性尖端位于所述悬臂的端部上；介电层，覆盖所述电阻性区域；金属屏蔽，位于所述介电层上，并具有形成在与所述电阻性区域对应的位置处的开口。
2.如权利要求1所述的半导体探针，其中，所述介电层由从以下物质组成的组中选择的一种来制成SiO2、Si3N4、ONO、Al2O3、DLC、TiO2、HfO2、ZrO2和NiO。
3.如权利要求1所述的半导体探针，其中，所述金属屏蔽由从以下物质组成的组中选择的一种来制成Al、Au、Ti、Cr、Pt、Cu、Ni、ITO、Ru、Ir、IO2、Ag、W和WC。
4.如权利要求3所述的半导体探针，其中，将所述金属屏蔽沉积为10nm至200nm的厚度。
5.如权利要求1所述的半导体探针，其中，所述第一杂质为p型杂质，所述第二杂质为n型杂质。
6.如权利要求1所述的半导体探针，其中，所述第一杂质为n型杂质，所述第二杂质为p型杂质。
7.一种半导体探针，包括电阻性尖端，掺杂有第一杂质，所述电阻性尖端包括电阻性区域，形成在所述电阻性尖端的顶部，轻掺杂有第二杂质，所述第二杂质与所述第一杂质的极性相反；第一半导体电极区域和第二半导体电极区域，形成在所述电阻性尖端的斜侧面上，重掺杂有所述第二杂质；悬臂，所述电阻性尖端位于所述悬臂的端部上；介电层，位于所述悬臂上，覆盖所述电阻性区域；金属屏蔽，位于所述介电层上并具有位于与所述电阻性区域对应的位置处的开口，其中，所述介电层由从以下物质组成的组中选择的一种来制成SiO2、Si3N4、ONO、Al2O3、DLC、TiO2、HfO2、ZrO2和NiO，将所述金属屏蔽沉积为10nm至200nm的厚度，并且所述金属屏蔽由从以下物质组成的组中选择的一种来制成Al、Au、Ti、Cr、Pt、Cu、Ni、ITO、Ru、Ir、IO2、Ag、W和WC。
8.一种半导体探针，包括电阻性尖端，掺杂有第一杂质，所述电阻性尖端包括电阻性区域，形成在所述电阻性尖端的顶部，轻掺杂有第二杂质，所述第二杂质与所述第一杂质的极性相反；第一半导体电极区域和第二半导体电极区域，形成在所述电阻性尖端的斜侧面上，重掺杂有所述第二杂质；悬臂，所述电阻性尖端位于所述悬臂的端部上；介电层和金属屏蔽，顺序地堆叠在所述电阻性尖端的所述斜侧面上并暴露出所述电阻性尖端。
9.如权利要求8所述的半导体探针，其中，所述介电层由从以下物质组成的组中选择的一种来制成SiO2、Si3N4、ONO、Al2O3、DLC、TiO2、HfO2、ZrO2和NiO。
10.如权利要求8所述的半导体探针，其中，所述金属屏蔽由从以下物质组成的组中选择的一种来制成Al、Au、Ti、Cr、Pt、Cu、Ni、ITO、Ru、Ir、IO2、Ag、W和WC。
11.如权利要求8所述的半导体探针，其中，所述第一杂质为p型杂质，所述第二杂质为n型杂质。
12.如权利要求8所述的半导体探针，其中，所述第一杂质为n型杂质，所述第二杂质为p型杂质。
13.一种半导体探针，包括电阻性尖端，掺杂有第一杂质，所述电阻性尖端包括电阻性区域，形成在所述电阻性尖端的顶部，轻掺杂有第二杂质，所述第二杂质与所述第一杂质的极性相反；第一半导体电极区域和第二半导体电极区域，形成在所述电阻性尖端的斜侧面上，重掺杂有所述第二杂质；悬臂，所述电阻性尖端位于所述悬臂的端部上；介电层和金属屏蔽，顺序地堆叠在所述电阻性尖端的所述斜侧面上并暴露出所述电阻性尖端，其中，所述介电层由从以下物质组成的组中选择的一种来制成SiO2、Si3N4、ONO、Al2O3、DLC、TiO2、HfO2、ZrO2和NiO，所述金属屏蔽由从以下物质组成的组中选择的一种来制成Al、Au、Ti、Cr、Pt、Cu、Ni、ITO、Ru、Ir、IO2、Ag、W和WC。
14.一种制造半导体探针的方法，所述方法包括(1)在衬底的顶表面上形成掺杂有第一杂质的电阻性尖端，所述电阻性尖端包括电阻性区域，形成在所述电阻性尖端的顶部，轻掺杂有第二杂质，所述第二杂质与所述第一杂质的极性相反；第一电极区域和第二电极区域，形成在所述电阻性尖端的斜侧面上，重掺杂有所述第二杂质；(2)在所述衬底上形成介电层，所述介电层的形成方式为可以到达所述电阻性尖端的端部；(3)在所述介电层上形成金属屏蔽，所述金属屏蔽具有开口，所述开口对应于所述电阻性尖端的所述电阻性区域；(4)通过蚀刻所述衬底的底表面来形成悬臂，所述悬臂的形成方式为所述电阻性尖端可位于所述悬臂的端部。
15.如权利要求14所述的方法，其中，步骤(2)包括在所述电阻性尖端的上方将所述介电层形成为预定的厚度；通过化学机械抛光将所述介电层平面化，从而使所述电阻性尖端的端部与所述介电层具有基本相同的高度。
16.如权利要求14所述的方法，其中，所述介电层由从以下物质组成的组中选择的一种来制成SiO2、Si3N4、ONO、Al2O3、DLC、TiO2、HfO2、ZrO2和NiO。
17.如权利要求14所述的方法，其中，所述沉积的金属屏蔽由从以下物质组成的组中选择的一种来制成Al、Au、Ti、Cr、Pt、Cu、Ni、ITO、Ru、Ir、IO2、Ag、W和WC。
18.如权利要求17所述的方法，其中，将所述金属屏蔽沉积为10nm至200nm的厚度。
19.如权利要求14所述的方法，其中，所述步骤(1)包括在所述衬底的顶表面上形成掺杂有所述第一杂质的带状的掩模层，通过将所述衬底的没有被所述掩模层覆盖的部分掺杂所述第二杂质来形成所述第一电极区域和所述第二电极区域，所述第二杂质与所述第一杂质的极性相反；通过将所述衬底退火来减小所述第一半导体电极区域和所述第二半导体电极区域之间的间隙，沿着所述第一半导体电极区域和所述第二半导体电极区域的外表面形成轻掺杂有所述第二杂质的电阻性区域；通过将所述掩模层图案化为预定的形状并蚀刻所述衬底的没有被图案化的掩模层覆盖的顶表面来形成所述电阻性尖端。
20.如权利要求19所述的方法，其中，所述电阻性区域的形成步骤包括通过使所述电阻性区域从所述第一半导体电极区域和第二半导体电极区域扩散至达到彼此接触来形成尖端形成部分。
21.如权利要求19所述的方法，其中，所述电阻性尖端的形成步骤还包括形成与所述掩模层垂直的带状光阻剂并将所述掩模层蚀刻为长方形形状。
22.如权利要求19所述的方法，其中，所述电阻性尖端的形成步骤还包括去除所述图案化的掩模层；通过在氧气气氛下将所述衬底退火来在所述衬底的表面上形成预定厚度的氧化层；通过移去所述氧化层来使所述电阻性区域的所述端部变尖。
23.如权利要求20所述的方法，其中，所述氧化层的形成步骤包括通过使所述电阻性区域从所述第一半导体电极区域和第二半导体电极区域扩散至达到彼此接触来形成尖端形成部分。
24.如权利要求14所述的方法，其中，所述第一杂质为p型杂质，所述第二杂质为n型杂质。
25.如权利要求14所述的方法，其中，所述第一杂质为n型杂质，所述第二杂质为p型杂质。
26.一种制造半导体探针的方法，所述方法包括在衬底的顶表面上形成掺杂有第一杂质的电阻性尖端，所述电阻性尖端的形成方式为可包括电阻性区域以及第一半导体电极区域和第二半导体电极区域，所述电阻性区域形成在所述电阻性尖端的顶部并轻掺杂有第二杂质，所述第二杂质的极性与所述第一杂质的极性相反，所述第一电极区域和所述第二电极区域形成在所述电阻性尖端的斜侧面上并重掺杂有第二杂质；在所述衬底上形成介电层，所述介电层的形成方式为可达到所述电阻性尖端的端部；在所述介电层上形成金属屏蔽，所述金属屏蔽的形成方式是在所述金属屏蔽中可形成开口，所述开口位于与所述电阻性尖端的所述电阻性区域对应的位置；通过蚀刻所述衬底的底表面来形成悬臂，所述悬臂的形成方式为电阻性尖端可位于所述悬臂的端部的一端，其中，所述介电层由从以下物质组成的组中选择的一种来制成SiO2、Si3N4、ONO、Al2O3、DLC、TiO2、HfO2、ZrO2和NiO，将所述金属屏蔽沉积为10nm至200nm的厚度，并且所述金属屏蔽由从以下物质组成的组中选择的一种来制成Al、Au、Ti、Cr、Pt、Cu、Ni、ITO、Ru、Ir、IO2、Ag、W和WC。
全文摘要
本发明提供了一种具有电阻性尖端的半导体探针和制造该半导体探针的方法。掺杂有第一杂质的电阻性尖端包括电阻性区域，形成在电阻性尖端的顶部，轻掺杂有第二杂质，第二杂质与第一杂质的极性相反；第一半导体电极区域和第二半导体电极区域，形成在电阻性尖端的斜侧面上，重掺杂有第二杂质。半导体探针包括电阻性尖端；悬臂，电阻性尖端位于悬臂的端部上；介电层，位于悬臂上并覆盖电阻性区域；金属屏蔽，位于介电层上并具有形成在与电阻性区域对应的位置处的开口。因此，提高了半导体探针的空间分辨率。
文档编号G11B9/14GK1811944SQ20051013451
公开日2006年8月2日 申请日期2005年12月8日 优先权日2005年1月15日
发明者丁柱焕, 申炯澈, 高亨守, 洪承范 申请人:三星电子株式会社