专利名称：音频输入/输出控制装置和音频输入/输出控制方法
技术领域：
本发明涉及一种适合在例如广播站中使用的用于商业目的的磁带录像机的音频输入/输出控制装置和音频输入/输出控制方法。
背景技术：
用于商业目的的磁带录像机可满足将商业广告插入所记录的通常为一小时的节目中而制作并播放五十五分钟的节目或一小时零五分钟的节目的需求。
在这种情况下，就视频来说，这种磁带录像机在不给人留下不自然印象的前提下，通过使用帧剪辑处理或帧内插处理，执行从一小时节目制作五十五分钟节目或一小时零五分钟节目的变速再生处理(例如，参照日本专利申请公开出版物第2000-023105号)。
但是，在执行变速再生处理的情况下，对音频来说，由于不能保持连续性，磁带录像机无法执行数据剪辑处理或数据内插处理。因此，在与视频的变速再生速度一致地输出音频的情况下，音程会发生改变，从而给用户一种很不自然的印象。
为了克服这种缺陷，在磁带录像机中设置了所谓的节目播放功能。节目播放是一种当对节目的视频执行帧剪辑处理或帧内插处理时、不改变音程而维持音频连续性的调节功能。
发明内容
在这种结构的磁带录像机中，当运行节目播放功能时，为了维持音频的连续性，且不改变音程，需要大量信号处理。因此，与通常再生的情况相比，很难保证音频数据的质量。
因此，期望通过提供一种能够减少音频数据的信号处理量、并保证该音频数据质量的音频输入/输出控制装置和音频输入/输出控制方法来克服上述缺点。
根据本发明的一个实施例，计算从外部发送的音频数据写入存储器的写入速度和在恒定速度下将存储在存储器中的音频数据读出的读取速度之间的速度差，并且在根据该速度差强制改变读取地址后，将在改变前的读取地址所对应的音频数据的信号电平和改变后的读取地址所对应的音频数据的信号电平之间信号电平改变小的地址位置确定为改变后的读取地址。因此，由于处理只用根据速度差强制改变读取地址，因而能够显著减少信号处理量，并且还能在不改变音频数据本身的情况下减小读取地址改变前和读取地址改变后的信号电平的变化，从而能够保证音频数据的质量。
根据本发明的一个实施例，由于处理只用根据速度差强制改变读取地址，因而能够显著减少信号处理量，并且还能在不改变音频数据本身的情况下减小读取地址改变前和读取地址改变后的信号电平的变化，从而能够保证音频数据的质量。因此，能够实现减小音频数据的信号处理量、并保证音频信号质量的音频输入/输出控制装置和音频输入/输出控制方法。
下面，结合附图对本发明的优选实施例进行详细说明，本发明的性质、原理和实用性将更加明显，其中类似的部分以类似的参考数字或符号表示。
在附图中图1示出了环缓冲区(ring buffer)中的写入数据和读取数据的位置关系的示意图；图2示出了读取数据超越写入数据的示意图；图3示出了写入数据超越读取数据的示意图；图4示出了用于解释说明交叉衰减处理的示意图；图5A至5D示出了用于解释说明写入地址超越读取地址时的交叉衰减处理的示意图；图6A至6D示出了用于解释说明读取地址超越写入地址时的交叉衰减处理的示意图；图7示出了用于解释说明读取地址跳变处理的示意图；图8示出了用于解释说明使用零交叉点(zero cross)的读取地址跳变处理的示意图；图9示出了在写入速度快于读取速度的情况下延时量的变化的示意图；
图10示出了表示在读取速度快于写入速度的情况下延时量的变化的示意图；图11A和11B示出了表示读取地址的跳变定时的示意图；图12示出了表示音频数据的数据结构的示意图；图13示出了叠加了直流分量的音频数据波形的示意图；图14示出了音频输入/输出控制装置的电路结构的框图；图15示出了用于解释说明低电平检测处理的流程图；图16示出了用于解释说明零交叉点检测处理的流程图；图17示出了表示偏移检测器(offset detector)的结构的示意图；图18示出了在写入速度快于读取速度的情况下读取地址跳变处理的流程图；图19示出了在读取速度快于写入速度的情况下读取地址跳变处理的流程图；图20示出了在写入速度快于读取速度的情况下地址跳变图的示意图；以及图21示出了在读取速度快于写入速度的情况下地址跳变图的示意图。
具体实施例方式
下面，将参照附图进一步描述本发明。
(1)本发明的原理首先，将解释说明根据本发明一个实施例的音频输入/输出控制装置的原理，即，当对使用磁带录像机从录像磁带中读出的节目执行节目播放功能时，即使对视频进行采用帧剪辑处理、帧内插处理等的变速再生处理，该音频输入/输出控制装置也不会改变音频的音程。
如图1所示，在该音频输入/输出控制装置中，在将音频数据以48kHz的写入速度写入总计2048槽的环缓冲区10，并以48kHz的恒定读取速度从环缓冲区10中读出该音频数据的标准再生处理情况下，基于音频数据输出的音频的音程不会改变。
另一方面，在该音频输入/输出控制装置中，当执行磁带录像机的节目播放功能时，与视频的变速再生处理一致地将音频数据以48kHz±5％的写入速度写入环缓冲区10，并以48kHz的恒定读取速度从环缓冲区10中读出该音频数据。
在这个处理中，音频数据以48kHz的恒定读取速度读出，从而不会改变基于所读出的音频数据输出的音频的音程。
在读取音频数据过程中，由于音频数据的写入速度有±5％的波动，所以在写入定时和读取定时之间会产生间隔。因此，当写入数度为48kHz-5％时，读取数据超越写入数据，当写入速度为48kHz+5％时，写入数据超越读取数据。
如图2所示，当音频数据写入速度为48kHz-5％时，由于读取速度为恒定的48kHz，所以读取速度快于写入速度。因此，当读取数据D(p)前进一圈(2048槽)时，写入数据D(r)前进1945槽或1946槽(2048槽×0.95＝1945.6槽)，读取数据D(p)大约每二十圈(2048÷(2048-1945.6)＝20)赶上并超越写入数据D(r)。
另一方面，如图3所示，当音频数据写入速度为48kHz+5％时，由于读取速度为恒定的(48kHz)，所以写入速度快于读取速度。因此，当读取数据D(p)前进一圈(2048槽)时，写入数据D(r)前进2150槽或2151槽(2048槽×1.05＝2150.4槽)，写入数据D(r)大约每20圈(2048÷(2150.4-2048)＝20)赶上并超越读取数据D(p)。
这样，当读取数据D(p)超越写入数据D(r)时，或当写入数据D(r)超越读取数据D(p)时，无法保证读取数据D(p)的连续性，从而在输出的音频中产生噪声。
如图4所示，在音频输入/输出控制装置中，在写入数据D(r)超越读取数据D(p)时，除环缓冲区10之外，还准备了256步(step)或256槽的交叉衰减缓冲区。然后，通过将读取数据D(p)在被写入数据D(r)赶上前以256步复制到交叉衰减缓冲区，并且，当读取数据D(p)被写入数据D(r)赶上时，逐渐淡出所复制的读取数据D(p)，并淡入刚被写入之后的读取数据D(p)来执行所谓的交叉衰减处理。
即，参照图5A至5D，在写入地址超越读取地址的交叉衰减处理中，如图5A所示，在读取数据D(p)将要被写入数据D(r)赶上之前，音频输入/输出控制装置将该读取数据D(p)按256槽复制到交叉衰减缓冲区。
接下来，如图5B所示，音频输入/输出控制装置从通常电平逐渐淡出从交叉衰减缓冲区读取的读取数据D(p)的信号电平，并且从零电平逐渐淡入从环缓冲区10读取的读取数据D(p)的信号电平。
如图5C所示，当在环缓冲区10中写入数据D(r)超越读取数据D(p)时，在这个时间点之后，音频输入/输出控制装置用写入数据D(r)盖写环缓冲区10中还没有读出的读取数据D(p)(图5C中的阴影区)。
此时，即使环缓冲区10上的读取数据D(p)在被超越的时间点时不连续，但此时从环缓冲区10读出的读取数据D(p)的信号电平还很小，同时，从交叉衰减缓冲区读出的连续的读取数据D(p)的信号电平却很大。因此，即使音频输入/输出装置读出不连续的读取数据D(p)，收听音频的用户也不会感到不舒服。
然后，音频输入/输出控制装置通过逐渐淡出与到此时为止从环缓冲区10读取的读取数据D(p)连续的交叉衰减缓冲区中的读取数据D(p)，并将与到此时为止从环缓冲区10读取的读取数据D(p)不连续的、刚被写入的写入数据D(r)作为超前一圈的读取数据D(p)读出及逐渐淡入来继续执行交叉衰减处理，并将读取数据逐渐从交叉衰减缓冲区的读取数据D(p)转换至环缓冲区10中超前一圈的读取数据D(p)。
之后，如图5D所示，音频输入/输出控制装置结束交叉衰减处理，并将刚被写入数据D(r)盖写的写入数据D(r)作为读取数据D(p)，在通常的信号电平下读取。
在这种情况下，由于音频输入/输出控制装置能够通过交叉衰减处理，在写入数据D(r)超越读取数据D(p)时防止噪声的产生，所以即使剪掉(数据剪辑)一圈存储在环缓冲区10中的音频数据，用户也能在听觉上感到保持了音频数据的连续性。
此外，参照图6A至6D，在读取地址超越写入地址的交叉衰减处理中，如图6A所示，在写入数据D(r)马上要被读取数据D(p)赶上之前，音频输入/输出控制装置将该读取数据D(p)按256槽复制到交叉衰减缓冲区。
接下来，如图6B所示，音频输入/输出控制装置从通常电平逐渐淡出读取并输出刚被作为写入数据D(r)写入环缓冲区10之后的读取数据D(p)时的信号电平，并从零电平逐渐淡入第二次从交叉衰减缓冲区中读出并输出已经读出过一次的读取数据D(p)(图6B中的阴影区)时的信号电平。
在这种情况下，由于交叉衰减缓冲区上的读取数据D(p)落后一圈，所以即使读取数据D(p)与到此时为止从环缓冲区10读取的读取数据D(p)不连续，但此时从交叉衰减缓冲区读取的读取数据D(p)的信号电平还很小，并且与到此时为止从环缓冲区10读取的读取数据D(p)连续的、从环缓冲区10读取的读取数据D(p)的信号电平却足够大。所以，即使音频输入/输出装置读取不连续的读取数据D(p)，收听音频的用户也不会感觉不舒适。
随后，音频输入/输出设备通过逐渐淡出与到此时为止从环缓冲区10读取的读取数据D(p)连续的读取数据D(p)，并逐渐淡入与到此时为止从环缓冲区10读取的读取数据D(p)不连续的落后一圈的读取数据D(p)来继续执行交叉衰减处理，并将读取数据逐渐从环缓冲区10的读取数据D(p)转换成交叉衰减缓冲区中的落后一圈的读取数据D(p)。
此后，如图6C所示，在环缓冲区10中，读取数据D(p)超越写入数据D(r)，在这个时间点之后，音频输入/输出控制装置第二次读出环缓冲区10中已经读出过一次的读取数据D(p)(图6C中阴影区)。
此时，即使环缓冲区10上的读取数据D(p)在被超越点时不连续，但此时已经从环缓冲区10读取的读取数据D(p)的信号电平还很小，同时，从交叉衰减缓冲区读取的落后一圈的读取数据D(p)的信号电平却很大。因此，即使音频输入/输出装置读出不连续的读取数据D(p)，收听音频的用户也不会感觉不舒适。
在交叉衰减处理结束后，如图6D所示，音频输入/输出控制装置在通常的信号电平下从环缓冲区10读出即将第二次被读出的读取数据D(p)。
在这种情况下，由于音频输入/输出控制装置能够通过交叉衰减处理，在读取数据D(p)超越写入数据D(r)时防止噪声的产生，所以即使存储在环缓冲区10中的同一音频数据被重新读取，并执行数据内插，用户也能在听觉上感到保持了音频数据的连续性。
在这种情况下，由于读取数据D(p)超越写入数据D(r)，所以当256步的交叉衰减处理结束时，写入数据D(r)刚好位于读取数据D(p)之后，并且在写入数据D(r)绕环缓冲区10前进约二十圈的期间内，写入数据D(r)将不会被读取数据D(p)超越。
这样，在磁带录像机上，在写入数据D(r)被读取数据D(p)超越的情况下，或在读取数据D(p)被写入数据D(r)超越的情况下，执行交叉衰减处理。另一方面，由于使用十二个音轨进行音频数据的信号处理，所以相应于交叉衰减处理的信号处理量很大，效率不高。此外，在交叉衰减处理中，叠加了两种音频数据，从而降低了音频的质量。
因此，如图7所示，在由于写入速度和读取速度之间的速度差引起的写入数据D(r)超越读取数据D(p)的情况下，音频输入/输出控制装置通过将读取地址强制改变至写入地址之后的位置，执行读取地址跳变处理。
此时，在音频输入/输出控制装置中，读取地址被强制改变为写入地址之后的位置。在没有任何考虑地执行读取地址跳变处理的情况下，在地址改变前的读取地址处的音频数据和地址改变后的读取地址处的音频数据之间会产生很大的信号电平差。因此，无法保持音频数据的连续性，并可能产生噪声。
因此，在音频输入/输出控制装置中，在地址改变前的读取地址处的音频数据和地址改变后的读取地址处的音频数据之间，将音频数据的信号电平差小的位置设置为改变后的读取地址。
具体而言，如图8所示，当音频数据的信号电平位于信号电平与零电平交叉的零交叉点附近时，音频输入/输出控制装置使当前读取地址强制地址跳变至写入地址后的位置。
即，例如，当写入地址赶上读取地址时，音频输入/输出控制装置设置一个位置作为地址改变后的读取地址，该位置位于从地址改变前的当前读取地址开始前进大约环缓冲区10的一圈的写入地址的后面，并且该位置是音频数据的信号电平位于零交叉点附近的位置。
此时，音频输入/输出控制装置执行从刚好在零交叉点前的读取地址向刚好在零交叉点后的读取地址的地址跳变处理，由此能够保持地址跳变前的时间点和地址跳变后的时间点之间的音频数据的连续性，并且不会降低音频质量。
音频输入/输出控制装置不一定非得执行上述处理，也可以从刚好在零交叉点前的读取地址进行地址跳变到刚好在零交叉点前的读取地址，或者从刚好在零交叉点后的读取地址地址跳变至刚好在零交叉点后的读取地址，或者从刚好在零交叉点后的读取地址地址跳变至刚好在零交叉点前的读取地址。
如图9所示，由于音频输入/输出控制装置使用具有2048槽的环缓冲区10，所以在音频数据的写入速度快于读取速度的情况下，在写入数据超越读取数据的瞬间，延时变得最小，然后延时量逐渐增加。
此外，如图10所示，在音频输入/输出控制装置中，在音频数据的读取速度快于写入速度的情况下，在读取数据超越写入数据的瞬间，延时变得最小，然后延时量逐渐增加。
因此，音频输入/输出控制装置将读取地址设置为相对于音频数据的写入地址只距离环缓冲区10的一半的值(1024槽)的位置，并且期望将相当于环缓冲区10的半圈的1024槽的初始延时(21.3毫秒)作为写入数据D(r)的写入定时和读取数据D(p)的读取定时之间的延时量保留。
在写入速度快于读取速度的情况下，在读取数据被写入数据赶上之前，音频输入/输出控制装置使读取地址地址跳变至写入地址后的位置。此时，由于延时量变得最大，所以将延时控制在不会明显偏离1024槽的初始延时的恒定范围(例如，1024槽±100槽)内。
具体而言，如图11A所示，在写入速度快于读取速度的情况下，由于读取地址在将来某个时间会被写入地址赶上，所以音频输入/输出控制装置计算读取地址和写入地址之间的差值“k”，并在k＜1024的情况下，强制使读取地址进行地址跳变至向前较短距离(稍微向前)的位置。
因此，即使写入速度快于读取速度，由于能够将读取地址和写入地址之间的差值“k”在某种程度上保持恒定，所以音频输入/输出控制装置能够将延时值维持在不明显偏离1024槽的初始延时的恒定范围内。
另一方面，如图11B所示，在读取速度快于写入速度时，由于读取地址和写入地址之间的差值增大，并且写入地址在将来某个时间被读取地址赶上，所以，音频输入/输出控制装置计算读取地址和写入地址之间的差值“k”，并在k＞1024的情况下，强制使读取地址地址跳变至向后较短距离的位置。
因此，即使读取速度快于写入速度，由于能够将读取地址和写入地址之间的差值“k”在一定程度上保持恒定，所以音频输入/输出控制装置能够将延时量维持在不会显著偏离1024槽的初始延时的恒定范围内。
音频输入/输出控制装置使地址跳变前的读取地址和地址跳变后的读取地址，在音频数据的信号电平差小的零交叉点附近进行地址跳变。
如图12所示，以槽为单位写入环缓冲区10的音频数据由从最高有效位(MSB)至最低有效位(LSB)的数据表示的实际数据和写在该实际数据的前段的报头组成。
在音频数据的报头中，在存在应当基于音频数据是否在零交叉点附近而进行地址跳变的音频数据作为“跳变”的情况下，写入表示当前地址为跳变地址(将在后面详细描述)的标记信息，将识别通过使12个轨道中期望的轨道相互关联来构成一个组而得到的组的组ID记为“组ID2”、“组ID1”、“组ID0”，并将用于去除叠加在模拟数字转换后的音频数据上的直流分量的偏移量(offsetamount)记为“偏移”。
如图13所示，在直流分量叠加在音频数据上的情况下，直流分量使整个波形的信号电平提高，没有叠加直流分量的原始音频数据的零交叉点无法被检测出。
因此，音频输入/输出控制装置预先检测用于去除直流分量的偏移量，并将所检测出的偏移量写入音频数据的报头信息的“偏移”中。因此，对于叠加了直流分量的音频数据，音频输入/输出控制装置通过预先检测去除了直流分量的音频数据的虚拟(virtual)零交叉点，来检测没有叠加直流分量的原始音频数据的零交叉点。
在音频数据的报头中(图12)，在音频数据为-60dB或更低的低电平情况下，记入为“低电平”的信息，在音频数据刚好在零交叉点之前的情况下(图8)，标记信息被记做“zcFlag1”，在音频数据刚好在零交叉点之后的情况下(图8)，标记信息被记做“zcFlag0”。
因此，音频输入/输出控制装置通过参照每一个2048槽的音频数据的报头并确认“zcFlag1”或“zcFlag0”的标记信息，从而能够立刻判断音频数据的信号电平是刚好在零交叉点之前还是刚好在零交叉点之后。
在音频数据的报头中，对于叠加了直流分量的音频数据，当没有叠加直流分量的原始音频数据刚好在零交叉点之前时，标记信息被记作“偏移zcFlag1”，当没有叠加直流分量的原始音频数据刚好在零交叉点之后时，标记信息被记作“偏移zcFlag0”。
如图8所示，音频输入/输出控制装置以环缓冲区10的槽为单位监控音频数据的信号电平，结果，当音频数据的信号电平等于或低于零电平时，设置“1”作为符号位，当音频数据的信号电平超过零电平时，设置“0”作为符号位。
因此，由于在刚好零交叉点之前的时刻(用“W”表示)写入的音频数据的信号电平等于或低于零电平，所以音频输入/输出控制装置设置“1”为符号位，并且，由于在前1个时点(用“a”表示)的音频数据的信号电平也等于或低于零电平，所以音频输入/输出控制装置设置“1”为符号位，而由于相对于该刚好在零交叉点之前的时点落后1个时点(用“b”表示)的音频数据的信号电平超过零电平，所以音频输入/输出控制装置设置“0”为符号位。
类似地，由于在刚好零交叉点之后的时点(用“W”表示)写入的音频数据的信号电平超过零电平，所以音频输入/输出控制装置设置“0”为符号位，而由于在前1个时点(用“a”表示)的音频数据的信号电平等于或低于零电平，所以音频输入/输出控制装置设置“1”为符号位，并且，由于相对于该刚好在零交叉点之后的时点落后1个时点(用“b”表示)的音频数据的信号电平超过零电平，所以音频输入/输出控制装置设置“0”为符号位。
因此，音频输入/输出控制装置通过监控每个槽的符号位，从而能够判断符号位从“1”向“0”变化的定时为零交叉点，并且能够断定符号位表示“1”的槽为刚好在零交叉点前的音频数据，同时设置“1”作为标记信息“zcFlag1”，而且能够断定符号位表示“0”的槽为刚好在零交叉点之后的音频数据，同时设置“0”作为标记信息“zcFlag0”。
对于“偏移zcFlag1”和“偏移zcFlag0”的标记信息，与“zcFlag1”和“zcFlag0”类似，音频输入/输出控制装置基于符号位设置“1”或“0”。
(2)音频输入/输出控制装置的结构实际上，如图14所示，与2048槽结构的环缓冲区10一致，音频输入/输出控制装置1的低电平检测器2、零交叉点检测器3、及环缓冲区10与接收每2048个采样的音频数据D1。
为了使由中央处理器(CPU)构成的控制单元4确定零交叉点，低电平检测器2检测音频数据D1的信号电平为-60dB的低电平或者更低，并将检测结果输出至控制单元4。
实际上，如图15所示，低电平检测器2从流程RT1的起始步骤进入下一步骤SP1，并判断即将写入环缓冲区10的音频数据D1的信号电平是否为低电平。
在得到否定结果的情况下，低电平检测器2进入下一步SP2，设置“0”作为低电平标记，然后进入下一步SP4，结束处理。另一方面，在步骤SP1中得到肯定结果的情况下，低电平检测器2进入下一步SP3，设置“1”作为低电平标记，然后进入下一步SP4，结束处理。
零交叉点检测器3通过监控音频数据D1的信号电平来检测该音频数据的信号电平是否跨过“0”电平，并发送检测结果至控制单元4。
实际上，如图16所示，零交叉点检测器3从流程RT2的起始步骤进入下一步骤SP11，基于偏移检测器5的检测结果，判断音频数据D1上是否叠加了直流分量。
如图17所示，偏移检测器5通过将依次写入环缓冲区10的2048槽的音频数据D1的信号电平的总值除以2048来计算平均值，并检测该平均值作为直流分量的偏移量。
在步骤SP11中得到否定结果的情况下，由于音频数据D1上没有叠加直流分量，所以偏移检测器5不执行任何处理，进入下一步SP13。
另一方面，在步骤SP11中得到肯定结果的情况下，由于音频数据D1上叠加了直流分量，所以偏移检测器5在通过假设即将写入环缓冲区10的音频数据D1上没有叠加直流分量而得到的虚拟零交叉点的基础上进行判断，然后进入下一步SP13。
在步骤SP13中，如图8所示，偏移检测器5判断当前时点(用“W”表示)之后的下一个时点(用“b”表示)的音频数据D1的符号位是否为“0”，并在得到否定结果的情况下，进入下一步SP16，而在得到肯定结果的情况下，进入下一步SP14。
在步骤SP14中，偏移检测器5判断在当前时点(用“W”表示)的音频数据D 1的符号位是否为“1”，并在得到表示作为“Wb”的数组的符号位为“00”，即不存在零交叉点的否定结果的情况下，进入下一步SP16。
另一方面，在步骤SP14中得到肯定结果的情况下，表示作为“Wb”的数组的符号位为“10”，即存在零交叉点，这时，偏移检测器5进入下一步SP15，并设置“1”作为刚好在零交叉点前的“zcFlag1”的标记信息，然后进入步骤SP19，结束处理。
在步骤SP16中，偏移检测器5判断在当前时点(用“W”表示)之前的先前时点(用“a”表示)的音频数据D1的符号位是否为“1”，在得到否定结果的情况下，进入步骤SP19，结束处理，在得到肯定结果的情况下，进入步骤SP17。
在步骤SP17中，偏移检测器5判断在当前时点(用“W”表示)的音频数据D1的符号位是否为“0”，在得到表示作为“aW”的数组的符号位为“11”，即没有零交叉点的否定结果的情况下，进入下一步SP19，结束处理。
另一方面，在步骤SP17中得到肯定结果的情况下，表示作为“aW”的数组的符号位为“10”，即具有零交叉点，这时，偏移检测器5进入步骤SP18，设置“1”作为刚好在零交叉点之后的“zcFlag0”的标记信息，然后进入步骤SP19，结束处理。
如上所述，环缓冲区10具有2048个槽，根据由写入地址发生器6提供的写入地址，在环缓冲区10的每个槽上以48kHz±5％的写入速度写入所输入的音频数据D1，并且，根据由读取地址发生器7提供的读取地址，以48kHz的恒定读取速度读出即将输出的音频数据D1。
此时，写入地址发生器6和读取地址发生器7将写入地址和读取地址发送至写入速度检测器8，同时也发送至控制单元4。
写入速度检测器8通过计算读取地址和写入地址的差值“k”检测写入速度和读取速度之间的速度差，并将差值“k”发送至控制单元4。
控制单元4通过基于读取地址、写入地址、和读取地址与写入地址的差值“k”，判断地址改变前的当前时点的读取地址应该地址跳变至何处，来确定作为地址跳变目的地的地址改变后的读取地址，并在环缓冲区10中指明该地址改变后的读取地址。
(3)地址跳变处理过程接下来，将解释说明音频输入/输出控制装置1的控制单元4使读取地址根据针对环缓冲区10的写入速度和读取速度之间的速度差进行地址跳变的地址跳变处理过程。将分写入速度快于读取速度的情况和读取速度快于写入速度的情况说明该处理过程。
(3-1)写入速度快于读取速度时的读取地址跳变处理过程将使用图18所示的流程图，解释说明音频输入/输出控制装置1的控制单元4按照作为应用程序的地址跳变处理程序，执行用于在执行磁带录像机的节目播放功能时，根据视频的变速再生处理，在音频数据的写入速度快于读取速度的情况下，维持音频的连续性、而不产生音频的音程变化的读取地址跳变处理。
实际中，音频输入/输出控制装置1的控制单元4从流程RT3的起始步骤进入步骤SP21，并通过在将从环缓冲区10读取的当前时点的读取地址上加“1”而进入下一读取地址，于是进入下一步骤SP22。
在步骤SP22中，控制单元4参照写入相应于下个读取地址的环缓冲区10的槽中的音频数据D1的报头，判断“1”是否被设置为报头的“zcFlag1”或“zcFlag0”的标记信息。
在得到肯定结果的情况下，表示“1”被设置为“zcFlag1”或“zcFlag0”的标记信息，即将从下个读取地址读取的音频数据D1为刚好在零交叉点前或刚好在零交叉点后的数据，这时，控制单元4进入下一步骤SP23。
在步骤SP23中，控制单元4使用写入速度检测器8计算读取地址和写入地址之间的差值“k”，并判断该差值“k”是小于256(槽)、还是该差值“k”大于1024(槽)、或是该差值“k”在256(槽)至1024(槽)的范围内。
如图19所示，在差值“k”大于1024(槽)的情况下，表示到读取地址被写入地址赶上时还有足够时间，这时，控制单元4进入步骤SP32，不执行读取地址跳变处理就结束处理。
另一方面，在差值“k”在256(槽)至1024(槽)的范围内的情况下，表示写入地址正逐渐接近读取地址，并且存在读取地址和写入地址之间的差偏离初始延时的恒定范围(例如，1024槽±100槽)的可能性，这时，控制单元4进入下个步骤SP24。
在步骤SP24中，在使读取地址进行地址跳变时，控制器4将位于音频数据D1的信号电平改变很小的零交叉点附近并位于靠近读取地址的向前点(forward point)的、将要地址跳变的读取地址设置成向前零交叉点地址，并计算向前零交叉点地址和读取地址之间的差“fk”。
在差“fk”等于1024(槽)或更多的情况下，当读取地址地址跳变至向前零交叉点地址时，偏离初始延时的恒定范围(例如，1024槽±100槽)的可能性很高。因此，控制单元4进入步骤SP32，不执行读取地址跳变处理就结束处理。
另一方面，在差“fk”小于1024(槽)的情况下，即使使读取地址地址跳变至向前零交叉点地址，落入初始延时的恒定范围(例如，1024槽±100槽)的可能性仍然会很高。因此，控制单元4进入步骤SP26，执行读取地址跳变处理。
在步骤SP23中，在差值“k”小于256(槽)的情况下，表示读取地址即将被写入地址赶上，控制单元4进入下个步骤SP25。
在步骤SP25中，在使读取地址进行地址跳变时，控制单元4将位于音频数据D1的信号电平改变很小的零交叉点附近并位于离读取地址很远的向前点的、将要地址跳变的读取地址设置成更向前的零交叉点地址，并计算读取地址和该更向前的零交叉点地址之间的差“mk”。
在差“mk”等于1024(槽)或更多的情况下，当读取地址地址跳变至更向前的零交叉点地址时，偏离初始延时的恒定范围(例如，1024槽±100槽)的可能性很高。因此，控制单元4进入步骤SP32，不执行读取地址跳变处理就结束处理。
另一方面，在差“mk”小于1024(槽)的情况下，即使读取地址地址跳变至更向前的零交叉点地址，落入初始延时的恒定范围(例如，1024槽±100槽)的可能性也很高。因此，控制单元4进入步骤SP26，执行读取地址跳变处理。
在步骤SP26中，控制单元4通过使读取地址地址跳变至向前零交叉点地址或跳变至更向前的零交叉点地址，对音频数据D1进行数据剪辑，从而预先防止读取地址被写入地址赶上，并且，维持地址跳变前读取的音频数据D1和地址跳变后读取的音频数据D1的连续性，然后进入步骤SP32，结束处理。
另一方面，在步骤SP22中得到否定结果，这表示“0”被设置为“zcFlag1”或“zcFlag0”的标记信息，即音频数据D1与零交叉点不相关，这时，控制单元4进入下一步骤SP27。
即使音频数据D1与零交叉点不相关，由于音频数据D1上叠加了直流分量，所以存在无法检测零交叉点的可能性，于是，控制单元4进入下一步骤SP27和随后的处理。
在步骤SP27中，控制单元4参照音频数据D1的报头，判断“1”是否被设置为该报头的“偏移zcFlag1”或“偏移zcFlag0”的标记信息。
在得到否定结果的情况下，表示“0”被设置为“zcFlag1”或“zcFlag0”和“偏移zcFlag1”或“偏移zcFlag0”的标记信息，即没有叠加直流分量的音频数据D1和叠加了直流分量的音频数据D1都没有零交叉，所以不是进行读取地址跳变处理的定时，这时，控制单元4进入步骤SP32，结束处理。
另一方面，在步骤SP27中得到肯定结果的情况下，这表示在将叠加直流分量的音频数据D1认为是已经去除直流分量的音频数据D1的情况下，能够检测到虚拟零交叉点(图13)，这时，控制单元4进入下一步SP28。
在步骤SP28中，控制单元4使用写入速度检测器8计算读取地址和写入地址之间的差值“k”，并判断差值“k”是小于256(槽)、还是差值“k”是否大于1024(槽)、或者是差值“k”在256(槽)至1024(槽)的范围内。
在差值“k”大于1024(槽)的情况下，表示到读取地址被写入地址赶上时还有足够的时间，这时，与上述的步骤SP23一样，控制单元4进入步骤SP32，不执行读取地址跳变处理就结束处理。
另一方面，在差值“k”在256(槽)至1024(槽)范围内的情况下，表示写入地址正逐渐接近读取地址，并且读取地址和写入地址之间的差偏离初始延时的恒定范围(例如，1024槽±100槽)的可能性增大，这时，控制单元4进入下一步骤SP29。
在步骤SP29中，在使读取地址进行地址跳变时，控制单元4将位于音频数据D1的信号电平改变很小的零交叉点附近并位于靠近读取地址的向前点的、即将地址跳变的读取地址设置成向前偏移零交叉点地址，并计算该向前偏移零交叉点地址和当前时点的读取地址之间的差“fok”。
在差值“fok”等于1024(槽)或更多的情况下，当读取地址地址跳变至向前偏移零交叉点地址时，偏离初始延时的恒定范围(例如，1024槽±100槽)的可能性很高。因此，控制单元4进入步骤SP32，不执行读取地址跳变处理就结束处理。
另一方面，在差“fok”小于1024(槽)的情况下，即使读取地址地址跳变至向前偏移零交叉点地址，落入初始延时的恒定范围(例如，1024槽±100槽)的可能性也很高。因此，控制单元4进入步骤SP30，执行读取地址跳变处理。
在步骤SP28中，在差值“k”小于256(槽)的情况下，表示读取地址即将被写入地址赶上，这时，控制单元4进入下一步骤SP31。
在步骤SP31中，在使读取地址进行地址跳变时，控制单元4将位于音频数据D1的信号电平改变很小的零交叉点附近并位于离读取地址很远的向前点的、即将地址跳变的读取地址设置成更向前的偏移零交叉点地址，并计算该更向前的偏移零交叉点地址和当前时点读取地址之间的差“mok”。
在差“mok”等于1024(槽)或更多的情况下，当读取地址地址跳变至更向前的偏移零交叉点地址时，偏离初始延时的恒定范围(例如，1024槽±100槽)的可能性很高。因此，控制单元4进入步骤SP32，不执行读取地址跳变处理就结束处理。
另一方面，在差“mok”小于1024(槽)的情况下，即使读取地址地址跳变至更向前的偏移零交叉点地址，落入初始延时的恒定范围(例如，1024槽±100槽)的可能性也很高。因此，控制单元4进入步骤SP30，执行读取地址跳变处理。
在步骤SP30中，控制单元4通过使读取地址进行地址至向前偏移零交叉点地址或至更向前的偏移零交叉点地址，对叠加了直流分量的音频数据D1进行数据剪辑，从而预先防止读取地址被写入地址赶上，并维持叠加了直流分量的地址跳变前读取的音频数据D1和叠加了直流分量的地址跳变后读取的音频数据D1的连续性，然后进入步骤SP32，结束处理。
(3-2)读取速度快于写入速度时的读取地址跳变处理过程将使用图20所示的流程图，解释说明音频输入/输出控制装置1的控制单元4按照作为应用程序的地址跳变处理程序，执行用于在执行磁带录像机的节目播放功能时，根据视频的变速再生处理，在音频数据的读取速度快于写入速度的情况下，维持音频的连续性，而不产生音频的音程变化的读取地址跳变处理。
实际过程中，音频输入/输出控制装置1的控制单元4从流程RT4的起始步骤进入步骤SP41，并通过在将从环缓冲区10读取的当前时点的读取地址上加“1”而进入下一读取地址，于是进入下一步骤SP42。
在步骤SP42中，控制单元4参照写入相当于下一读取地址的环缓冲区10的槽中的音频数据D1的报头，判断“1”是否被设置为该报头的“zcFlag1”或“zcFlag0”的标记信息。
在得到肯定结果的情况下，表示“1”被设置为“zcFlag1”或“zcFlag0”的标记信息，即将从下个读取地址读取的音频数据D1为刚好在零交叉点之前或刚好在零交叉点之后的数据，这时，控制单元4进入下个步骤SP43。
在步骤SP43中，控制单元4使用写入速度检测器8计算写入地址和读取地址之间的差值“k”，并判断差值“k′”是小于256(槽)，还是差值“k′”大于1024(槽)，或者差值“k′”在256(槽)至1024(槽)的范围内。
如图21所示，在差值“k′”大于1024(槽)的情况下，表示到写入地址被读取地址赶上还有足够的时间，这时，控制单元4进入步骤SP52，不执行读取地址跳变处理就结束处理。
另一方面，在差值“k′”处于256(槽)至1024(槽)范围内的情况下，表示读取地址正逐渐接近写入地址，并且写入地址和读取地址之间的差偏离初始延时的恒定范围(例如，1024槽±100槽)的可能性增加，这时，控制单元4进入下一步骤SP44。
在步骤SP44中，在使读取地址进行地址跳变时，控制单元4将位于音频数据D1的信号电平变化小的零交叉点附近且位于从读取地址稍向后的向后点(backward point)的、即将被地址跳变的读取地址设置为向后零交叉点地址，并计算读取地址和该向后零交叉点地址之间的差“bk′”。
在差“bk′”等于1024(槽)或更多的情况下，当读取地址地址跳变至向后零交叉点地址时，偏离初始延时的恒定范围(例如，1024槽±100槽)的可能性很高。因此，控制单元4进入步骤SP52，不执行读取地址跳变处理就结束处理。
另一方面，在差“bk′”小于1024(槽)的情况下，即使读取地址地址跳变至向后零交叉点地址，落入初始延时的恒定范围(例如，1024槽±100槽)的可能性也很高。因此，控制单元进入步骤SP46，执行读取地址跳变处理。
在步骤SP43中，在差值“k′”小于256(槽)的情况下，表示写入地址即将被读取地址赶上，这时，控制单元4进入下一步骤SP45。
在步骤SP45中，在使读取地址进行地址跳变时，控制单元4将位于音频数据D1的信号电平改变很小的零交叉点附近且位于向后距离读取地址很远的向后点的、即将地址跳变的读取地址设置为更向后的零交叉点地址，并计算该更向后零交叉点地址和读取地址之间的差“mk′”。
在差“mk′”等于1024(槽)或更多的情况下，当读取地址地址跳变至更向后的零交叉点地址时，偏离初始延时的恒定范围(例如，1024槽±100槽)的可能性很高。因此，控制单元4进入步骤SP52，不执行读取地址跳变处理就结束处理。
另一方面，在差异“mk′”小于1024槽的情况下，即使读取地址被地址跳跃至更向后的零交叉点地址，落入初始延时的恒定范围(例如，1024槽±100槽)的可能性也很高。因此，控制单元4进入步骤SP46，执行读取地址跳变处理。
在步骤SP46中，控制单元4通过使读取地址地址跳变至向后零交叉点地址或更先后的零交叉点地址，从而重新读取同一音频数据D1的同时，执行数据内插，预先防止写入地址被读取地址赶上，并维持地址跳变前读取的音频数据D1和地址跳变后读取的音频数据D1的连续性，随后，进入步骤SP52，结束处理。
另一方面，在步骤SP42中得到否定结果的情况下，表示“0”被设置为“zcFlag1”或“zcFlag0”的标记信息，即音频数据D1与零交叉点不相关，这时，控制单元4进入下一步骤SP47。
即使音频数据D1与零交叉点不相关，由于在该音频数据D1上叠加了直流分量，所以也会存在不能检测零交叉点的可能性，因此，控制单元进入下一步SP47和接下来的处理。
在步骤SP47中，控制单元4参照音频数据D1的报头，判断“1”是否被设置为该报头的“偏移zcFlag1”或“偏移zcFlag0”的标记信息。
在得到否定结果的情况下，表示已将“0”设置为“zcFlag1”或“zcFlag0”和“偏移zcFlag1”或“偏移zcFlag0”的标记信息，即，没有叠加直流分量的音频数据D1和叠加了直流分量的音频数据D1都没有零交叉，所以不是进行读取地址跳变处理的定时，这时，控制单元4进入步骤SP52，结束处理。
另一方面，在步骤SP47中得到肯定结果的情况下，表示将叠加直流分量的音频数据当作已经去除直流分量的音频数据D1考虑的情况下，能够检测到虚拟零交叉点，这时，控制单元4进入下一步骤SP48。
在步骤SP48中，控制单元4使用写入速度检测器8计算写入地址和读取地址之间的差值“k′”，并判断该差值“k′”是小于256(槽)，还是该差值“k′”大于1024(槽)，或者该差值“k′”是否在256(槽)至1024(槽)的范围内。
在差值“k′”大于1024(槽)的情况下，表示到写入地址被读取地址赶上时还有足够的时间，这时，与上述步骤SP43一样，控制单元4进入步骤SP52，不执行读取地址跳变处理就结束处理。
另一方面，在步骤SP48中，在差值“k′”在256(槽)至1024(槽)范围内的情况下，表示读取地址正逐渐接近写入地址，并且写入地址和读取地址之间的差偏离初始延时的恒定范围(例如，1024槽±100槽)的可能性增加，这时，控制单元4进入下一步骤SP49。
在步骤SP49中，在使读取地址进行地址跳变时，控制单元4将位于音频数据D1的信号电平变化很小的零交叉点附近且位于从读取地址稍向后的向后点处的、即将地址跳变的读取地址设置为向后偏移零交叉点地址，并计算读取地址和该向后偏移零交叉点地址之间的差“bok′”。
在差“bok′”等于1024(槽)或更多的情况下，当读取地址地址跳变至向后偏移零交叉点地址时，偏离初始延时的恒定范围(例如，1024槽±100槽)的可能性很高。因此，控制单元4进入步骤SP52，不执行读取地址跳变处理就结束处理。
另一方面，在差“bok′”小于1024(槽)的情况下，即使读取地址地址跳变至向后偏移零交叉点地址，落入初始延时的恒定范围(例如，1024槽±100槽)的可能性也很高。因此，控制单元4进入步骤SP50，执行读取地址跳变处理。
在步骤SP48中，在差值“k′”小于256(槽)的情况下，表示写入地址即将被读取地址赶上，这时，控制单元进入下一步骤SP51。
在步骤SP51中，在使读取地址进行地址跳变时，控制单元4将位于音频数据D1的信号电平变化很小的零交叉点附近且位于向后距离读取地址很远的向后点的、即将地址跳变的读取地址设置为更向后的偏移零交叉点地址，并计算该更向后偏移零交叉点地址和读取地址之间的差“mok′”。
在差“mok′”等于1024(槽)或更多的情况下，当读取地址地址跳变至更向后的偏移零交叉点地址时，偏离初始延时的恒定范围(例如1024槽±100槽)的可能性很高。因此，控制单元4进入步骤SP52，不执行读取地址跳变处理就结束处理。
另一方面，在差“mok′”小于1024(槽)的情况下，即使读取地址地址跳变至更向后偏移零交叉点地址，落入初始延时的恒定范围(例如，1024槽±100槽)的可能性也很高。因此，控制单元4进入步骤SP50，执行读取地址跳变处理。
在步骤SP50中，控制单元4通过使读取地址进行地址跳变至向后偏移零交叉点地址或更向后的偏移零交叉点地址，从而在重新读取叠加了直流分量的音频数据D1的同时，执行数据内插，预先防止写入地址被读取地址赶上，并维持叠加了直流分量的地址跳变之前读取的音频数据D1和叠加了直流分量的地址跳变之后读取的音频数据D1的连续性，然后进入步骤SP52，结束处理。
(4)性能和效果在上述结构中，在以48kHz±5％的写入速度将音频数据D1写入环缓冲区10，并以48kHz的恒定读取速度从环缓冲区10读取音频数据D1时，音频输入/输出控制装置1的控制单元4检测写入速度和读取速度之间的速度差，并根据所检测出的速度差异强制使读取地址进行地址跳变，从而防止写入地址超越读取地址、或防止读取地址超越写入地址。
此时，音频输入/输出控制装置1的控制单元4使读取地址进行地址跳变，以连接刚好在零交叉点之前的读取地址和刚好在零交叉点之后的读取地址，从而能够显著减小对应于地址跳变前的读取地址的音频数据D1和对应于地址跳变后的读取地址的音频数据D1之间的信号电平的变化。因此，即使实际上由于地址跳变而引起音频数据D1的连续性被中断，用户也能在听觉上感到保持了音频数据D1的连续性，并且能够输出没有音程改变的音频。
音频输入/输出控制装置1的控制单元4在通过使读取地址进行地址跳变而使读取地址向前的情况下，对该音频数据D1进行数据剪辑，而在读取地址向后返回的情况下，重新读取同一音频数据D1，并执行数据内插，所以能够使音频与经过变速再生处理的视频在时间上一致。
这样，音频输入/输出控制装置1的控制单元4只要使读取地址进行地址跳变就能产生上述效果。因此，与执行需要许多加法或乘法操作的交叉衰减处理的情况相比，能够显著减少信号处理量。
此外，音频输入/输出控制装置1的控制单元4进行控制，使大约1024槽±100槽的恒定范围的初始延时保持为读取地址和写入地址的差。因此，能够预先防止写入地址超越读取地址、或读取地址超越写入地址的危险。
在上述结构中，当执行磁带录像机的节目播放功能，使与视频的变速再生处理一致而不改变音程地输出音频时，音频输入/输出控制装置1的控制单元4能够更大程度上减小信号处理量，同时维持音频数据D1的质量。
(5)其他实施例在上述实施例中，解释说明了使用2048槽的环缓冲区10的情况。然而，本发明并不限制于此，也可以考虑音频的质量而使用4096槽的环缓冲区，或考虑减少处理延时这一点而使用1024槽的环缓冲区。
在上述实施例中，偏移检测器5通过将依次写入环缓冲区10的2048个槽的音频数据D1的信号电平总值除以2048来计算平均值，并检测该平均值作为直流分量的偏移量。但是，替换地，本发明并不限制于此，也可以检测音频数据D1的最大值和最小值的中间值作为直流分量的偏移量。
在上述实施例中，本发明被应用于在48kHz±5％的写入数度下将音频数据D1写入每个槽的情况。但是，替换地，本发明并不限制于此，可以将本发明应用于不将音频数据D 1到环缓冲区10的写入速度固定在48kHz±5％的可改变而是使该写入速度发生变化的情况。
在上述实施例中，当操作节目播放功能时，控制音频数据D1的输入/输出与视频的变速再生处理一致。但是，替换地，本发明并不限制于此，也可以与视频的变速再生处理无关地控制音频数据D1的输入/输出。
在上述实施例中，音频输入/输出控制装置1安装于磁带录像机中。但是，替换地，本发明并不限制于此，也可以将音频输入/输出控制装置1安装在视频编辑设备、声音记录器、音频记录设备、个人计算机、硬盘记录器、移动电话等各种电子装置上。
在上述实施例中，通过将环缓冲区10作为存储器、控制单元4作为地址改变单元和读取地址确定单元来构成本发明的音频输入/输出控制装置。但是，替换地，本发明并不限制于此，也可以由其他结构的存储器、地址改变单元、及读取地址确定单元构成音频输入/输出控制装置。
例如，能够将本发明的音频输入/输出控制装置和音频输入/输出控制方法应用于高质量地临时解压或临时压缩音频数据的用途。
对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。
权利要求
1.一种音频输入/输出控制装置，包括存储器，用于存储从外部发送的音频数据；读取地址改变装置，用于根据将所述音频数据写入所述存储器的写入速度和以恒定速度将存储在所述存储器中的所述音频数据读出的读取速度之间的速度差，强制改变读取地址；以及读取地址确定装置，用于将在所述读取地址改变装置进行的改变前的读取地址所对应的所述音频数据的信号电平和所述改变后的读取地址所对应的所述音频数据的信号电平之间所述信号电平改变小的地址位置确定为改变后的读取地址。
2.根据权利要求1所述的音频输入/输出控制装置，其中，所述读取地址确定装置将在所述改变前的读取地址所对应的所述音频数据的信号电平和所述改变后的读取地址所对应的所述音频信号的信号电平之间所述信号电平变化小、且在零交叉点附近的地址位置确定为所述改变后的读取地址。
3.根据权利要求1所述的音频输入/输出控制装置，进一步包括写入速度检测装置，用于检测所述写入速度。
4.根据权利要求1所述的音频输入/输出控制装置，其中，所述读取地址改变装置在由于所述速度差引起的所述写入地址或所述读取地址赶上所述读取地址或所述写入地址之前，强制改变所述读取地址。
5.根据权利要求4所述的音频输入/输出控制装置，其中，所述读取地址改变装置在所述写入地址和所述读取地址之间的差大于预定值时，不改变所述读取地址，而在所述差等于或低于所述预定值时，强制改变所述读取地址。
6.根据权利要求1所述的音频输入/输出控制装置，其中，在检测到所述音频数据上叠加了不必要的直流分量的情况下，所述读取地址确定装置在去除了所述直流分量的状态下确定所述改变后的读取地址。
7.一种音频输入/输出控制方法，包括速度差计算步骤，计算从外部发送的音频数据写入存储器的写入速度和以恒定速度将存储在所述存储器中的所述音频数据读出的读取速度之间的速度差；读取地址改变步骤，根据所述速度差强制改变读取地址；以及读取地址确定步骤，将在所述读取地址改变装置进行的改变前的读取地址所对应的所述音频数据的信号电平和所述改变后的读取地址所对应的所述音频数据的信号电平之间所述信号电平改变小的地址位置确定为改变后的读取地址。
8.根据权利要求7所述的音频输入/输出控制方法，其中，在所述读取地址确定步骤中，将在所述改变前的读取地址所对应的所述音频数据的信号电平和所述改变后的读取地址所对应的所述音频信号的信号电平之间所述信号电平变化小、且位于零交叉点附近的地址位置确定为所述改变后的读取地址。
9.根据权利要求7所述的音频输入/输出控制方法，进一步包括写入速度检测步骤，检测所述写入速度。
10.根据权利要求7所述的音频输入/输出控制方法，其中，在所述读取地址改变步骤中，在由于所述速度差引起的所述写入地址或所述读取地址赶上所述读取地址或所述写入地址之前，强制改变所述读取地址。
11.根据权利要求10所述的音频输入/输出控制方法，其中，在所述读取地址改变步骤中，在所述读取地址和所述写入地址之间的差大于预定值时，不改变所述读取地址，而在所述差等于或低于所述预定值时，强制改变所述读取地址。
12.根据权利要求7所述的音频输入/输出控制方法，其中，在所述读取地址确定步骤中，当检测到所述音频数据上叠加了不必要的直流分量时，在去除所述直流成分的状态下，确定所述改变后的读取地址。
13.一种音频输入/输出控制装置，包括存储器，用于存储从外部发送的音频数据；读取地址改变单元，用于根据将所述音频数据写入所述存储器的写入数度和以恒定速度将存储在所述存储器中的所述音频数据的读取速度之间的速度差来强制改变读取地址；以及读取地址确定单元，用于将在所述读取地址改变装置进行的改变前的读取地址所对应的所述音频数据的信号电平和所述改变后的读取地址所对应的所述音频数据的信号电平之间所述信号电平改变小的地址位置确定为所述改变后的读取地址。
全文摘要
本发明涉及一种音频输入/输出控制装置。根据该音频输入/输出控制装置，当计算将音频数据写入环缓冲区中的写入速度和以恒定速度读出该环缓冲区中存储的音频数据的读取速度之间的速度差，并根据该速度差强制改变读取地址时，将改变前的读取地址所对应的音频数据的信号电平和改变后的读取地址所对应的音频数据的信号电平之间、信号电平变化小的地址位置确定为改变后的读取地址。因此，能够显著减少信号处理量，并保持音频数据的质量。
文档编号G11B27/036GK1822188SQ20061000765
公开日2006年8月23日 申请日期2006年2月15日 优先权日2005年2月15日
发明者冈田慎也 申请人:索尼公司