专利名称：电子模块中的信息传输方法和相应结构的装置的制作方法
技术领域：
本发明涉及一种用于电子模块中信息传输的方法，特别是一列数字存储器的一部分，以及涉及一种装置，特别是一种根据该方法所设计的DRAM存储系统。
背景技术：
主要为了节省空间，相互重叠地排列具有特殊硬件结构、例如DRAM结构的电子模块(例如，多列的多个部分)。一个电子模块的输出连接与下一个电子模块的输入连接相连。因此，电子模块被设计成它们能够在相应输出连接的输出侧传递未改变的信息(中继器功能)，该信息是它们在特殊输入连接的输入侧接收的，以便在输入侧与下一个电子模块的输出连接相连的电子模块能够在它的输入连接接收与下一个电子模块相同的信息。由于封装路由的原因，在输入连接与安排在它上面的另一个电子模块的输出连接相连之前会出现电子模块的输入连接必须被反射和/或旋转。如果串联地排列电子模块的输入和输出连接，这意味着第一组件的第一输入连接没有同第一输出连接相连，而是与第二组件的最后的输出连接相连，而第一组件的第二输入连接与第二组件的倒数第二个输出连接相连，等等。
每个传统的电子模块被设计成，如果它预先接收了信息，它的输入连接以倒序接收数据，则它为通过它的输入连接接收的数据重定路径。换句话说，每个电子模块具有附加的硬件，以便它能够处理以下两种情形输入连接以正序接收数据的情况以及输入连接以倒序接收数据的情况。在初始化阶段期间，每个电子模块被告知会出现一种情况还是另一种情况。
发明内容
提供了一种用于电子模块中信息传输的方法，其中以串联电路连接电子模块，以使得一个电子模块的输入连接与另一个电子模块的输出连接相连。每个电子模块将在它的第n个输入连接接收的信息未处理和未改变地循环到它的第n个输出连接，以便在输出侧与之连接的电子模块也可以以未改变的形式获得该信息。对于每个电子模块，以相同几何排列来排列每个电子模块的输入和输出连接。不考虑一个或多个电子模块的输入连接的几何方向相对于与在输入侧和相应电子模块相连的电子模块的这些输入连接相连的输出连接的几何方向，在输入侧相连的电子模块的相同输入连接上接收一个特殊信息，或者通过在输入侧相连的电子模块的相同输出连接传送一个特殊信息。特别地，根据一个实施例，不考虑一个或多个电子模块的输入连接的几何排列相对于与在输入侧和相应电子模块相连的电子模块的这些输入连接相连的输出连接的几何排列是否被反射、旋转、反射并旋转还是没有被反射也没有被旋转，在输入侧相连的电子模块的相同输入连接上接收一段特殊信息，或者通过在输入侧相连的电子模块的相同输出连接传送一段特殊信息。
下面参照附图，使用优选的实施例更加详细地说明本发明。
图1示出了一种根据发明的实施例的存储系统的示意图，其中每列只示出了一个列部分。
图2示出了当一个列部分的连接的反射和旋转对称排列具有两个反射或旋转对称对齐方式(alignment)时，图1中描述的DRAM存储部件的所有可能的不同排列。
图3示出了根据发明的另一个实施例的具有四个列的存储系统的示意图，其中每个依次被构造成若干个列部分。
图4示出了一个列部分(rank part)的连接的反射和旋转对称的不同几何排列。
具体实施例方式
由于在电子模块的相同输入连接总是接收特殊信息，所以即使它的输入连接与输入侧呈现的电子模块的输出连接反射和/或旋转地相连，该电子模块也不需要附加的硬件，以便例如第一输入连接与最后的输出连接相连，第二输入连接与倒数第二个输出连接相连，等等。即便特殊的电子模块的输入连接没有与相应的输出连接反射或旋转地相连，这也同样适用，但是前述的电子模块的输入连接同与其相连的输出连接反射和/或旋转地相连。由于现在不需要附加的硬件来重新路由组件中的特殊信息，有利地，不会发生通过该附加硬件的附加运行时间。因此可以节省附加硬件的成本，使每个组件更便宜。
与本发明的该实施例相比，传统的方法将一个附加硬件添加到每个电子模块中，这导致较高的单元价格。另外，额外的硬件，其通常包括电子模块的接收器部分上的多路复用器，与不具有该多路复用器的电子模块相比会导致较长的运行时间。特别地，如果硬件结构是包括DRAM存储器的存储系统而电子模块是该存储系统一列的一些部分，则较高的单元成本和较长的运行时间变得很浪费。
本发明的上述实施例消除了个别组件中为了处理输入连接的排列的任何反射和/或旋转所必须的成本。根据本发明的实施例，输入连接的这种排列的任何反射和/或旋转的处理转换为控制多个组件的控制设备。
根据进一步的实施例，所有电子模块的输入和输出连接的几何排列是反射对称和/或旋转对称的。另外，分别接收和传送特殊信息的每个电子模块上的输入和输出连接可以排列在该几何排列的中心区域，其中该中心区域的特点在于，它相对于输入和输出连接的几何排列的任何反射对称和/或旋转对称对齐方式是不变的。这意味着，不考虑输入连接与输出连接相连的反射对称和/或旋转对称对齐方式，在中心区域排列的连接(输入和输出连接)是相同的或者该中心区域没有变化。
由于在反射对称和/或旋转对称的几何排列的中心排列传送特殊信息的连接，该反射对称和/或旋转对称排列的反射和/或旋转对称的旋转导致相同数量的连接或传送特殊信息的相同连接，即，承载特殊信息的连接的数量保持不变。
根据发明的实施例，提供了一种电子装置，特别是包含DRAM存储部件的存储系统，其包括多个电子模块，特别是一列的多个部分。以串联电路的形式连接电子模块，使得一个电子模块的特殊数量的多个输入连接与另一个电子模块的特殊数量的多个输出连接相连。每个电子模块将在特殊输入连接的输入侧接收的信息传递到它的一个输出连接，该输出连接在它的特殊数量的输出连接中扮演与它的特殊数量的输入连接中的特殊输入连接相同的角色。在相同的几何排列中排列每个电子模块的输入和输出连接。组件被设计为，每个电子模块在它相同数量的输入连接上接收特殊信息，或者从在输入侧与它相连的电子模块的相同数量的输出连接传送特殊信息，而不考虑一个或多个电子模块的输入连接的几何排列相对于和输入连接相连的输出连接的几何排列是否被反射、旋转、反射并旋转或者既不被反射也不被旋转。
该装置的优点与上述方法的讨论中描述的那些相同，所以这里不再重复。
根据进一步的实施例，在包含DRAM存储部件的存储系中使用上述的方法和装置，在这些DRAM存储部件中，该DRAM中一列的多达四个部分被彼此排列于另一个上。然而显然，本发明不被限定到申请的该优选区域，但是无论何时触发相互重叠排列的相对设计的电子模块，都可以使用本发明。
图1示出了具有存储器控制器MC何四个列部分1-4的存储系统10的示意图，其中每个部分属于四个列之一。串联排列四个列部分1-4，以便除了第一个列部分1之外，列部分2-4的输入连接11与在输入侧排列的列部分1-3的输出连接12相连。第一个列部分1的输入连接11与存储器控制器MC的输出连接相连。
当存储器控制器将指令(例如，读取指令)传送到列部分1-4之一时，它将包含多个字符元素的帧传送到第一个列部分1的输入连接11，该第一个列部分1将所传送的数据传递到另一个列部分1-3。读取包含诸如数据的行和列地址的信息的数据。由于指令可以涉及四个列部分1-4之一，所以通过存储器控制器MC传送的指令必须包含相应列部分1-4的标识，以便仅仅通过有关的列部分1-4读取和执行指令。在图1中所示的具有四个列部分1-4的DRAM存储部件10中，用包含两个比特的地址来寻址四个列部分1-4。在各种情况下，在四个列部分1-4的六个输入连接11和六个输出连接12的中心以及因此也在存储器控制器MC的六个输出连接的中心排列地址。
由于在各种情况下，从中心的两个连接(六个连接的第三和第四)传送地址，当列部分1-4的输入连接的几何排列相对于与之连接的输出连接的几何排列而被反射时，也从中心的两个连接传送地址。在图1所示的实施例中，连接11，12的几何排列是行，因此，几何排列只有两个旋转对称或反射对称的对齐方式。换句话说，第一输入连接与第一输出连接相连，第二输入连接与第二输出连接相连等等。或者第一输入连接与第六输出连接相连，第二输入连接与第五输出连接相连等等。
因此，如果输入连接的几何排列相对于输出连接的几何排列而被反射，则第三输入连接与第四输出连接相连而第四输入连接与第三输出连接相连。因此，如上所述，中心的输入连接承载地址，即，承载地址的连接数量没有变化。
取第一个列部分的实际地址为0/0、第二个列部分2的地址为0/1、第三个列部分的地址为1/0以及第四个列部分4的地址为1/1，为了寻址第二个列部分2和第三个列部分3，存储器控制器MC对于第三和第四个输出连接的占用取决于是否排列了列部分1-3，以便将第二个列部分2或第三个列部分3的第三个连接与来自存储器控制器MC的第三个输出连接或与第四个输出连接相耦合。因此，在DRAM存储部件的单个初始化阶段，通知第二个列部分2和第三个列部分3，它们应当分别响应当前的地址0/1和1/0或者1/0和0/1。由于第一个列部分1和第四个列部分4的地址0/0和1/1分别是反射对称的，所以在各种情况下它们当前的地址与实际地址相应。
关于列部分的地址，应当指出的是，相同列的所有列部分1-4通常具有相同的地址，该地址可以是列地址。由于上述部分没有关注于列而是关注于列部分，所述的列部分的地址通常意味着列部分所属的列的地址。
另外，可以独立于每个列地实际地址来分配个别列部分或列的当前的地址。为此，初始化阶段中的存储器控制器MC为下面确定的每个列部分1-4配置地址。例如，第一个存储器控制器用计数器确定每个列部分1-4或列的唯一地址。然后，在进一步的步骤中，确定由于在从存储器控制器MC到相应的列部分途中列部分1-4之间的连接的反射和旋转，该地址会怎样改变，并且据此确定每个列部分的当前地址。在该步骤中，存储器控制器MC估计有关如何旋转和反射列部分1-4之间的连接的信息。然后，存储器控制器MC将该当前地址宣布给每个列部分1-4。很可能的是，若干个列部分1-4被分配了相同的当前地址。
关于其他连接，即，第一、第二、第五和第六连接，在单个初始化阶段，通知存储器控制器MC是否需要改变其他输出连接的占用。换句话说，在单个初始化阶段之后，存储器控制器MC知道它的第一输出连接与任何列部分1-4的第一还是第六输入连接相连。根据该信息，它占用与希望用相应的指令寻址的那些列部分1-4相应的它的第一、第二、第五和第六输出连接。
图2示出了列部分1-4之间和/或存储器控制器MC与第一部分1之间的反射或旋转或非反射或非旋转连接的所有可能的组合。上述每个列部分1-4示出了相应于列部分的实际地址，即，通过该地址为相应的组合寻址该列部分。
采用标记为d)的组合，第二个列部分2的当前地址是0/1而第三个列部分的当前地址也是0/1。换句话说，当在它的第三输入连接接收指令上的0而在它的第四输入连接接收指令上的1时，组合d)中第二个列部分响应。如果在它的第三输入连接它接收0而在它的第四输入连接接收1，则第三个列部分3以相同的方式作出反应。由于第二个列部分2与第三个列部分3之间的连接是被反射或旋转的，这不会引起问题。例如，为了寻址第三个列部分3，存储器控制器MC用第三个列部分的实际地址1/0占用它的第三和第四输出连接，即，第三个连接具有1而第四个连接具有0。
关于它的第一、第二、第五和第六输出连接的占用，存储器控制器MC知道，它必须占用相对于第一个列部分和第二个列部分2是正常的并且相对于第三个列部分3和第四个列部分4是被反射或旋转的这些输出连接。
图2的右手边示出了所有可能的连接i-p，在这些连接上存储器控制器MC与第一个列部分1之间的连接被反射或旋转。
图3示出了根据发明的实施例的另一个存储系统10的示意图。该存储系统10包括四个列5，其每一个包括若干个列部分1-4。例如，列5可以包括四个、八个或九个列部分1-4。当然，也可能每个列只包括一个列部分。图3中相互重叠排列的列部分1-4被堆叠排列，这意味着它们以堆栈的形式相互坐落。可以看到，存储器控制器MC通过它自身的线来控制列部分1-4的每个堆栈排列，以便存储器控制器MC能够控制并联的列部分1-4的所有堆栈排列。
图4示出了四个不同的反射对称或旋转对称几何排列21-24。
图4a示出了串联排列连接11，12的反射对称和旋转对称几何排列。然而，与图1中所示本发明的实施例相反，图4a的排列示出了不是六个而是七个输入侧上的连接11和输出侧上的连接12。中心的三个连接承载有将被寻址的列的地址信息，然而，用参考数字14标记的连接没有承载地址信息。中心的连接15承载了地址信息的校验位，作为检测错误的位。
几何排列“行”具有两个反射对称或旋转对称对齐方式。可以指出的是，如果连接的数量是不相等的，则中心的连接保持它的位置，而独立于反射对称或旋转对称对齐方式。因此，由于接收列部分必须知道校验位的位置，为校验位预定中心的位置。
图4b以三角的形式示出了连接11，12的旋转对称(以及相对于y-轴的反射对称)几何排列22。中心的三个连接13传送列或列部分的地址信息。由于这是一个等边三角形，该几何排列22可能具有六个反射对称和/或旋转对称对齐方式(三个只旋转而另外三个通过后面的旋转而反射)。显然，在各种情况下，中心的三个连接13传送地址信息而不考虑存在这六个反射对称和/或旋转对称对齐方式中的哪一个。
图4c以正方形的形式示出了连接11，12的另一个旋转对称几何排列23。这里，还是中心的四个连接13传送列的地址信息。该几何排列23可能具有八个反射对称和/或旋转对称对齐方式(四个只旋转而另外四个通过后面的旋转而反射)，当然，在各种情况下，中心的四个连接13传送地址信息，而不考虑可能存在八个反射对称和/或旋转对称对齐方式中的哪一个。
图4d示出了连接11，12的长方形几何排列24，其中用参考数字13标记仍然传送地址信息的连接，而用参考数字14标记仍然传送非地址信息的连接。图4d中所示的反射对称和旋转对称几何排列24具有四个反射对称和/或旋转对称排列。图4d中所示的排列24没有连接15，该连接15在所有的反射对称和旋转对称对齐方式上位于相同的位置上或者不会变化。
如果现在通过具有图4d中描述的几何排列24的连接传送检测或校正错误的两个比特，则例如，可能用参考数字31-34所标记的连接。如果假设连接31-34的占用只相对于围绕y轴的反射是不变的，则连接31-34可以传送校正或检测错误的两个比特。由于连接31和32围绕y轴反射分别变为连接32和31，正如采用连接33和34以及连接34和33的情况，所以存储器控制器MC为每个连接31，32以及连接33，34设定了相同的占用。因此，传送检测或校正错误的比特的连接31-34的占用相对于围绕y轴反射而获得的两种排列是不变的。这意味着，在几何排列24的两个对齐方式中，连接31-34的占用是相同的。
如果假设连接的占用相对于围绕x轴的反射是不变的，则为了获得检测或校正错误的两个比特，存储器控制器MC为每个连接31，33以及连接32，34设定了相同的占用。
然而，如果假设连接的占用相对于围绕x轴的反射以及围绕y轴的反射是不变的，则连接31-34可以仅仅用于执行一个检测错误的比特或一个校验位。
当然，也可以通过其他的连接传送排列24中检测或校正错误的比特。这些连接应当被选择，以至于每个传送一个检测或校正错误的比特的多个连接相对于该几何排列24的反射和旋转对称对齐方式是不变的。
权利要求
1.用于在电子模块中传输信息的方法，其中电子模块被连接为串联电路，以使得一个电子模块的特殊数量的输入连接与另一个电子模块的特殊数量的输出连接相连，其中在每个电子模块上，将在它的输入侧的第n个输入连接接收的信息传输到它的第n个输出连接，其中以相同的几何排列排列每个电子模块的输入连接和输出连接，其中每个电子模块在它的相同输入连接上接收由在输入侧与之连接的电子模块的相同输出连接传送的特殊信息，而不考虑相应电子模块的输入连接的几何方向相对于在输入侧与相应的电子模块相连的电子模块的输出连接的几何方向。
2.用于在电子模块中传输地址的方法，其中电子模块被连接为串联电路，以至于一个电子模块的特殊数量的输入连接与另一个电子模块的特殊数量的输出连接相连，其中在每个电子模块上，将它在输入侧接收的信息传输到它的输出侧，其中以相同的几何排列排列每个电子模块的输入连接和输出连接，其中每个电子模块在它的相同输入连接上接收由在输入侧与之连接的电子模块的相同输出连接传送的地址，而不考虑相应电子模块的输入连接的几何方向相对于在输入侧和相应的电子模块相连的电子模块的输出连接的几何方向。
3.根据权利要求1的方法，其中每个电子模块在它的相同输入连接上接收由在输入侧与其相连的电子模块的相同输出连接传送的特殊信息，而不考虑相应电子模块的输入连接的几何方向相对于在输入侧和相应电子模块相连的电子模块的输出连接的几何方向是否被反射、旋转、反射并旋转或者既不被反射也不被旋转。
4.根据权利要求1的方法，其中的特殊信息是电子模块的地址。
5.根据权利要求1或2的方法，其中每个电子模块是一列数字存储器的一部分。
6.根据权利要求1的方法，其中几何排列是反射对称和/或旋转对称的，并且其中在该排列的中心区域排列承载该特殊信息的每个电子模块的那些输入连接和输出连接，该中心区域相对于几何排列的反射对称和/或旋转对称对齐方式是不变的。
7.根据权利要求1的方法，其中在初始化阶段，将特殊信息提供给每个电子模块，以至于如果在接收特殊信息的第一组件的输入连接上应用该电子模块特有的特殊信息，则相应的电子模块在它的接收特殊信息的输入连接上接收预先指定的特殊信息，其中考虑组件之间的旋转和/或反射连接。
8.根据权利要求1的方法，其中将通过传送特殊信息的输入连接而被传送到一个电子模块的信息被应用到传送该特殊信息的第一电子模块的输入连接上，以至于不用考虑电子模块的输入连接和输出连接的任何反射和/或旋转连接，并且其中将通过不传送该特殊信息的输入连接而被传送到一个电子模块的信息被应用到不传送该特殊信息的第一电子模块的输入连接上，以便考虑电子模块的输入连接和输出连接的任何反射和/或旋转连接。
9.根据权利要求1的方法，其中，如果特殊信息包括校验位，则通过每个电子模块的中心输入连接或输出连接传送该校验位。
10.根据权利要求1的方法，其中，如果特殊信息包括检测或校正错误的n比特，其中n是自然数，则通过每个电子模块的n个特殊输入连接或输出连接将该特殊信息传送d次，其中d是大于1的自然数，其指定在两个相邻电子模块的连接中要考虑多少个几何排列的反射对称和/或旋转对称对齐方式，并且其中通过每个电子模块的d×n个特殊输入连接或输出连接传送特殊信息，以至于每个电子模块的d×n个特殊输入连接或输出连接的占用相对于将要考虑的几何排列的d个反射对称和/或旋转对称对齐方式是不变的。
11.根据权利要求3的方法，其中，如果特殊信息包括检测或校正错误的n比特，其中n是自然数，则通过每个电子模块没有经过旋转或反射的n个另外的输入连接或输出连接来传送检测或校正错误的n比特。
12.包括若干个电子模块的电子装置，其中电子模块被连接成串联电路以至于一个电子模块的特殊数量的输入连接与另一个电子模块的特殊数量的输出连接相连，其中每个电子模块将它在输入侧的第n个输入连接接收的信息传递到它的第n个输出连接，其中将每个电子模块的输入连接和输出连接排列为相同的几何排列，其中每个电子模块在它的相同的输入连接上接收由在输入侧与之相连的电子模块的相同输出连接传送的特殊信息，而不考虑相应电子模块的输入连接的几何方向相对于在输入侧和相应电子模块相连的电子模块的输出连接的几何方向。
13.包括若干个电子模块的电子装置，其中电子模块被连接成串联电路以至于一个电子模块的特殊数量的输入连接与另一个电子模块的特殊数量的输出连接相连，其中每个电子模块将它在输入侧接收的信息传递到它的输出侧，其中将每个电子模块的输入连接和输出连接排列为相同的几何排列，其中每个电子模块在它的相同的输入连接上接收由在输入侧与之相连的电子模块的相同输出连接传送的地址，而不考虑相应电子模块的输入连接的几何方向相对于在输入侧和相应电子模块相连的电子模块的输出连接的几何方向。
14.根据权利要求12的装置，其中每个电子模块在它的相同输入连接上接收由在输入侧与其相连的电子模块的相同输出连接传送的特殊信息，而不考虑相应电子模块的输入连接的几何方向相对于在输入侧和相应电子模块相连的电子模块的输出连接的几何方向是否被反射、旋转、反射并旋转或者既不被反射也不被旋转。
15.根据权利要求12的装置，其中特殊信息是电子模块的地址。
16.根据权利要求12或13的装置，其中每个电子模块是一列数字存储器的一部分。
17.根据权利要求12的装置，其中几何排列是反射对称和/或旋转对称的，并且其中在该排列的中心区域排列每个电子模块中传送特殊信息的那些输入连接和输出连接，该中心区域相对于几何排列的反射对称和/或旋转对称对齐方式是不变的。
18.根据权利要求12的装置，其中该装置还包括控制设备，其中控制设备占用第一电子模块的输入连接并且在初始化阶段为每个电子模块指定特殊信息，以至于当控制设备将电子模块特有的特殊信息应用到接收特殊信息的第一组件的输入连接时，相应的电子模块在它的接收特殊信息的输入连接接收指定的特殊信息，其中考虑组件之间的旋转和/或反射连接，其中可以向控制设备指定采用何种方式在组件之间反射和/或旋转连接。
19.根据权利要求12的装置，其中控制设备将个别的特殊信息传送到电子模块之一上，通过将该个别的特殊信息应用到传送特殊信息的第一电子模块的输入连接而不用考虑电子模块的输入连接和输出连接的任何反射和/或旋转连接，并且通过将经由不传送该特殊信息的输入连接而传送的信息应用到不传送特殊信息的第一电子模块的输入连接上的一个电子模块，以便考虑针对电子模块的输入连接和输出连接的任何反射和/或旋转连接而被指定给控制设备的信息。
20.根据权利要求12的装置，其中，如果特殊信息包括校验位，则通过每个电子模块的中心输入连接或输出连接而传送该检验位。
21.根据权利要求12的装置，其中，如果特殊信息包括检测或校正错误的n比特，其中n是自然数，则通过每个电子模块的n个特殊的输入连接或输出连接将特殊信息传送d次，其中d是大于1的自然数，其指定了将要考虑几何排列的多少个反射对称和/或旋转对称对齐方式，并且其中通过每个电子模块的d×n个特殊的输入连接或输出连接而传送特殊信息，以至于每个电子模块的d×n个特殊的输入连接或输出连接的占用相对于将要考虑的几何排列的d个反射对称和/或旋转对称对齐方式是不变的。
22.根据权利要求14的装置，其中，如果特殊信息包括检测或校正错误的n比特，其中n是自然数，则通过没有经过旋转的每个电子模块的n个另外的输入连接或输出连接来传送检测或校正错误的n比特。
23.根据权利要求12或13的装置，其中电子模块在结构上是相同的。
24.根据权利要求12或13的装置，其中该装置是存储系统。
全文摘要
在包括一连串电子模块的电路的装置中，每个电子模块在它的输入连接上不改变地将存在的信息循环到它的输出连接。在相同的几何排列中排列每个电子模块的输入连接和输出连接。不考虑一个或多个电子模块的输入连接的几何排列相对于在输入侧上和相应电子模块相连的电子模块的这些输入连接相连的输出连接的几何排列，是否被反射、旋转、反射并旋转或者既不被反射也不被旋转，在输入侧连接的电子模块的相同的输入连接上接收特殊信息，或者通过输入侧连接的电子模块的相同的输出连接传送特殊信息，特别是用来寻址一个电子模块的地址信息。
文档编号G11C8/00GK1941363SQ200610147008
公开日2007年4月4日 申请日期2006年9月27日 优先权日2005年9月27日
发明者S·卡尔姆斯, C·韦斯 申请人:奇梦达股份公司