存储器扇区异常破坏的检测器的制作方法

专利名称：存储器扇区异常破坏的检测器的制作方法
技术领域：
本发明涉及保护非易失性存储器和访问这些存储器的一般领域。
背景技术：
非易失性存储器的主要功能是保证随着时间的流失存储数据，被存 储数据的完整性和这些数据的使用。
非易失性存储器一般提供在存储器扇区中的存储， 一个扇区作为可 被访问用于读或写的最小的实体。 一般来说，专用于存储器扇区管理的 软件程序被用于分配这些扇区。这就是，在这个情况下，关于非易失性 存储器技术的实例以闪存技术的名称为大家所知，其中这个软件被称作
FTL， "Flash Translation Layer"的縮写。
例如类似闪存的非易失性存储器的使用，在芯片卡工业被大家所知。 这样，使用闪存技术的存储器因此嵌入在卡的集成电路中并且用于存储 代码和持久的数据。这种存储器一般是小的，通常几百千字节。这种存 储器具有良好的安全等级，因为它们受益于实施在这个电路上的安全设 备。
实际上，已知通过添加安全设备到集成电路上以保护集成电路的方 法，其中检测器形式的安全设备能够在集成电路的操作中检测异常，例 如频率或操作电压异常，或者甚至可以在集成电路的环境中检测异常， 例如光检测器。这些异常的检测可以作为在集成电路上发生攻击的迹象。
这些检测器因此连接到集成电路的微处理器上以触发可能的动作来 反击，限制或阻止一个攻击，尤其是对本领域的技术人员来说所公知的 对策。
然而，可能发生这样的事情，这些存储器被实施在几乎没有集成检 测器的区域中，或者它们被以一个先前提到的检测器不敏感的特定的方 式攻击。也可能发生这样的事情，为了获得具有增加存储容量的卡，额 外的非易失性存储器被实施在集成电路被保护区域的外边。这样的实施
是有优点的，例如，用于存储私有的程序，这些程序然后可以从微处理 器的程序存储器下载并且运行。
在这些情形下，仍然需要对于用户保证存储数据的机密性和完整性， 尤其当它们是秘密数据时。

发明内容
因此本发明的目的是提供一种新类型的安全设备，使它可能检测在 非易失性存储器上的攻击，尤其在前述的情形下。
因此本发明涉及一种包括链接到可通过扇区访问的至少一个非易失 性存储器的至少一个微处理器的集成电路，特征在于，集成电路包括检 测器，用于发现在所述非易失性存储器中什么时候坏扇区的阈值数目已 经被超出。
因此本发明提供一种用于检测的新类型检测器，具体地， 一种存储 器的降级，能够发信号通知包括存储器的集成电路上的攻击，或者当所 述存储器是附加存储器时在非易失性存储器上的攻击。
扇区用于涉及一组字节。这个术语也可以用于指定页，块，单元等。 实际上，笼统地，存储器的操作参数或操作环境的干扰比通过制造 者使用统计方法一般测量降级的通常速度会产生更大数目的坏扇区。降 级的通常速度一般可以通过用户以每种类型的存储器的技术规范来访
问。例如，一个具有5年保证的128M字节的闪存物理上多于128M字节， 例如140M字节，因为制造者知道使用超过5年的平均速度会产生12M 字节的坏扇区。
本发明增加了非易失性存储器对存储器操作参数的降级的抵抗，例 如由电力供应中突然改变引起的降级，以及环境干扰引起的降级，例如 光子或粒子攻击或由电磁辐射引起的干扰。实际上，可以通过本发明检 测这种干扰导致存储器过早的降级。
概括地，因此本发明能够检测导致存储器容量降级的当前已知或未 知类型的攻击。特别地，本发明能够检测激光发射攻击，该攻击使其能 够对寄存字节的值施加改变，但是同时能导致存储器扇区的异常破坏。 本发明通过观察用信号通知攻击的检测异常破坏，而进行存储器扇区的 物理检测。
根据本发明的检测器能够从本领域技术人员可用的动作中触发一个 动作，尤其是触发重新设置组件，更新将要被拒绝到系统或到用户的信 息，删除存储器中的所有数据，中断读和写访问，等等。
在本发明的一个实施例中，集成电路包括能够在非易失性存储器中 检测坏扇区的检测装置，集成电路另外包括降级寄存器，该寄存器在检 测装置每次检测到坏扇区时递增。
该检测装置优选地使用一个用于管理非易失性存储器的软件程序。
实际上，非易失性存储器需要存储器扇区的好的管理，该存储器扇 区由于降级现象随着时间推移可能变成坏扇区。之后这些坏扇区不能被 读或写。
概括地，存储器管理程序分配扇区并当它们被检测为坏扇区时将它 们标志为坏扇区。
一个坏扇区仅当用户要求访问该坏扇区时才被检测。 这个程序安装在使用非易失性存储器存储和读数据的微处理器中。如果
存储器是一个闪存，所述程序则是前面提到的FTL。
这个实施例也特别地优选，因为它应用这个软件的公知功能，列出 不能再用于读或写访问的坏扇区。因此本发明可以适用于多种不同类型 的存储器管理软件，尤其是关于闪存的。
在实践中，可以在管理软件本身中包括检测装置，或者，间接参考 被管理软件保持的坏扇区的列表。
然而，根据这个实施例，坏扇区在读或写请求已经在所述扇区上产 生之前是未知的。因此不可能实时访问坏扇区的数目。
在本发明的一个实施例中，检测装置包括为坏扇区扫描非易失性存 储器的装置。
这个扫描非易失性存储器的装置允许在扫描后得到更新的坏扇区列表。
考虑到节约资源，可以根据存储器采样计划执行所述扫描。例如， 三个物理上相邻的扇区中只有一个被扫描。
基于应用中有关的可用资源，尤其是电力供应时间，扫描可以被周 期性地和/或被某个事件触发来执行，例如，电路接收电力或处理器活动 性(actMty)缺乏。在后一种情况中，处理器的"不使用的周期"因而
被用于更新坏扇区的数量。
根据本发明的一个特别的特征，降级寄存器被实施在存储器上而不 是被检测器控制的非易失性存储器上。
特别地，这使可以在对相同干扰产生不同反应的存储器上实施本发 明的装置。
根据本发明的另一个特别的特征，至少在降级寄存器中执行完整性 检查。
根据一个优选的特征，检测装置要求发现什么时候阈值数目已经被 超出的操作被执行很多次。
在一个实施例中，阈值数目根据由存储器制造者提供的坏扇区的最 大数目来计算。
检测器然后检测坏扇区的数目是否由于超过一个限制而变得异常。 然而，在攻击仅仅毁坏扇区的一部分的情况下，由于阈值数目没有被超 出，因此不会检测到超出。同样，攻击的发现被延迟。
在本发明的可选择的实施例中，集成电路也包括用于估计非易失性 存储器的用法的装置，并且检测器通过与估计的用法比较发现什么时候 坏扇区的阈值数目被超出。
这样一个变化考虑了存储器的平均降级并且允许它与观察的降级比 较。当观察的降级是异常时，例如当它比平均的降级大时，可以根据本 发明的原则得出已经发生了攻击的结论。
在这个变化的实施例中，降级寄存器使得能够保持坏扇区数目的记 录，并且检测器发现什么时候坏扇区的阈值数目已经被超出，阈值数目 是有区别的并且定义为使用预先确定的数目。
使用的数目可以是被检测的连续使用或者在预先定义的使用数目后 执行检查，例如使用10次。正如可以在下文看到的， 一些用法被使用因 为它涉及许多用法或更多数目的用法。
当根据本发明实施扫描存储器的装置时，存储器的扫描优选地在预 先定义的使用数目的周期后被触发。
集成电路优选地包括使用寄存器，该使用寄存器在每次非易失性存 储器读出或写入后被递增。
可以结合使用类型衡量用法寄存器的递增，例如读或写。
实际上，降级过程可以根据存储器技术而不同。具体地，使用闪存 技术降级的存储器通过读和写降级，而其他类型的非易失性存储器仅通 过写降级。因此读和写这两种使用不产生相同的降级统计。
检测器优选地能够在非易失性存储器的几何部分发现什么时候坏扇 区的阈值数目已经被超出。
在这种情况下，相对于非易失性存储器的几何部分的尺寸定义坏扇 区的阈值数目，并且本发明通过核定坏扇区几何近似的资本而工作。之 后检测到小数目的错误，这些错误在一个新的存储器上可能是不明显的， 但是当与几何近似相关时，允许发现"激光射击"攻击。在这应注意， 存在一些在相同原则上工作的实施例。具体地可能考虑在坏扇区之间估 计近似，以便发现什么时候坏扇区的阈值数目已经超出了给定的近似， 该给定的近似本质上定义了存储器的几何部分。在实践中，从比如存储 器管理程序的数据提取坏扇区的几何近似上的信息。
根据一个实施例，检测器在控制寄存器中触发修改，目的是为了触 发动作而通过微处理器读取。
使用这样一个寄存器周期性地读或当接收电力时触发能够特别应对 的动作是公知的。这样一个寄存器包括例如一些与寄存器链接的检测器 相应的字节，并且当寄存器检测异常时从检测器接收命令来设置相应的 位为1。
在本发明的另一个实施例中，检测器在微处理器中触发动作。
本发明还涉及在具有微处理器的集成电路中通过扇区可访问的非易 失性存储器上检测攻击的技术。该技术包括以下步骤确定在存储器的 坏扇区的数目，比较坏扇区的数目与阈值数目，发现在所述非易失性存 储器中什么时候坏扇区的阈值数目已经被超出，用信号通知攻击。
这样一个方法可以在硬件和/或软件中实施。因此，该方法的各步骤 可以通过计算机程序指令被确定。因此根据本发明的检测器可以被完整 地或部分地实施为软件，这样的检测器甚至花费更低。
因此，本发明还涉及在数据介质上的计算机程序，这个程序可以在 集成电路中实施，这个程序包括适用于实施所述方法步骤的指令。
这个程序可以任何编程语言编写，并且是以源代码、机器代码或源 代码和机器代码之间的中间代码的形式，例如以部分编译的形式，或其 他任何期望的形式。


本发明进一步的特征和优点将参照附图从接下来的描述呈现，这些 附图以严格的非限制性的方式描述实施例。在所述图中
图1是一个芯片卡的示意图，其中优选实施了本发明， 图2是根据本发明的集成电路的第一实施例的示意图， 图3是根据本发明描述在非易失性存储器中检测坏扇区的装置的操 作流程图，
图4是根据本发明集成电路的第二实施例的示意图，
图5是根据本发明描述检测器的操作的流程图，
图6是根据本发明集成电路的可选择实施例的示意图。
具体实施例方式
图1示意性地显示了装配有包括安全区域11的集成电路的芯片卡
10，其中集成了微处理器12，以及通常实施在非安全区域13中的非易失 性存储器14。
尽管图1中的举例说明显示非易失性存储器14在安全区域11外边， 但已经知道本发明也可以在安全区域ll中实施的存储器中来体现。实际 上，本发明允许例如攻击的检测不被集成在安全区域ll中的安全设备检 测，或者使用不同的安全设备执行双检测。
非易失性存储器14管理通常在管理程序15的帮助下执行。管理程 序15可以如示出的在安全区域11内实施，或在区域11夕卜。
在非易失性存储器14是闪存的情况下，管理软件15 (FTL， Flash Translation Layer的縮写)通常转换微处理器的指令为闪存兼容格式。
一般来说，安全区域11具体地被能够检测异常操作或环境情况的安 全检测器保护。这个可以包括监视电路时钟频率的频率检测器，检测在 供应电压中异常的电压检测器，检测是否集成电路被打开情况的光检测 器，温度检测器，钝化检测器等等。
然而这些检测器不是一般地实施在打算作为补充的非易失性存储器
14中。随后这些非易失性存储器14不是被传统的检测器保护。
图2描述了根据本发明的集成电路。这个集成电路包括安全区域11 和在这个安全区域外的非易失性存储器14。
除了微处理器12外，安全区域11包括非易失性ROM存储器21和 非易失性RAM存储器22。
根据本发明，能够在非易失性存储器14中发现什么时候坏扇区的阈 值数目被超过的检测器20被集成在电路中。检测器20优选地被集成在 安全区域11中，例如在控制存储器14管理程序15的微处理器12的内 部存储器中。如图2所示，检测器20也可以集成在安全区域11夕卜，例 如在存储器14管理软件15内。
例如，这样一个检测器的操作可以通过当电路接收到电力、或基于 每个读或写请求、或者基于每个存储器扇区删除请求时被触发。
根据图2描述的第一实施例，这里显示在安全区域11外的管理程序 15，包括在非易失性存储器14中检测坏扇区的装置，并且检测器20为 了发现在存储器14中的坏扇区的数目链接到管理程序15。
闪存管理软件包括例如通过由每个读或写请求触发例程的方式，检 测用于存储写入数据或用于读数据的由管理程序规定的扇区完整性的装 置。在这个情况下，扇区的操作是有缺陷的，有问题的扇区被放置在坏 扇区列表中和/或从可访问的扇区列表中删除。
可能根据本发明利用这样的检测装置，以当每次坏扇区被检测时， 触发在称作降级索引23中的一个增加。
需要注意，也可以使用存储器管理软件15来发现坏扇区的几何定位。 这个定位在考虑到坏扇区近似的情况下，检测器能够发现什么时候坏扇 区的阈值数目己经被超出时是有用的。
图3是结合图2所示实施例的框架内的降级寄存器23，描述了根据 本发明检测在非易失性存储器中坏扇区的装置的操作。
在第一步骤期间，管理软件15接收指令A0。比如这个指令AO是在 存储器14中读或写数据D。在步骤Al期间，管理程序15将这个指令转 换为与存储器14格式兼容的格式AO[D,Sec]，用于在扇区Sec中读或写 数据D。
之后执行步骤A2，其中执行了扇区检查。如果扇区被发现是可操作
的(情况O)，则在步骤A3执行读或写指令A0[D,Sec]。
如果扇区被发现是有缺陷的(情况N)，信息被发送到管理程序用于
更新步骤A4。这个更新步骤可以包括修改存储在管理程序中的存储器的
虚拟图像，例如，FTL。在这种情况，坏扇区被放在黑列表上，并且不会
再用于在步骤Al中通过FTL的存储地址分配。
与管理程序通信的坏扇区的检测平行，降级存储器23在步骤A2'递增。
在每个读和写程序前执行的控制例程中，用于这个递增的命令优选 在与步骤A2中的坏扇区的检测通信对应的命令之后。
降级寄存器23可以被物理地实施在存储器14管理程序15中，例如， 在FTL中。降级寄存器23可以包括用于测试类型的寄存器23，当寄存 器被装载时，列出其中非易失性存储器的坏扇区的数目，区别在于它的 内容可以被修改和访问。
如所示的，降级寄存器23也可以实施在被检测器20定义的特定实 体中。
也可以提供多个实施在集成电路的一些区域中的降级寄存器23，保 证服务检测器20的数据冗余。
集成电路也优选地包括估计非易失性存储器14用法的装置。
可以包括实施降级寄存器23,除了能够当坏扇区在步骤A2被检测 到时寄存坏扇区数目上的递增，还能够保持相应于步骤A3的用于至少两 个应用的坏扇区数目的记录。在图3上这个实施用虚线表示。这个虚线 举例说明坏扇区数目的寄存，即使当这些扇区中没有一个扇区在存储器 14的使用中被检测。
当从寄存器23提取信息时，检测器20会观察两个坏扇区数目之间 的差。随后这个差会与阈值数目比较。
然后可以通过记录用于两个或更多连续使用的坏扇区的数目，来检 测什么时候坏扇区的数目随着存储器的每次使用而增加。特别地，这种 情况示出什么时候存储器正在毁坏。这里优选地设置了一个低阈值数目。
用法估计也可以如图3虚线例示的那样被实施，通过基于每次读或
写操作来触发使用寄存器24递增。与这样一个递增相应的命令优选地跟
在与控制例程的步骤A2 (情况O)中扇区的正确操作的检测相应命令之 后。
这些命令可以跟着一个读或写请求，例如，在A1步骤期间，不考虑 控制例程。
也可以根据指令的本性衡量寄存器24的递增，例如读或写。实际上， 在某些类型的存储器中，写操作可能比读操作更降级存储器。因此，在 寄存在用法寄存器24值的范围内，将要根据本发明被使用来量化与异常 降级相比较的平均降级。因此当递增用法寄存器24时考虑降级上的差异 是可取的。
在一个相似的表示降级寄存器23的方式中，这样的用法寄存器24 可以被物理地实施在集成电路的各个部分，特别地在FTP15的层级，或 在定义检测器20的实体的层级。
在实施寄存器24的情况下，使它能够计算使用，关于使用的数目可 能周期性地触发检测器20的操作。可能考虑，例如，有时信用卡被退回 授权的情况下，仅每10个使用、每10个用于写的使用，或甚至每IOO 个用于读的使用就启动存储器的检查。触发频率可以根据存储器的尺寸、 期望的应用和可用的资源来调整。
通过使用这样的用法寄存器24，例如，也可以容易地每IO个写操作 仅触发坏扇区数目的寄存，因此每IO个使用执行有差别的检查。这个实 施可能不保存坏扇区数目的绝对值，并且，例如每IO个使用后重新设置 降级寄存器为零。因此使实施更容易。
此外，根据本发明的原则，有差别检查的性能可以发现可能的坏扇 区数目的减少，从而发信号通知异常行为(例如由于特洛伊程序的存在)， 因此触发动作。
从上述可以看出，在本发明的框架中，降级寄存器23的结构和操作 可以改变，如同检测器20的触发策略可以改变。
本发明进一步的实施例可以包括有规则地或有选择地触发非易失性 存储器14的扫描。 一个实施例的例子是图4描述的示意图，其中实体定 义检测器20是为了扫描存储器14寻找坏扇区直接链接到存储器14。为
了执行这个扫描，可以使用简单的完整性检查，例如ECC (Error Code Correction的缩写)、在扇区中存在的数据、当数据没有完成时触发降级 寄存器的递增。
扫描可以是彻底地或者依照采样过程执行，随着每个扫描执行随机 地或者可预测地检验存储器扇区14的采样。
触发频率和扫描执行的频率可以依照集成电路的资源、提供的频率 等等而改变。
特别地，这样的扫描可以在集成电路配置有时间管理时及时周期性 地执行。可以考虑这样一个实施，例如在SIM卡的集成电路中，电力供 应是持续的并且其中数据处理资源和时隙是规则可用的。
也可以考虑在每一次存储器14的写或读请求被接收时执行扫描。对 于这样的实施，在处理资源方面的消耗很大，可能涉及特定的应用。
通过使用用法寄存器24，可能在一定数目的使用后触发扫描，例如， 每100个使用后触发扫描。
这个实施的优点在于，扫描后，精确地获知执行扫描时的坏扇区。 当存储器14管理程序15被使用时(其中当有关的扇区Sec被请求用于 读或写并且同时检测为坏扇区时， 一般仅更新坏扇区Sec)，不一定出现 这样的情况。因此不被请求的坏扇区可以保持不被注意。
然而，在信用卡的集成电路上不容易执行这样的扫描，其中电力供 应周期是稀少的并且短。在这个情况下，优选地使用管理软件15。
为了将本发明在具有两个前述例子的中间使用水平的集成电路中实 施，对于检测器20可以在每次集成电路接收到电力时触发存储器14的 扫描。
图5描述了检测器20的操作，检测器20具有发现什么时候坏扇区 的阈值数目已经被超出的功能。
检测器20至少包括在步骤Bll中读降级寄存器23的装置和在步骤 B13中将寄存器23的值与阈值数目S比较的装置。
这些读装置Bll和比较装置B13的触发与检测器20的触发相应，在 前边己经看到当集成电路配置有时间管理时、当集成电路接收电力时、 在启动或检查例程的上下文中时等等，可以周期性地执行读装置Bll和
比较装置B13的触发。概括地，根据本发明的检测器20的操作可以被任
何本领域技术人员所知的发明触发，以触发检测器的操作。
可以理解，对于将在管理软件15中或在定义检测器20的实体上实 施的降级寄存器23，从降级寄存器23可以被检测器20读取而可访问时 情况是相同的，检测器20包括比较装置B13。
已经看到，降级寄存器23可以被设计为能够在一些使用的范围内保 持坏扇区数目的记录。在这样的情况下，比较装置B13将能够在同时发 生的或被给定使用的数目分隔的两个使用间比较坏扇区的数目，或者甚 至比较改变成例如IO个连续的使用。如果发生攻击，实际上对于从一个
使用到下个使用的坏扇区数目的区别可以保持规律或者增加。
使用寄存器24在图5中用虚线举例说明。包括读取寄存器24来发 现关于与降级寄存器23中读出的值相关的使用的数据。然后，比较装置 比较依照在阈值Sp4]的寄存器24的值和依照寄存器24的值的降级寄存器 23同的值。
当寄存器23的值比阈值S (情况N)低，检测器被置于等待的BIO。
当寄存器23的值比阈值S高(情况0)，检测器20发现阈值已经被 超出。这个发现B14可以包括直接发信号通知微处理器12这个事件，微 处理器12然后触发动作，尤其是对策。
当操作不是直接的，例如，当检测器20的操作是在当集成电路接收 到电力时被触发，而不考虑微处理器12运行的程序，这个发现可以包括 递增控制寄存器。
图6描述了集成电路，其中，控制寄存器60被实施。该控制寄存器 60至少链接到检测器20，但是更通常地链接到多个检测器，每个检测器 能够修改一位的值。这个控制寄存器60被微处理器12有规则地或在特 定事件期间读取。这个控制寄存器60的读取频率和它的触发可以改变， 并且不直接包括在本发明的范围内。
除了所示的本发明说明性的实施例，最终根据权利要求书中限定的 本发明原理的各种实施例也是可行的。
权利要求
1、集成电路，包括链接到可通过扇区访问的至少一个非易失性存储器[14]的至少一个微处理器[12]，其特征在于，所述集成电路包括检测器[20]，用于发现什么时候在所述非易失性存储器[14]中的坏扇区的阈值数目已经超出。
2、 如权利要求1所述的集成电路，其特征在于，所述集成电路包括 能够在非易失性存储器[14]中检测坏扇区的检测装置，还包括降级寄存器 [23],所述降级寄存器在检测装置每次检测到坏扇区时递增。
3、 如权利要求2所述的集成电路，其特征在于，所述检测装置使用 软件程序[15]管理非易失性存储器[14]。
4、 如权利要求2所述的集成电路，其特征在于，所述检测装置包括 用于执行非易失性存储器的扫描来査找坏扇区的装置。
5、 如权利要求4所述的集成电路，其特征在于，所述扫描根据存储 器采样计划[14]执行。
6、 如权利要求4和5任一个所述的集成电路，其特征在于，所述扫 描周期性地和/或在每次特定事件发生时执行。
7、 如权利要求2到6任一个所述的集成电路，其特征在于，至少降 级寄存器[23]实施在存储器上而不是在检测器[20]的控制下的非易失性存 储器[14]上。
8、 如权利要求2到7任一个所述的集成电路，其特征在于，至少在 降级寄存器[23]上执行完整性检查。
9、 如权利要求l到8任一个所述的集成电路，其特征在于，需要发 现什么时候阈值数目被超出的操作被执行多次。
10、 如前述权利要求任一个所述的集成电路，其特征在于，根据存 储器制造商提供的坏扇区的最大数目来计算所述阈值数目。
11、 如前述权利要求任一个所述的集成电路，其特征在于，集成电 路包括估计非易失性存储器[14]的使用的装置，检测器[20]通过与估计的 使用比较来发现什么时候坏扇区的阈值数目己经被超出。
12、 如权利要求2和ll所述的集成电路，其特征在于，降级寄存器 [23]可能保持坏扇区的数目的记录，并且检测器[20]发现什么时候坏扇区 的阈值数目已经被超出，所述阈值数目是有区别的并且定义为预先确定 的使用量。
13、 如权利要求4和11所述的集成电路，在预先确定的使用量后触 发存储器[14]的扫描。
14、 如权利要求ll所述的集成电路，其特征在于，所述集成电路包 括使用寄存器[24]，所述使用寄存器在每次非易失性存储器[14]被用于写 和/或读时递增。
15、 如权利要求14所述的集成电路，其特征在于，根据使用的类型 来衡量使用寄存器[24]的递增。
16、 如前述权利要求任一个所述的集成电路，其特征在于，检测器[20] 能够在非易失性存储器[14]的几何部分发现什么时候坏扇区的阈值数目 已经被超出。
17、 如前述权利要求任一个所述的集成电路，其特征在于，检测器[20] 在控制寄存器[60]中触发修改，针对触发动作，微处理器[12]将读取控制 寄存器[60]中的修改。
18、 如权利要求1到16任一个所述的集成电路，其特征在于，检测 器[20]在微处理器[12]中触发动作。
19、 在具有微处理器[12]的集成电路中检测在可通过扇区访问的非易 失性存储器[14]上的攻击的方法，其特征在于，包括以下步骤确定在非易失性存储器[14]中的坏扇区的数目， 将坏扇区的数目与阈值数目比较，发现什么时候在所述非易失性存储器[14]中的坏扇区的阈值数目已 经被超出。
20、 计算机程序，包括当所述程序被集成电路运行时，执行如权利 要求19所述的攻击检测方法的步骤的指令。
全文摘要
存储器扇区异常破坏的检测器。本发明涉及一种包括链接到可通过扇区访问的至少一个非易失性存储器[14]的至少一个微处理器[12]的集成电路。该集成电路包括检测器[20]，用于发现在所述非易失性存储器[14]中什么时候坏扇区的阈值数目已经被超出。
文档编号G11C16/34GK101341548SQ200680046589
公开日2009年1月7日 申请日期2006年12月12日 优先权日2005年12月13日
发明者C·阿诺克斯, N·费伊特 申请人:格姆普拉斯公司