专利名称：用于传送存储器时钟信号的方法和电路的制作方法
技术领域：
本发明一般涉及用在电子设备中的时钟信号。具体地，本发明 的实施例涉及用在存储设备中的时钟信号。
背景技术：
现代计算机系统 一 般包括可以被诸如处理器或存储器控制器 的控制设备存取和/或控制的存储设备。在一些情况下，存储设备可 以以比控制设备的内部时钟速度更高的速度来执行操作。在存储设 备以比控制设备的时钟速度更高的速度执行操作的情况下，控制设 备可以使用内部时钟来产生更快的时钟信号，诸如频率为控制设备 所使用的内部时钟频率的两倍的双频时钟信号。接下来，可以通过 控制设备将所产生的双频时钟信号提供给存储设备，然后，存储设 备可以使用所产生的双频时钟信号来执行必要的操作。使用双频时钟信号的存储设备所执行的操作可以包括存储器存取操作。例如，如果存储i殳备是双倍数据速率(DDR)类型的存 储设备，则该存储设备可以在由控制设备提供的双频时钟信号的上 升沿和下降沿上都4丸行读和写4乘作。存4诸器存取还可以包括存储器 地址的纟敫活或更新。存储设备还可以使用双频时钟信号读取来自控制设备的命令 数据和地址数据，并且为存储设备中的控制电路提供定时。在一些 情况下，存储设备可能不会像所执行的存储器存取操作那样频繁地_接收命令和地址数据。例如，虽然可以在双频时钟信号的上升沿和 下降延上都可以^丸行存储器存取4乘作，但是在双频时钟信号的相间 隔上升沿上(例如，以控制设备的内部时钟信号的频率)，存储设 备仅可以读取来自控制设备的命令和地址凄t据。因此，虽然存4诸i殳 备可以使用双频时钟信号来处理命令数据和地址数据，但是存〗渚i殳 备并不能在双频时钟信号的每个沿处都接收命令数据和地址数据。通常，以较高速度操作的电路(例如，使用双频时钟信号的存 储设备)消耗更多的功率。因此，在如上所述的存储设备中，当使 用双频时钟信号处理命令数据和地址数据时，存储设备可能消耗更 多的功率。然而，当不像执行读才乘作和写才喿作那样频繁地接收存储 设备中的命令数据和地址数据时，使用双频时钟信号来处理命令凄t 据和地址数据以及为存储设备中的控制电蹈4是供定时可能是不必 要的。因而，使用双频时钟信号来处理命令数据和地址数据可能会 不必要地消耗存储设备中的功率。在一些情况下，例如，在存储设 备被用作电池供电设备(例如，作为嵌入式系统的一部分)中的情 况下，这样增加的功耗可能是不想要的。此外，在一些情况下，^f吏用双频时钟信号来处理命令数据和地 址数据可能会给在存储设备和控制i殳备之间传送命令数据和地址 数据带来不必要的定时需求。例如，使用双频时钟信号来处理命令 数据和地址数据可能会给控制设备和存储设备(传送和接收命令数据和处理教:据)中的电^各带来不i"更的i殳计约束(例如，i殳计用于4交 高速度传输的电路可能花费更高)。因此，需要能够为存储设备提供时钟信号的改进方法和装置。 发明内容本发明的实施例一般地提供了 一种用于传送和接收时钟信号的方法和装置。在一个实施例中，该方法包括在存〗诸设备处4妄收 第一时钟信号和第二时钟信号。第一时钟信号的频率可以小于第二 时钟信号的频率。上述方法进一步包括使用第二时钟信号执行两 种或更多种数据存取操作。上述两种或更多种数据存取操作之一可 以包括读操作，以及上述两种或更多种数据存取4喿作之一可以包括 写操作。该方法还包括使用第一时钟信号执行命令处理操作。
为了可以更详细地理解本发明的上述特征，将结合实施例详细 描述本发明以上所述的特征，其中一些实施方式在附图中给出。然 而，应当注意，附图仅描述了本发明的典型实施例，因此并不能认 为限制其范围，本发明可以包括其它同等效果的实施例。图1是示出了根据本发明的一个实施例的包括存储器和控制设 备的系统的框图；图2是示出了根据本发明的一个实施例的用于在存储设备处接 收时钟信号的处理的流程图；图3是示出了根据本发明的一个实施例的向存储设备提供时钟 信号的处理的流程图；图4是示出了根据本发明的一个实施例的读操作的时序图；以及
具体实施方式
接下来，将参考本发明的实施例。然而，应理解，本发明并不限于具体描述的实施例。而是，无i;仑是否涉及不同实施例，预计以 下特征和元件的任意组合能够实施和实现本发明。此外，在各种实 施例中，本发明提供了许多优于现有技术的优点。然而，虽然本发 明的实施例可以实现优于其他可能的解决方案和/或优于现有4支术 的优点，但是无论特定的优点是否是通过给定的实施例来实现的， 都不用于限于本发明。因而，以下方面、特点、实施例和优点仅是 示例性的，除非明确表示，否则不认为是权利要求的要素或限制。本发明的实施例一般地提供了 一种用于传送和接收时钟信号的方法和装置。在一个实施例中，该方法包括在存储设备处接收第一时钟信号和第二时钟信号。第一时钟信号的频率可以小于第二时钟信号的频率。该方法进一步包括使用第二时钟信号4丸行两种 或更多种数据存取操作。上述两种或更多种数据存取操作之一可以 包括读4乘作，以及上述两种或更多种lt据存取才喿作之一可以包括写 操作。该方法进一步包括4吏用第一时钟信号执行命令处理操作。 在一个实施例中，该方法还包括〗吏用第一时钟信号4矣收用于命令 处理<操作的命令凄t据和地址数据。如上所述，以较高速度操作的电路一般会消耗较多功率来执行 操作。在一些情况下，通过使用第一时钟信号(具有低于第二时钟 信号的频率的频率)而不是第二时钟信号来执行命令处理操作，存 储设备可以消耗较少功率来执行操作，而仍然使用第二时钟信号来 以第二时钟信号的较高频率执行数据存取操作。此外，通过使用第一时钟信号来以第 一 时钟信号的较低频率接收用于命令处理操作 的命令数据和地址数据，可以减少用于传送命令数据和地址数据的定时需求(例如，比使用第二时钟信号的较快频率更慢地传送命令
数据和地址数据可能更简单)，从而，降低了用于传送或接收命令 数据和地址数据的电路的成本。图1是示出了才艮据本发明的 一个实施例的包括存储设备110和控制设备102的系统100的框图。以下描述提供了可以在系统110 内使用的示例性控制设备102和存储设备110。以下描述还^是供了 对控制i殳备102和存々者i殳备110之间的4妄口 150、控制i殳备102和 存储设备110的组件、以及在控制设备102和存储设备110之间执 行的数据存耳又(例如，读和写)的相克述。在本发明的一个实施例中，控制^殳备102可以包括处理器、存 储器控制器、或任何其他设备。存储设备110还可以包括任何类型 的存储设备。例如，在一个实施例中，存储设备可以是易失性存储 设备，诸如动态、随机存取存储器(DRAM)设备。在存储设备110 是DRAM设备的情况下，DRAM可以是双倍数据速率(例如，DDR、 DDR1、 DDR2、或图形类DDR)类型的存储i殳备，包4舌由电子元 件工业Jf关合会(JEDEC ) LP-DDR同步动态随才几存耳又存4诸器 (SDRAM)规范所规定的低功率型(LP-DDR )存储设备。如所述，控制设备102可以通过存储器接口 150连接至存储设 备110。如上所述，在本发明的一个实施例中，存^f诸器4矣口 150可 以包括符合JEDEC LP-DDR SDRAM规范的接口 。存储器接口可以 包括由控制设备102 ^是供给存储设备110的信号152、以及由存储 设备110提供给控制设备102的信号154。由控制设备102提供的 信号152可以包括第一时钟信号(CLKlx)、第二时钟信号(WDQS—RCLK2x )、命令和地址信号(COMMAND/ADDRESS )、 以及写数据信号(DQ)。由存储设备110提供的信号154可以包括 读时钟信号(RDQS2x)和数据信号(DQ)。尽管参考单独的读信 号154和写信号152进行描述，但是可以使用同一条数据总线线路(DQ)来实现本发明的实施例。在一些情况下，在4使用单一数据 总线线路DQ的情况下，通过数据总线线路DQ不能同时执行读操 作和写操作。以下参考在存储设备IIO中的读操作和写操作的定时 来更加详细地描述通过接口 150传送的信号的使用。可以将存储设备110中的数据存储在存储阵列120中。在从存 储阵列120中读取数据或将数据写入存储阵列120的过程中，数据 路径122可以用于发送在存储设备110内的数据。例如，在将数据 从控制设备102写入存储设备110的过程中，存储设备110可以接 收写命令和写地址。存储设备110可以在状态机118中处理写命令。 在一个实施例中，可以经由数据输入緩冲器116串行接收用于写命 令的写数据，在串行到并行转换器128内将写数据从串行转换为并 行，然后经由数据路径122将其写入写地址处的存储阵列122。同样，在将数据从存储设备110读取到控制设备102的过程中， 存储设备110可以接收读命令和读地址。存储设备110可以在状态 118中处理读命令。可以从读地址处的存储阵列120中检索出将被 读取的数据。在一个实施例中，可以并行检索读数据，并且经由数 据路径122将其发送至并行到串行转换器124。然后，可以将串行 读取的数据从并行到串行转换器传送至用于将读数据发送至控制 设备102的离线驱动器(off-chip driver, OCD ) 126。以下将参考图2-5来描述使用通过接口 150传送的时钟信号来 在控制设备102和存储设备110之间执行的数据传送。提供和接收用于数据存取的时钟信号在本发明的一个实施例中，为了通过接口 150来同步命令、地址、和数据的传送，控制设备102可以将多个时钟信号(例如，第一时钟信号和第二时钟信号)提供给存储设备110。如上所述，通 过将具有第一频率的第一时钟信号和具有第二频率(高于第一频
率)的第二时钟信号提供给存储设备110，通过使用第一时钟信号 接收和处理命令和地址、而在读才喿作和写才喿作期间通过使用用于数据传送的第二时钟信号维持高数据传送速率，存储设备110可以节 约功率。在第二时钟信号用于控制设备102和存储设备110之间的 单数据速率(SDR)传送信息的情况下，可以在第二时钟信号的上 升沿上，在控制i殳备102和存々者i殳备110之间传送用于给定命令的 数据。在第二时钟信号用于双倍数据速率(DDR)传送信息的情况 下，在第二时钟信号的上升沿和第二时钟信号的下降沿上都可以传 送用于给定命令的数据。图2是示出了根据本发明的一个实施例的用于在存储设备110 处接收时钟信号的处理200的流程图。处理200可以在步骤202处 开始，在该步骤，接收具有第一频率的第一时钟信号。如图1所示， 可以通过第一时钟緩沖器112 (CLK緩冲器)接收第一时钟信号 (CLKlx)。在步骤204，可以接收具有第二频率的第二时钟信号。 第二频率可以大于第一频率。如图1所示，可以通过第二时钟緩沖 器114 ( WDQS緩沖器)接收第二时钟信号(WDQS_RCLK2x )。在步骤206,可以1吏用第一时钟信号以第一频率4妄收命令和地 址凄t据，以及在步,骤208，第一时^H言号可以用于以第一频率处理 命令和地址数据。如图1所示，可以通过命令/地址总线接收命令和 地址，并提供给状态机118和存储阵列120。在第一时钟緩冲器处 接收的第一时钟信号可以提供给状态机118,其中，第一时钟信号 用于处理所接收的命令和地址数据。如上所述，通过使用具有较低 频率的第一时钟信号来接收和处理命令和地址数据，存储设备110 可以节约功率。在步骤210,可以使用第二时钟信号来执行包括，例如，读操 作和写操作的数据存取操作。例如，对于写操作，在第二时钟緩沖器114处接收的第二时钟信号可以用于在数据输入电路114处接收
数据。对于读操作，在第二时钟緩沖器114处接收的时钟信号可以 作为内部时钟信号(Int_RCLK )传送至离线驱动器电路126，其中， 内部时钟信号用于产生读时钟信号(RDQS2x)。在本发明的一个实 施例中，读时钟信号可以具有与第二时钟信号相同的频率。可以将 读时钟信号提供给控制设备102，并且可以使用读时钟信号将读数 据输出至控制设备102，从而同步被输出的数据。如上所述，通过使用所接收的第二时钟信号来执行读操作和写 操作，存储设备110能够以第二时钟信号所增加的频率来执行读操 作和写才喿作，从而为存储设备IIO提供增加的数据存取速率。此外， 在一个实施例中，如图1所示，存储设备110能够使用第二时钟信 号来执行读操作和写操作，而不使用延迟锁相环路电路或锁相环路 电路在存储设备IIO中产生额外的时钟信号。在一些情况下，通过 在存储设备110省略这样的电路，可以P争低在存储设备110中的功 率消耗。已描述了通过存储设备IIO接收和使用第一时钟信号和第二时 钟信号的处理200,以下将参考图3描述将第一时钟信号和第二时 钟信号纟是供给存储设备110的处理300。图3是示出了根据本发明的一个实施例的用于将来自控制设备 102的时钟信号提供给存储设备110的处理300的流程图。处理300 可以在步骤302处开始，在该步骤，将具有第一频率的第一时钟信 号提供给存储设备110。如图1所示，例如，可以通过时钟发生器 电路106产生第一时钟信号CLKlx，并且通过接口 150被提供。在步骤304,可以将具有第二频率的第二时钟信号提供给存储 设备110。如上所述，第二时钟信号的第二频率可以大于第一时钟 信号的第一频率。在本发明的一个实施例中，如图1所示，可以使 用由时钟信号发生器106产生的相同的时钟信号，在控制设备102
中产生第二时钟信号。例如，可以将来自时钟信号发生器106的信 号提供给锁相环路(PLL)电路108。例如，锁相环路电路108可 以产生第二时钟信号。在本发明的一个实施例中，锁相环^各电路108产生的第二时钟 信号可以具有是第一时钟信号的第一频率的整数倍(例如，整数倍 为两倍或两倍以上)的第二频率。此夕卜，在一个实施例中，由锁相 环路电路10 8产生的第二时钟信号可以与第 一 时钟信号同相。在一 些情况下，通过使第一时钟信号和第二时钟信号彼此维持同相，以 在第 一时钟信号的给定沿上发出的读命令或写命令开始的读操作 和写操作可以与后续的数据传送(例如，数据的读取或数据的写入)同步，其中，后续的数据传送可以在稍后的(第二时钟信号的)整 :数个时钟周期开始。本发明的实施例还可以用于第 一时钟信号和第 二时钟信号彼此并不同相的情况。在步骤308,可以使用第二时钟信号来将数据写入存储设备 110，以同步被写入的数据位。同样，在步-骤310,可以使用第二时 钟信号从存储设备IIO读取读数据。例如，如上所述，第二时钟信 号可以作为来自存储设备110的读时钟信号提供回去，并且用于将 来自存储设备110的数据同步传送至控制设备102。如上所述，通 过使用第二时钟信号的增加频率来执行用于读操作和写操作的数 据传送，可以将存储设备110的数据存取速率维持在高水平。已描述了如何在控制设备102和存储设备110之间*提供和使用 时钟信号，以下将参考图4和图5来描述示出示例性存取操作的时序图。图4是示出了根据本发明的一个实施例的读操作的时序图。如 图所示，读才喿作可以在时间Tl处开始，在此，在第一时^H言号 CLKlx的上升沿，从控制设备102向存储设备110发出读命令。如
列地址选通脉冲(CAS)延迟时间(CL)指定的稍后的某个时间处 (例如，T2),控制设备102可以开始产生具有在时间T3、 T4、 T5、 T6等处出现的时钟沿的第二时钟信号WDQS—RCLK2x。第二时钟 信号可以^皮存^f诸i殳备IIO接收，然后如上所述，内部提供为内部时 钟信号Int_RCLK，内部时钟信号可以具有与第二时钟信号相同的 频率，但是相对于第二时钟信号来说会稍微延迟。在由存取时间Uc指定的延迟之后，可以将数据从存储设备110 提供给控制设备。当通过存储设备110 使数据出现在数据总线DQ 上时，可以通过存储设备110产生读时钟信号(RDQS2x)，这表示 数据将从DQ读取。在所示的实例中，在时间T7、 T8、 T9等处提 供读凄史据。此外，如所述，可以通过内部时钟信号Int—RCLK产生 读时钟信号。因而，在本发明的一个实施例中，读时钟信号可以仅 是控制设备102提供的第二时钟信号的延迟形式。在一些情况下， 如上所述，通过仅延迟第二时钟信号来获得读时钟信号(例如，没 有使用PLL或DLL电路)，可以降低在存储设备110内的功率消耗， 同时同步在存储设备110和控制设备102之间的数据传送。图5是示出了根据本发明的一个实施例的写操作的时序图。如 所示，写才喿作可以在时间Tl处开始，在该时间，在第一时钟信号 (CLKlx )的上升沿，将写命令从控制设备102传送至存储设备110。 在由写延迟时间(WL)表示的稍后时间(T2)，可以开始将写^t据 从控制设备102传送至存储设备110。如所示，在时间T2、 T3、 T4、 T5等，控制设备102可以在第二时钟信号的每个上升沿和下降沿 上，将第二时钟信号(WDQS—RCLK2x)提供给存储设备110,同 时在数据总线DQ上传送一位数据。在本发明的一个实施例中，如图4和图5所示，第一时钟信号 可以在系统100操作的同时产生并提供给存储设备110 。然而，对 于第二时钟信号，在一个实施例中，当读才喿作或写才喿作正被执行时，
可以仅将第二时钟信号提供给存储设备110。例如，当没有4丸行读操作或写操作时，控制设备102可以维持用于以高阻状态(High-Z ) 传送第二时钟信号的连接。同样，在一个实施例中，当没有^l行读 操作或写才喿作时，控制设备102可以不使用锁相环3各电路108来产 生第二时钟信号，从而节约在控制设备102中的功率。可选地，控 制设备102可以使用锁相环路电路108来不断地产生第二时钟信 号。此外，在一个实施例中，可以将第二时钟信号不断地^是供给存 储设备110。如上所述，本发明的实施例一般地^是供了 一种用于发送和接收 时钟信号的方法和装置。在一个实施例中，该方法包括在存储3殳 备处接收第一时钟信号和第二时钟信号。第一时钟信号的频率可以 小于第二时钟信号的频率。该方法进一步包括使用第二时钟信号 执行两种或更多种数据存取操作。上述两种或更多种数据存取操作 之一可以包括读^乘作，以及上述两种或更多种数据存耳又才喿作之一可 以包括写操作。该方法还包括使用第一时钟信号才丸行命令处理才喿 作。虽然前述是本发明的实施例，但是可以在不脱离本发明的基本 范围的情况下设计本发明的其它或者进一步的实施例，本发明的范 围是由权利要求限定的。
权利要求
1.一种用于传送时钟信号的方法，所述方法包括在存储设备处接收第一时钟信号和第二时钟信号，其中，所述第一时钟信号的频率小于所述第二时钟信号的频率；使用所述第二时钟信号执行两种或更多种数据存取操作，其中，所述两种或更多种数据存取操作中的至少一个包括读操作，以及，所述两种或更多种数据存取操作中的至少一个包括写操作；以及使用所述第一时钟信号执行命令处理操作。
2. 根据权利要求1所述的方法，进一步包括使用所述第二时钟信号执行读操作，其中，在由所述第 二时钟信号产生的读时钟信号的上升沿和下降沿提供单独的 读凄t据；以及使用所述第二时钟信号执行写操作，其中，在所述第二 时钟信号的上升沿和下降沿接收单独的写数据。
3. 根据权利要求2所述的方法，进一步包括由所述第二时钟信号产生所述读时钟信号，其中，所述 读时钟信号具有匹配于所述第 一 时钟信号的频率的频率。
4. 根据权利要求3所述的方法，其中，不用锁相环3各电路来产生 所述读时4M言号，以及，不用延迟锁相环^各电3各来产生所述读时钟信号。
5. 根据权利要求1所述的方法，其中，所述第二时钟信号的频率 是所述第一时钟信号的频率的两倍。
6. 根据权利要求1所述的方法，其中，接收所述第一时钟信号和 所述第二时钟信号的所述存储设备是动态随机存取存储器(DRAM )存储设备。
7. 根据权利要求1所述的方法，其中，通过低功率、双倍数据速 率(LP-DDR)接口来接收所述第一时钟信号和所述第二时钟信号。
8. 根据权利要求1所述的方法，进一步包括使用所述第 一 时钟信号接收用于所述命令处理操作的命 令数据和地址数据。
9. 一种用于向存储设备4是供时钟信号的方法，所述方法包括向所述存储设备提供第一时钟信号和第二时钟信号，其 中，所述第一时钟信号的频率小于所述第二时钟信号的频率；使用所述第一时钟信号向所述存储设备提供命令数据；使用所述第二时钟信号对所述存储设备执行读操作；以及使用所述第二时钟信号对所述存储设备执行写操作。
10. 根据权利要求9所述的方法，其中，当使用所述第二时钟信号 执行所述读操作时，在由所述第二时钟信号产生的读时钟信号 的上升沿和下降沿读取单独的读数据，以及，当使用所述第二 时钟信号执行所述写操作时，在所述第二时钟信号的上升沿和 下降沿写入单独的写^t据。
11. 根据权利要求10所述的方法，其中，所述读时钟信号的频率匹配于所述第二时钟信号的频率。
12. 根据权利要求11所述的方法，其中，所述读时钟信号不是通 过锁相环路电路由所述第二时钟信号产生的，以及，所述读时 钟信号不是通过延迟锁相环路电^各由所述第二时钟信号产生 的。
13. 根据权利要求9所述的方法，其中，所述第二时钟信号的频率 是所述第一时钟信号的频率的两倍。
14. 根据权利要求9所述的方法，其中，所述存储设备是动态随机 存取存储器(DRAM)存储设备。
15. 根据权利要求9所述的方法，其中，通过低功率、双倍数据速 率(LP-DDR)接口来提供所述第一时钟信号和所述第二时钟信号。
16. —种存储设备，包括存储阵列；与控制i殳备的4妻口；以及电^各，纟皮配置为经由所述接口接收第 一时钟信号和第二时钟信号，其 中，所述第一时钟信号的频率小于所述第二时钟信号的频 率；使用所述第二时钟信号#1行两种或更多种数据存取 才乘作，其中，所述两种或更多种^:据存取4乘作中的至少一个包括从所述存储阵列读取数据的读操作，以及，所述两 种或更多种数据存取4喿作中的至少 一个包括将凄t据写入所述存储阵列的写操作；以及使用所述第一时钟信号^丸行命令处理才乘作。
17. 根据权利要求16所述的存储设备，其中，所述电路进一步被 配置为使用所述第二时钟信号执行读操作，其中，在由所述第 二时钟信号产生的读时钟信号的上升沿和下降沿纟是供单独的 读数据；以及使用所述第二时钟信号执行写操作，其中，在所述第二 时钟信号的上升沿和下降沿接收单独的写数据。
18. 根据权利要求17所述的存储设备，其中，所述电路进一步被 配置为由所述第二时钟信号产生所述读时钟信号，其中，所述 读时钟信号具有匹配于所述第 一时钟信号的频率的频率。
19. 根据权利要求18所述的存储设备，其中，不用锁相环路电路 来产生所述读时钟信号，以及，不用延迟锁相环路电路来产生所述读时钟信号。
20. —种设备，包括与存储设备的接口；以及电^各，；故配置为经由所述接口向所述存储设备提供第 一 时钟信号和 第二时钟信号，其中，所述第一时钟信号的频率小于所述 第二时钟信号的频率；使用所述第一时钟信号向所述存储设备提供命令数据；使用所述第二时钟信号对所述存储设备执行读操作；以及使用所述第二时钟信号对所述存储设备执行写操作。
21. 根据权利要求20所述的设备，其中，当使用所述第二时钟信 号执行所述读操作时，在由所述第二时钟信号产生的读时钟信 号的上升沿和下降沿读取单独的读数据，以及，当使用所述第 二时钟信号执行所述写操作时，在所述第二时钟信号的上升沿 和下降沿写入单独的写|丈据。
22. 根据权利要求21所述的设备，其中，所述读时钟信号的频率 匹配于所述第二时钟信号的频率。
23. 根据权利要求22所述的设备，其中，所述读时钟信号不是通 过锁相环路电路由所述第二时钟信号产生的，以及，所述读时 钟信号不是通过延迟锁相环路电路由所述第二时钟信号产生 的。
24. —种存储设备，包括用于存储数据的装置；用于连接控制设备的接口装置；以及电i 各，^皮配置为经由所述接口装置接收第 一时钟信号和第二时钟信 号，其中，所述第一时钟信号的频率小于所述第二时钟信 号的频率； 使用所述第二时钟信号执行两种或更多种数据存取 操作，其中，所述两种或更多种数据存取操作中的至少一个包括从所述用于存储数据的装置读取数据的读纟喿作，以 及，所述两种或更多种数据存取操作中的至少 一 个包括将数据写入所述用于存储数据的装置的写操作；以及 使用所述第一时钟信号执行命令处理操作。
25. 根据权利要求24所述的存储设备，其中，所述电路进一步被 配置为使用所述第二时钟信号执行读操作，其中，在由所述第 二时钟信号产生的读时钟信号的上升沿和下降沿提供单独的 读凄t据；以及使用所述第二时钟信号执行写操作，其中，在所述第二 时钟信号的上升沿和下降沿接收单独的写数据。
26. 根据权利要求25所述的存储设备，其中，所述电路进一步被 配置为由所述第二时钟信号产生所述读时钟信号，其中，所述 读时钟信号具有匹配于所述第一时钟信号的频率的频率。
27. 根据权利要求26所述的存储设备，其中，不用锁相环路电路 来产生所述读时钟信号，以及，不用延迟锁相环路电路来产生 所述读时钟信号。
28. —种系纟克，包4舌存储设备；以及 控制设备，被配置为 经由接口向所述存储设备提供第 一 时钟信号和第二 时钟信号，其中，所述第一时钟信号的频率小于所述第二时钟信号的频率；使用所述第 一时钟信号向所述存储设备提供命令数据；使用所述第二时钟信号对所述存储设备执行读操作， 其中，所述存储设备被配置为使用所述第一时钟信号处理 用于所述读操作的读命令，以及在传送用于所述读l喿作的 读数据的过程中，将由所述第二时钟信号产生的读时钟信 号提供给所述控制设备；以及使用所述第二时钟信号对所述存储设备执行写操作， 其中，所述存储设备被配置为使用所述第一时钟信号处理 用于所述写操作的写命令。
全文摘要
本发明的实施例一般地提供了一种用于传送和接收时钟信号的方法和装置。在一个实施例中，该方法包括在存储设备处接收第一时钟信号和第二时钟信号。第一时钟信号的频率可以小于第二时钟信号的频率。该方法进一步包括使用第二时钟信号执行两种或更多种数据存取操作。上述两种或更多种数据存取操作之一可以包括读操作，以及上述两种或更多种数据存取操作之一可以包括写操作。该方法还包括使用第一时钟信号执行命令处理操作。
文档编号G11C11/4076GK101131864SQ20071014953
公开日2008年2月27日 申请日期2007年8月22日 优先权日2006年8月22日
发明者吴忠勋 申请人:奇梦达北美公司