专利名称：再现信号处理装置和图像显示装置的制作方法
技术领域：
本发明涉及从来自光盘等记录介质的信号中除去偏差(offset)成 分来再现数据的再现信号处理装置、以及具有该再现信号处理装置的 图像显示装置。
背景技术：
以往，在再现从光盘等记录介质读出的信号的再现信号处理装置 中，将上述读出的输入RF信号输入到A/D转换器，使该A/D转换器 中的输入RF信号的采样时钟与上述输入RF信号的信道时钟同步， 利用该同步采样时钟对输入RF信号进行采样而取得数字信号。为了 使上述A/D转换器中的釆样时钟与.输入RF信号的信道时钟同步，以 往，从由A/D转换器取得的数字信号中，由数字电路检测频率译差、 相位误差，对作为模拟电路的时钟生成器中的采样时钟的生成进行反 馈控制，以使减少该误差，从而取得同步采样时钟。即，以往的定时 恢复方式为模拟数字混装。
在采用这样的模拟数字混装的定时恢复方式的再现信号处理装 置中，例如如专利文献1中所记载那样，对以与输入RF信号的信道 时钟同步的同步时钟进行采样的同步数据，除去偏差成分来高精度地 再现数据。
另 一 方面，作为响应性优于模拟数字混装的定时恢复方式的方 式，目前存在全凄丈字定时恢复(full digital timing recovery )方式。在 该全数字定时恢复方式的再现信号处理装置中，使A/D转换器的采样 时钟不与信道时钟同步，通过A/D转换器对来自记录介质的读出数据 非同步地进行采样，在数字电路内将该非同步采样数据转换为同步数 据。
专利文献1:日本特开2001-195830号公才艮
发明内容
然而，在上述全数字定时恢复方式的再现信号处理装置中，与上 述模拟数字混装的定时恢复方式同样地，当要除去包含在来自A/D转 换器的采样数据中的偏差成分来调整并控制基线时，需要对来自A/D 转换器的非同步采样数据除去偏差成分。在此，偏差成分的除去器 (即，基线控制器)为高通滤波器的一种，但从信道时钟和采样时钟 不同步的关系来看，根据信道时钟和采样时钟之间的时钟频率比率的 大小，高通滤波器的频率特性大幅度发生变动，在本来应消除的频域 中无法被消除，或者相反，本来不应该消除的频域中被消除，从而产 生无法进行适当的偏差成分除去的缺点。
本发明的目的在于，在全数字定时恢复方式的再现信号处理装置 中，不论信道时钟和采样时钟之间的时钟频率比率的大小如何，总是 能够对来自A/D转换器的非同步采样数据进行适当的偏差成分除去。
为达成上述目的，在本发明中，在对来自A/D转换器的非同步采 样数据的偏差成分除去时，预先将来自A/D转换器的非同步采样数据 转换为同步数据，然后对该同步数据除去偏差成分。
具体而言，本发明的再现信号处理装置，根据从记录介质读出的 包括数据信息和数据记录定时信息的读出信号来再现数据和数据记 录定时，其特征在于，包括时钟生成器，生成未必与上述数据记录 定时同步的非同步时钟并将其输出；模拟数字转换器，根据上述非同 步时钟将来自上述记录介质的读出信号数字化，并输出非同步数据； 偏差成分除去器，计算包含在上述非同步数据中的偏差成分后从上述 非同步数据中除去该偏差成分；以及定时检测器，生成上述数据记录 定时和上述时钟生成器的非同步时钟的定时误差信息，并且根据该定 时误差信息来输出与上述数据记录定时同步或伪同步的伪同步时钟， 上述偏差成分除去器具有减法器，从上述模拟数字转换器的非同步 数据中减去由上述偏差成分除去器计算出的偏差成分；伪同步数据生
成器，根据上述定时检测器的定时误差信息和上述非同步数据来生成 与上述伪同步时钟对应的伪同步数据；以及偏差成分计算器，计算出 包含在上述伪同步数据中的偏差成分并将其输出到上述减法器。
本发明在上述再现信号处理装置中，其特征在于，上述定时检测 器在完成非同步数据的频率和相位的引入的时刻输出锁定信号，上述 偏差成分除去器还具有模式选择器，该模式选择器在工作开始时选择 来自上述模拟数字转换器的非同步数据，然后接收上述定时检测器的 锁定信号后选择上述伪同步数据生成器的伪同步数据。
本发明在上述再现信号处理装置中，其特征在于，上述时钟生成 器生成并输出固定频率的时钟。
本发明在上述再现信号处理装置中，其特征在于，上述时钟生成 器生成频率等于、高于、或低于包含在上述读出信号中的数据记录定 时的频率的非同步时钟。
本发明在上述再现信号处理装置中，其特征在于，来自上述模拟
数字转换器的非同步数据为直流平衡信号(DC-free signal:无直流信 号)。
本发明在上述再现信号处理装置中，其特征在于，上述伪同步数 据生成器将上述定时检测器生成的定时误差信息作为相位信息来使 用，并生成上述伪同步数据。
本发明在上述再现信号处理装置中，其特征在于，上述伪同步数 据生成器根据上述定时检测器生成的定时误差信息，在相邻的两个非 同步数据之间进行线性插值来生成伪同步数据。
本发明在上述再现信号处理装置中，其特征在于，上述伪同步数 据生成器根据上述定时检测器生成的定时误差信息，在相邻的两个非 同步数据之间进行奈奎斯特插值来生成伪同步数据。
本发明在上述再现信号处理装置中，其特征在于，上述伪同步数 据生成器根据上述非同步数据的编码的极性，按照正极性和负极性固 定为不同的特定值，生成伪同步数据。
本发明在上述再现信号处理装置中，其特征在于，上述定时检测 器生成的定时误差信息即相位信息是上述非同步数据和上述伪同步 数据之间产生的定时误差。
本发明在上述再现信号处理装置中，其特征在于，从上述记录介 质读出的读出信号是经由包括无线通信路径、或者光纤、同轴电缆或 电力线的通信路径而被提供的。
本发明的图像显示装置在上述再现信号处理装置中，其特征在
于，上述记录介质是包括DVD、 CD或蓝光(Blu-ray)光盘的光盘。
本发明包括LSI,具有上述再现信号处理装置、和根据由上述 再现信号处理装置取得的偏差成分除去后的伪同步数据来对包括声 音数据和图像数据的接收信号进行解码的信号处理电路；以及显示器 终端，接收来自上述LSI的解码信号，使已解码的声音数据发音，并 且显示已解码的图像数据。
如上所述，在本发明中，从模拟数字转换器(A/D转换器)输出 的数字数据是与从记录介质读出的数据记录定时信息(即信道时钟) 非同步的数据，对于该非同步数据，在伪同步数据生成器中，根据由 定时检测器生成的伪同步时钟和定时误差信息，转换为频率和相位与 同步数据大致一致的伪同步数据，然后在偏差成分除去器中，对该伪 同步数据除去偏差成分。因此，偏差成分除去器(即高通滤波器)能 够固定设定为与以信道时钟进行采样的同步数据对应的频率特性，能 够良好地进行偏差除去。
特别是，在本发明中，当完成非同步数据的频率和相位的引入时， 在该时刻定时检测器输出锁定信号，模式选择器选择来自伪同步数据 生成器的伪同步数据，并输出到偏差成分除去器，所以能够对频率和 相位的引入完成后的伪同步数据高精度地除去偏差成分。
如以上说明那样，根据本发明的再现信号处理装置，在全数字定 时恢复方式的再现信号处理装置中，即使来自A/D转换器的读取数字 信号是与信道时钟不同步的非同步数据，也能够高精度地执行偏差除 去。
图1是本发明实施方式1的再现信号处理装置的整体概略结构图。
图2是表示本发明实施方式1的再现信号处理装置的详细结构的图。
图3是说明本发明实施方式的直流平衡编码的图。
图4是相对于信道时钟表示高频时钟和低频时钟的图。
图5 (a)是来自记录介质的读出信号中所包含的DC偏差成分的
说明图，图5 (b)是说明低频成分的图。
图6是本发明实施方式1的再现信号处理装置中具备的定时检测
器的工作转变图。
图7是表示记录在DVD中的同步图形的图。
图8 (a)和图8 (b)是表示在本发明实施方式1的再现信号处 理装置中具备的定时检测器中Overflow值的计算的情况的图。
图9是本发明实施方式1的由定时检测器生成的伪同步时钟的说 明图。
图10 (a)和图10 (b)是本发明实施方式1的再现信号处理装 置中具备的伪同步数据生成器的工作说明图。
图11是本发明实施方式1的伪同步数据生成器的另一工作说明图。
图12是表示本发明实施方式1的再现信号处理装置中具备的偏 差成分计算器的内部结构的图。
图13是表示具有本发明的再现信号处理装置的图像显示装置的 整体概略结构的图。
图14是表示具有本发明的再现信号处理装置的图像显示装置的 另一整体概略结构的图。 —
标号说明
100:再现信号处理装置；1050:减法器； 1053b:加法器； 1053d:;故大器; 201:记录介质； 202:读取器； 301:传送线。
具体实施例方式
以下，根据附图来说明本发明的实施方式。
(实施方式1 )
图1和图2表示本发明的实施方式1的再现信号处理装置的整体
本发明的再现信号处理装置100是读出记录在DVD等记录介质 的数据并进行直到对该读出数据进行解码为止的再现信号处理的装 置，在图1和图2中，包括AFE ( Analog Front End:模拟前端)101、 A/D转换器(模拟数字转换器)102、时钟生成器103、定时检测器 104、基线控制器(偏差成分除去器)105以及自适应维托毕(Viterbi) 解码装置106。
首先，作为记录在记录介质上的数字数据的一例，使用图3说明 作为CD、 DVD的编码的特性之一的直流平衡(DC-free)编码。
如图3所示，在记录介质中记录有由0和l构成的数字数据。在 CD、 DVD的情况下，数据本身嵌入有时钟，因此，在0和1的图形 中存在几个规则，其中之一被称为直流平衡。直流平衡是在充分长的 区间中0和1的数量相同，即当将0的值设为-l时，数据之和的平 均值为0。当再现数据时原本不包含DC (直流)成分是已知的，所 以可利用该情况来进行波形整形。
在本发明中，其特征在于，不仅能够采用使采样时钟符合输入信 号的信道时钟的同步数据来进行基线控制，还能够使用不符合信道时 钟的非同步数据来进行基线控制。接着，使用图2说明本实施方式的再现信号处理装置的详细结构。 从记录介质读出的读出信号包含数据信息和信道时钟信息(数据记录 定时信息)，该读出信号被光读取器或磁头(未图示)读取后变为模
拟信号。该模拟信号在由AFE 101进行波形整形之后，利用A/D转 换器102按照由时钟生成器103生成的采样时钟转换成数字信号。如 图4所示，由上述时钟生成器103生成的采样时钟既可以是相对于信 道时钟具有较高频率的过采样(oversampling )频率的固定非同步时 钟，也可以是相对于信道时钟具有较低频率的欠采样(under sampling ) 频率的固定非同步时钟。另夕卜，还可以是与信道时钟的频率相同的固 定时钟。
由上述A/D转换器102转换后的数字信号被输入到基线控制器 105。在由于因数据记录装置的差异引起的记录特性差异、记录介质 的偏差、AFE 101的特性偏差等各种要因而无法充分进行AFE 101的 波形整形的情况下，该基线控制器105通过除去不需要的频率成分、 例如如图5 (a)所示的DC偏差成分、或由记录介质的偏斜等引起的 如图5 (b)所示的低频成分来整形成理想的波形。
另外，基线控制器105的输出被输入到自适应维托毕解码装置 106，并输出解码数据。如图2所示，该自适应维托毕解码装置106 具有维托毕解码器1061和学习该维托毕解码器1061参照的参照值的 参照值学习器1062。
接着，在说明基线控制器105的内部结构之前，说明定时检测器 104的结构。该定时4全测器104的内部结构未进行图示，但如下进行 概述。首先，如图6所示，具有对信道时钟和时钟生成器103的非同 步时钟的周期比率进行运算的模式0、从非同步数据向伪同步数据进 行频率引入的模式l、该频率引入完成的模式2这三个模式。在周期 比率运算模式O中，如图7所示，例如利用DVD的同步图形。该同 步图形是指在信道时钟中组合了从过零(zero-cross)点到下一过零点 的正或负的14个数据和同样的负和正的4个数据的图形，以信道时 钟按每1488个数据记录有1个图形。根据时钟生成器103的非同步时钟并以14: 4的比率来检测该同步图形。然后，利用2个同步图形 之间的按照非同步时钟的数据计数值和1488个的比率，来计算信道 时钟和时钟生成器103的非同步时钟的周期比率。例如，在时钟生成 器103的非同步时钟的频率高于信道时钟的频率的情况下，当过采样 率为2.5倍时，周期比率为0.4 ( = 1/2.5)。另外，在非同步时钟的频 率低于信道时钟的频率的情况下，当欠采样率为0.71时，周期比率为 1.4 ( = 1/0.71 )。
接着，在频率引入模式l中，首先，重复进行在每个非同步时钟 的上升沿对在上述模式0中计算的周期比率进行加法运算的操作，按 每个其相加结果，计算其和的整数部分作为Overflow值，并且计算 其和的小数部分作为定时误差信息。例如，如图8(a)所示，在周期 比例=0.4的情况下，当例示相加结果例如为1.2时，其整数部分1 为Overflow值，其小数部分0.2为定时误差信息，在下一个非同步时 钟的上升沿时，对将该相加结果(=1.2)减去其整数部分(=1)而 取得的值(=0.2)加上周期比率(=0.4)后，取得其相加结果(= 0.6)。另一方面，如图8(b)所示，在周期比例=1.4的情况下，当 例示相加结果例如为1.6时，其整数部分1为Overflow值，其小数部 分0.6为定时误差信息，在下一个非同步时钟的上升沿时，对将该相 加结果(=1.6)减去其整数部分(=1)而取得的值(=0.6)加上周 期比率(=1.4)后，取得其相加结果(=2.0 ),其整数部分2为Overflow 值，其小数部分0.0为定时误差信息。这样，根据所取得的Overflow 值，在周期比率超过1的过采样的情况下，当在Overflow值- 1的时 刻使伪同步时钟上升时，如图9所示，与信道时钟的频率一致。另夕卜， 在周期比率小于1的欠采样的情况下，当在Overflow值=1或2的时 刻使伪同步时钟上升、并且在Overflow值-2时使伪同步时钟上升两 次时，如图9所示，与信道时钟的频率一致。由此，根据Overflow 值的整数部分和小数部分来生成伪同步时钟和定时误差信息。然后， 在这样生成了伪同步时钟之后，利用该伪同步时钟对上述连续的2个 同步图形间的数据个数进行计数，对该计数值达到1488个进行预定
的多次确认， 一经确认就转移到频率引入完成模式2。
另外，在频率引入完成模式2中，输出表示完成了频率引入这一 情况的时钟信号，并且高精度地计算周期比率，同时进行相位的微调 控制。
接着，根据图2说明基线控制器105的内部结构。基线控制器105 的内部由减法器1050、伪同步数据生成器1051、模式选择器1052、 偏差成分计算器1053构成。
上述减法器1050接收来自上述A/D转换器102的数字信号。伪 同步数据生成器1051接收来自上述减法器102的减法结果的信号、 和来自上述定时检测器104的定时误差信息与锁定(lock)信号，并 且经由选择器107选择地接收来自上述定时检测器104的伪同步时钟 或来自上述时钟生成器103的非同步时钟。上述选择器107在没有接 收上述定时检测器104的时钟信号时选择时钟生成器103的非同步时 钟，在接收到时钟信号时选择来自上述定时检测器104的伪同步时钟。
上述伪同步数据生成器1051在接收到来自上述定时检测器104 的锁定信号之后，首先根据来自减法器1050的非同步数据、来自上 述定时检测器104的定时误差信息、来自上述选择器107的伪同步时 钟，生成伪同步数据。接着，说明该生成的详细情况。图10 (a)是 由图10(b)的虚线所围成的部分的放大图。在图10(a)和图10(b) 中，黑圓表示非同步数据，白圆表示本来应有的同步数据，内部带有 斜线的灰圆表示根据非同步数据求出的伪同步数据。从图10 (b)可 知，高频的非同步时钟相对于同步时钟错开，因此，如图10(a)所 示，非同步数据data—a (i-1)相对于同步数据data (k)错开相位 phase (i - 1 ),非同步数据data_a (i)相对于同步数据data ( k)错开 相位phase(i)。但在图10(a)中，使相位标准化为0~ 1,而不是0~ 2兀。
对于伪同步数据生成器1051,利用2个非同步数据data_a( i - 1 )、 data—a (i)的线性近似，根据式1计算伪同步数据data_p (j),使得 将相位错开的非同步数据近似为同步数据，使同步数据为与再现信号处理装置IOO使用的状态相同的状态.。 [式1]
<formula>complex formula see original document page 14</formula>
在上述式(1 )中，data_a (i )、 data—a (i - 1 )为来自减法器1050 的非同步数据，表示以时钟生成器103的非同步时钟进行采样后的数 据。另外，phase(i)、 phase (i-1 )为相位，将来自上述定时检测器 104的定时误差信息作为该相位信息来使用。
在本实施方式中，如上所述，利用上述式1通过线性近似求出伪 同步数据data_p (j),但也可以利用奈奎斯特插值法来求出。进而， 如图11所示，还可以4吏用以下更简单的近似的另一方法来求出，即 根据非同步数据的编码的极性，若该极性为正极性时将伪同步数据固 定为某特定的正值，或者若该极性为负极性时将伪同步数据固定为某 特定的负值。
上述图2的基线控制器105中具有的模式选择器1052在接收来 自定时检测器104的锁定信号之前、即非同步数据的频率和相位的引 入完成之前的未锁定状态下，选择来自减法器1050的非同步数据并 输出，但在接收到来自定时检测器104的锁定信号的状态下，选择来 自伪同步数据生成器1051的伪同步数据，并使用来自定时检测器104 的伪同步时钟进行输出。由此，在为原来同步时钟的情况下，得到了 如能够取得的那样的信号。
如图12所示，上述基线控制器105中具有的偏差成分计算器1053 由积分器1053a构成，该积分器1053a检测伪同步数据生成器1051 的伪同步数据或从A/D转换器102经由减法器1050输入的非同步数 据的DC偏差成分、或者低频成分。该积分器1053a包括以由模式选 择器1052所选择的伪同步数据或非同步数据作为输入的加法器 1053b、存储该加法器1053b的输出的寄存器1053c、以及将该寄存器 1053c的输出信号放大到预定倍数的放大器1053d，上述寄存器1053c 的输出信号在上述加法器1053b中与伪同步数据或非同步数据相加。
由该积分器1053a构成的偏差成分计算器1053被称为特定频率的低 通滤波器，偏差成分为低频成分。
如图2所示，由上述偏差成分计算器1053计算出的偏差成分被 输入到基线控制器105具有的减法器1050中，被来自A/D转换器102 的非同步数据减去。偏差成分为低频成分，将其从非同步数据中减去， 所以发送到自适应维托毕解码装置106的减法结果将成为由高通滤波 器进行滤波后的数据。
图13表示包括了内置本再现信号处理装置的LSI的图像显示装 置，具有LSI203和显示器终端204，该LSI 203包括使用利用读取器 202的激光从光盘等记录介质201中读出的再现信号波形来进行波形 等化、纠错、控制、调制、解码、以及数据提取等的信号处理电路， 该显示器终端204根据从上述LSI 203输出的解码再现信号使模拟值 或数字值的声音数据发音并且显示图像数据。
图14表示包括了内置本再现信号处理装置的LSI的另一图像显 示装置，具有LSI 302和显示器终端303,该LSI 302包括使用从同轴 电缆等传送线301读出的再现信号来进行波形等化、纠错、控制、调 制、解码、以及数据提取等的信号处理电路，该显示器终端303根据 从上述LSI 302输出的解码再现信号使模拟值或数字值的声音数据发 音并且显示图像数据。
装置的全部或一部分的单元、或者装置、元件、电路等功能的程序， 也可以是与计算机合作来工作的程序。另外，还可以作为记录有上述 程序的计算机可读取的记录介质。
另外，上述程序的 一个利用形式可以是记录在计算机可读取的记 录介质中并与计算机合作来工作的形式。另外，另一个利用形式可以 是在传送介质中进行传送并由计算机读取、与计算机合作来工作的形 式。另外，作为记录介质，包括ROM等；作为传送介质，包括因特 网等传送介质、光、电波、声波等。
此外，上述的计算机不限于CPU等单纯的硬件，也可以包括固 件、OS、甚至其外围设备。
另外，如以上说明那样，本发明的结构既可以通过软件来实现， 也可以通过硬件来实现。
产业上的可利用性
如以上说明那样，本发明能够有效地除去包含在非同步数据中的 偏差成分、低频成分，能够执行稳定性较高的信号处理，所以最好适 用于全数字定时恢复方式的再现信号处理装置。
权利要求
1.一种再现信号处理装置，根据从记录介质读出的包括数据信息和数据记录定时信息的读出信号来再现数据和数据记录定时，其特征在于，包括时钟生成器，生成未必与上述数据记录定时同步的非同步时钟并将其输出；模拟数字转换器，根据上述非同步时钟将来自上述记录介质的读出信号数字化，并输出非同步数据；偏差成分除去器，计算包含在上述非同步数据中的偏差成分后从上述非同步数据中除去该偏差成分；以及定时检测器，生成上述数据记录定时和上述时钟生成器的非同步时钟的定时误差信息，并且根据该定时误差信息来输出与上述数据记录定时同步或伪同步的伪同步时钟，上述偏差成分除去器具有减法器，从上述模拟数字转换器的非同步数据中减去由上述偏差成分除去器计算出的偏差成分；伪同步数据生成器，根据上述定时检测器的定时误差信息和上述非同步数据来生成与上述伪同步时钟对应的伪同步数据；以及偏差成分计算器，计算出包含在上述伪同步数据中的偏差成分并将其输出到上述减法器。
2. 根据权利要求1所述的再现信号处理装置，其特征在于 上述定时检测器在完成非同步数据的频率和相位的引入的时刻输出锁定信号，上述偏差成分除去器还具有模式选择器，该模式选择器在工作开 始时选择来自所述模拟数字转换器的非同步数据，然后接收上述定时 检测器的锁定信号后选择上述伪同步数据生成器的伪同步数据。
3. 根据权利要求1所述的再现信号处理装置，其特征在于 上述时钟生成器生成并输出固定频率的时钟。
4. 根据权利要求1所述的再现信号处理装置，其特征在于上述时钟生成器生成频率等于、高于或低于包含在上述读出信号 中的数据记录定时的频率的非同步时钟。
5. 根据权利要求1所述的再现信号处理装置，其特征在于 来自上述模拟数字转换器的非同步数据为直流平衡信号。
6. 根据权利要求1所述的再现信号处理装置，其特征在于 上述伪同步数据生成器将上述定时检测器生成的定时误差信息作为相位信息来使用，并生成上述伪同步数据。
7. 根据权利要求1所述的再现信号处理装置，其特征在于 上述伪同步数据生成器根据上述定时检测器生成的定时误差信息，在相邻的两个非同步数据之间进行线性插值来生成伪同步数据。
8. 根据权利要求1所述的再现信号处理装置，其特征在于 上述伪同步数据生成器根据上述定时检测器生成的定时误差信息，在相邻的两个非同步数据之间进行奈查斯特插值来生成伪同步数 据。
9. 根据权利要求1所述的再现信号处理装置，其特征在于 上述伪同步数据生成器根据上述非同步数据的编码的极性，按照正极性和负极性固定为不同的特定值，生成伪同步数据。
10. 根据权利要求6所述的再现信号处理装置，其特征在于 上述定时检测器生成的定时误差信息即相位信息是上述非同步数据和上述伪同步数据之间产生的定时误差。
11. 根据权利要求1所述的再现信号处理装置，其特征在于 从上述记录介质读出的读出信号是经由包括无线通信路径、或者光纤、同轴电缆或电力线的通信路径而被提供的。
12. 根据权利要求1所述的再现信号处理装置，其特征在于 上述记录介质是包括DVD、 CD或蓝光光盘的光盘。
13. —种图像显示装置，其特征在于，包括LSI,具有上述权利要求1所述的再现信号处理装置、和根据由 上述再现信号处理装置取得的偏差成分除去后的伪同步数据来对包括声音数据和图像数据的接收信号进行解码的信号处理电路；以及显示器终端，接收来自上述LSI的解码信号，使已解码的声音数据发音，并且显示已解码的图像数据。
全文摘要
在使A/D转换器的采样时钟与信道时钟非同步来取得非同步数据的全数字定时恢复方式的再现信号处理装置中，A/D转换器(102)根据时钟生成器(103)的非同步时钟，将输入模拟信号转换成非同步数字数据。基线控制器(105)在伪同步数据生成器(1051)中，根据来自上述A/D转换器(102)的非同步数字数据、定时检测器(104)的定时误差信息、伪同步时钟，生成伪同步数据。偏差成分计算器(1053)对该伪同步数据计算偏差成分，从减法器(1050)减去。因此，可高精度地除去包含在非同步数字数据中的偏差成分。
文档编号G11B20/10GK101346767SQ20078000092
公开日2009年1月14日 申请日期2007年6月19日 优先权日2006年11月29日
发明者山本明, 白川佳则 申请人:松下电器产业株式会社